

### تمرین کامپیوتری اول درس AVLSI


محمد هاشمي 810197423

چکیده – در این گزارش در ابتدا سعی بر انجام طراحی یک مدار در سطح ترانزیستور توسط برنامه LEDIT و سپس ایجاد ورودی و بایاس توسط برنامه HSpice و بررسی نتیجه میباشد. در ادامه سعی بر این است که توسط برنامه SEDIT یک واحد جمع کننده یک بیتی طراحی و از آن اینستنس گرفته و در نهایت یک جمع کننده چهاربیتی را طراحی کنیم.

کلید واژه - HSpice,LEDIT,SEDIT


## 1- پیادهسازی منطق NAND در برنامه 1

منطـق NAND از چهـار ترانزیسـتور (دو P\_Mos و یـک NAND تشکیل شده است که شماتیک آن در شکل 1.1 آمـده است.



شکل 1.1 : شماتیک Gate\_Level منطق 1.1 منطق مدار را در تکنولوژی 5 میکرون طراحی میکنیم و در نهایت یک فایل sdb. به ما تحویل داده می شود. برای اتصال منبع به

این طراحی نیاز است که فایلی با پسوند sp. استخراج شود. شکل Layout مورد نظر در شکل 1.2 آمده است.



شکل NAND Layout : 1.2 فایلهای مربوط به این بخش در پوشه LEDIT/NAND موجود است.

#### $\mathbf{HSpice}$ اعمال وروديها به مدار $\mathbf{NAND}$ توسط -2

يس از طراحي مدار برنامه LEDIT، توسط برنامه على الماد يسلم الماد ا یک منبع بایاس به همراه دو منبع متناوب به مدار اعمال می-کنیم. خازنهای گزارش شده در فایل sp. به صورت شکل 2.1 مىباشند.

Cparl VDD 0 C=574.7025f

\* Warning: Node B has zero nodal parasitic capacitance.
Cpar2 GND 0 C=445.369f
Cpar3 4 0 C=212.472f
Cpar4 Out 0 C=494.021f

\* Warning: Node A has zero nodal parasitic capacitance.


M1 VDD B Out VDD PMOS L=8u W=11.5u AD=155.25p PD=50u AS=178.25p PS=54u \* M1 DRAIN GATE SOURCE BULK (173.5 18.5 181.5 30) M2 Out A VDD VDD PMOS L=8u W=11.5u AD=178.25p PD=54u AS=155.25p PS=50u \* M2 DRAIN GATE SOURCE BULK (49 18.5 57 30) M3 4 B Out GMD NMOS L=8u W=11.5u AD=172.5p PD=53u AS=161p PS=51u \* M3 DRAIN GATE SOURCE BULK (173.5 -53 181.5 -41.5) M4 4 A GND GMD NMOS L=8u W=11.5u AD=172.5p PD=53u AS=161p PS=51u \* M3 DRAIN GATE SOURCE BULK (173.5 -53 181.5 -41.5) M4 4 A GND GMD NMOS L=8u W=11.5u AD=172.5p PD=53u AS=161p PS=51u \* M4 DRAIN GATE SOURCE BULK (49 -52.5 57 -41)

شکل 2.1 : خازنهای گزارش شده در مدار سپس ولتازهای A,B,VDD را به صورت زیر به مدار اعمال مى كنيم:

vina 2 GND pulse(Ov 5v Ons 5ns 5ns 48ns 120ns) vinb 6 GND pulse(0v 5v 0ns 5ns 5ns 48ns 120ns) vdd VDD GND 5v

# \*\*\*\*\* iob concluded


پس از اعمال ورودیها شکل موج مدار ما به صورت شکل 2.2 خواهد بود که دقیقا عمل NAND را برای ما انجام میدهد.




3- پیادهسازی مدار جمع کننده چهار بیتی در برنامه **SEDIT** 

در ابتدای این بخش یک مدار جمع کننده یک بیتی با برنامه SEDIT طراحی می کنیم. شماتیک مدار طراحی شده در شکل 3.1 آمده است. پس از آن به سراغ بخش سیمبولیک رفته و ورودیها را به مدار اضافه می کنیم. بخش سیمبولیک در شکل 3.2 آمده است. سپس این ماژول را بـه عنـوان یـک لایبـری بـه ماژول اصلی یعنی مدار جمع کننده چهار بیت اضافه می کنیم و خروجیهای Carry هر مرحله را به ورودی Carry مرحله بعد وصل می کنیم. سیمبولیک مدار چهاربیت در شکل 3.3 آمده


است. سیس نتالیست مدار را استخراج کرده و با تکنولوژی 5 میکرون به برنامه LEDIT میدهیم و در نهایت شکل 3.4 ، ليوت مدار طراحي شده توسط ما مي باشد.




شكل 3.1: شماتيك مدار جمع كننده تكبيتي




شكل 3.2: بخش سيمبوليك يك جمع كننده تكبيتي



شكل 3.3: سيمبوليك يك جمع كننده چهاربيتي



شكل Layout : 3.4 مدار جمع كننده چهاربيتي



شکل 3.5 : یک تکه از چهار تکه بخش میانی Layout تمامی فایلهای مربوط به نرمافزار SEDIT در پوشه SEDIT موجد اسست و قسمت Layout در پوشه LEDIT/4\_Bits\_FAdder

## مراجع

فایل آموزشی تهیه شده توسط جناب آقای محسن احمدزاده [1]