



تمرین کامپیوتری دوم درس AVLSI

محمد هاشمى 8101974423 md.hashemi@ut.ac.ir


چکیده – در این تمرین سعی بر این است که خانوادههای مختلف منطقها از جمله , TrasiantGates.PNMOSS,DynamicNMOSS مورد بررسی قرار می گیرد. هدف اصلی این تمرین تفاوت بین سایز و توان می گیرد. هدف اصلی این تمرین تفاوت بین سایز و توان مصرفی و تاخیر این هانوادهها مورد بررسی قرار می گیرد. پیادهسازی این توابع در نرمافزار HSPICE انجام می شود.

TrasiantGates.XOR, HSpice, PNMOSS, DynamicNMOSS


1- طراحی مدارات خانوادهها

XOR منطق Visio منطق توسط نرمافزار تمرین توسط کر این قسمت از تمرین توسط نرمافزار PNMOSS, DynamicMOSS,TGMOSS است. بررسی میزان توان مصرفی و بیشترین و کمترین تاخیر در قسمت 2 و 8 آمده است.

ابتدا مدار را در حالت استاندارد پیاده میکنیم. با توجه به رعایت جریان رسانی براساس اینورتر مرجع سایزینگ مدار به صورت شکل 1.1 میشود.




شکل 1.1: سایزینگ مدار Xor در حالت استاندارد پس از پیادهسازی مدار در Xor به خروجی شکل Xor میرسیم.




شكل 1.2: خروجي شبيهسازي Hspice

حال به طراحی سیستم در خانواده Pnmoss می پردازیم. طرح کلی این خانواده در شکل 1.3 آمده است. مشکلی که این خانواده نسبت به حالت استاندارد دارند این است که خروجی صفر و یک با مقدار اصلی تفاوت دارد. سایزینگ مدارها متناسب با جریان دهی اینور تر مرجع انجام شده است.




شكل 1.3: شماتيك كلى خانواده PNmoss

حال به سراغ پیاده سازی منطق Xor میرویم. شکل 1.4 پیادهسازی منطق XOR به همراه سایزینگ این منطق است.




شکل 1.4: طراحی XOR در خانواده PNmoss پس از شبیهسازی این خانواده در Hspice نتیجه شکل 1.5




شکل 1.5: خروجی شبیه سازی منطق Xor در خانواده PNmoss

حال به سراغ طراحی در خانواده DynamicMOSS میرویم. در این خانواده ورودی جدیدی به نام Clock به مدار اعمال می- شود. کارایی این خانواده به این صورت است مه در صورتی که Clock یک باشد خروجی Xor ورودی های دیگر است و در صورت صفر بودن مدار Not ورودی است. شکل کلی این خانواده در شکل 1.6 آمده است. برای سایز کردن مدار مشاهده میکنیم قسمتهای پایین سایزی برابر با نصف حالت اینورتر دارند.




شکل 1.6: شماتیک کلی خانواده DynamicMoss سایزینگ مدار در خانواده Dynamic در شکل 1.7 آمده




شکل 1.7: سایزینگ مدار


پس از شبیه سازی در برنامه Hspice مشاهده می کنیم که clock در خروجی نقش اصلی را بازی میکند به طوری که خروجی در حالتی که Clock Not صفر است برابر Clock Not و در حالت یک بودن برابر Xor دو ورودی دیگر است.




شکل 1.8: خروجی شبیهسازی مدار در خانواده 1.8: خروجی شبیهسازی مدار در خانواده در نهایت به سراغ خانواده و Transiant Gate میرویم. شمای کلی این خانواده در شکل 1.9 آمده است و به ترتیب سایزینگ و خروجی در شکل 1.10 موجود است.



شكل 1.9: شماى كلى خانواده TG



شكل 1.10: سايزينگ خانواده TG



شكل 1.11: خروجي مدار TG

تمامی کدهای این بخش در پوشه Codes موجود است. پس از بررسی سایزینگ مدارها حال به سراغ میزان تاخیر هر خانواده به ازای ورودیها میرویم.

2- تاخیر خروجی نسبت به حالتهای مختلف ورودیها در هر خانواده و مقایسه آنها

در ابتدا به صورت دستی تاخیر هرکدام از این حالتها را حساب می کنیم. سپس با توجه به شکل موج خروجیها تاخیرهای پس از شبیه سازی را بدست آورده و مقایسه می کنیم. نتایج بدست آمده از روش دستی به صورت نورمال شده با 3RC در جدول 2.1 آمده است.

	00	10	01	11
Standard	17	16	16	17
PNmoss	6	5	9	6
Dynamic Moss	4	3.5	21	none
TG	3	6	6	3

جدول 2.1: نتایج تاخیرهای خانوادهها به صورت دستی با توجه به نتایج در مورد مدار Dynamic حداکثر فرکانس کاری برابر با 1/tpd است که مقدار عددی تقریبا 3.32GHz را دارد.

حال به سراغ شبیهسازی و استفاده از دستور meas. می-رویم. نتایج tph در جدول 2.2 برای ورودی a و جدول ۲٫۳ برای ورودی b آمده است. (توجه: تمامی اعداد ترمی برابر با e-11 دارند)

P	$_{-}E_{-}$	1	$\int P(t)dt$
avg	$-\frac{1}{T}$	\overline{T}) 1 (1)(11

رابطه 3.1: نحوه محاسبه توان مصرفی متوسط

خانواده منطقى	توان مصرفی متوسط
PNmoss	8.7 uj
Dynamic Moss	23.53 nj
Standard	129.45 nj
TG Moss	15.86 uj

جدول 3.1: توان مصرفی متوسط در هر خانواده

4- تایین بهترین خانواده جهت حداقل مساحت و توان و حداکثر سرعت

با توجه به نتایج شبیهسازیها، و سایزینگ مدارها ابتدا به سراغ مساحت میرویم. مجموع مساحت ترانزیستورها در جدول 4.1 آمده است. این مساحتها با درنظر گرفتن مساحت یک اینورتر به ازای هر ورودی است. اعداد با توجه به استاندارد 32 نانومتر نورمالایز شدهاند.

	J. J. J. J
خانواده	مساحت
Standard	36
PNMoss	15
Dynamic Moss	19
TG Moss	12

جدول 4.1؛ مساحت مجموع در هر خانواده

با توجه به جدول 4.1 بهترین خانواده از نظر مساحت(حداقل مساحت) با در نظر گرفتن تولید ورودیها توسط یک اینوده (TG MOS)Transiant Gate Logic) است.

با توجه به جدول 3.1 می توان نتیجه گرفت که به ترین خانواده از نظر مصرف توان (با توجه به اینکه شبیه سازی ها با درنظر گرفتن اینور ترها انجام شده است)، خانواده (Dynamic_Moss) می باشد.

در نهایت با توجه با جداول 2.2و2.1 بهترین خانوادهها از نظر $\frac{\mathbf{v}}{\mathbf{v}}$ (فرکانس کاری) بر اساس $\frac{\mathbf{v}}{\mathbf{v}}$ (فرکانس کاری) بر اساس $\frac{\mathbf{v}}{\mathbf{v}}$ است.

جع	مرا

^[2] www.coursehero.com

	tpLHa	tpHLa	tpda	tRise	tFall
Standard	4.21	9.07	6.64	5.27	5.62
PNmoss	3.39	9.84	6.62	2.47	4.46
Dynamic Moss	18.1	40.7	26.3	98	19
TG	4.79	10.7	7.75	6.20	none

جدول 2.2: نتایج tpd بدست آمده از شبیه سازی برای ورودی a

	tpLHb	tpHLb	tpdb
Standard	7.88	4.07	5.52
PNmoss	1.69	4.84	3.2
Dynamic	18.7	60.8	31.3
Moss			
TG	2.09	5.72	3.9

جدول ۲٫۳: نتایج tpd بدست آمده از شبیه سازی برای ورودی b در پایین نسبت کمترین و بیشترین تاخیر هر خانواده را نسبت به تغییرات ورودی براساس داده های موجود در جدول ۲٫۲و۳٫۲ مشاهده میکنیم.

Family	V(a)	V(b)
Standard_Moss		
Dynamic_Moss		
Psuedo_NMoss		
TG_Moss		

3- توان مصرفی در خانوادههای مختلف

در نهایت به بررسی توان مصرفی هر یک از خانوادهها میپردازیم. در این جا به صورت تقریبی میتوان گفت توان مصرفی
برابر با میانگین جریان کشیده شده از منبع صرب در اختلاف
پتانسیل (که در فناوری 32 نانومتر برابر 1 ولت است) میباشد.
برای بدست آوردن این پارامتر از دستور AVG در hspice استفاده می کنیم. مقدار توان متوسط مصرفی هر خانواده در
جدول 3.1 آمده است. با توجه به فرمول محاسبه توان 3.1 نتایج توان مصرفی متوسط در جدول 3.1 بدسا آمده است.

^[3] helpme.scudc.scu.edu