




От перфокарт к квантовым битам

Процессоры: история, современность, будущее

Процессор — «МОЗГ» компьютера

Когда вы открываете браузер или запускаете игру — всё это обрабатывает процессор.


Процессор — это исполнитель: он строго выполняет шаги, которые ему дают программы.

Но то, как именно он их выполняет, менялось кардинально при каждом новом поколении.

Выполняет команды
программы.

Управляет данными и
устройствами.

Измеряется в ГГц,
ядрах, кэше.



Перфокарты и электромехани- ка

1890 г.

Табулятор Холлерита

Первая
автоматизация
данных

- Табулятор Германа Холлерита обрабатывает перепись населения США
- Данные кодируются отверстиями на перфокартах
- Стержни проходят сквозь отверстия, замыкают цепь → срабатывает счётчик
- Результаты переписи за 2 года вместо 7,5 лет
- 1896 г. — фирма Холлерита → будущая IBM (с 1924 г.)

Перфокарта — прообраз входного потока данных, счётчики — прообраз арифметико-логического устройства. 80 колонок на перфокарте определили ширину текстового экрана на десятилетия вперёд.



От электромеханики к лампам


1946: ENIAC

17 000 ламп

Принцип фон
Неймана

- 1930-е: IBM 601 — арифметическое устройство на реле
- 1946: ENIAC — 17 000 электронных ламп, 5000 операций/сек
- Архитектурный сдвиг: программа хранится в памяти, а не «зашита» в механику
- Принцип фон Неймана (1945): программа и данные в общей памяти

До этого программу задавали проводами и переключателями. Теперь программу можно было менять, просто перезаписав память. Это фундамент каждого современного процессора.




Поколения ЭВМ

5 поколений

Каждое — новый
материал
и новая архитектура

Поколение	Годы	Элементная база	Архитектурный сдвиг
I	1946–1958	Электронные лампы	Фон-неймановская: общая память, последовательное выполнение
II	1958–1964	Транзисторы	Векторная обработка, прерывания, микропрограммирование
III	1964–1972	Интегральные схемы	Совместимые семейства (IBM 360), отдельные кэши
IV	1972–наст.	БИС / СБИС	Микропроцессор на одном кристалле, многоядерность
V	1990-е–...	СБИС + ускорители	Отказ от фон-неймана: поток данных,




Транзисторы меняют правила

1948: транзистор
Микропрограммиров
ание

Аппаратные
прерывания

- 1 транзистор заменяет ~40 ламп: меньше, надёжнее, быстрее
- 1955: Морис Уилкс — микропрограммирование
- Сложные инструкции реализуются через микрооперации внутри процессора
- Появляются аппаратные прерывания — реакция на внешние события

Микропрограммирование позволило добавлять новые команды без переделки «железа» — процессор получил внутреннюю «прошивку».



IBM System/360

- Впервые: разные модели совместимы на уровне программ
- Раздельные кэши команд и данных (гарвардская архитектура внутри)
- Виртуальная память — адреса не зависят от физической памяти
- Стандартизированный набор инструкций (ISA)

До System/360 программа с одной машины не запускалась на другой. ISA позволила писать код один раз — и работать на всём семействе. x86 — тоже ISA.

1964: совместимость

Стандартизация ISA

Виртуальная память



Кэш-память


«Быстрый склад»
рядом с CPU

Уровни L1, L2, L3

Кэш команд и кэш
данных

- Кэш — быстрая память прямо на кристалле процессора
- L1 — самый быстрый и маленький, L3 — медленнее, но больше
- Процессор работает в разы быстрее ОЗУ — кэш сглаживает разницу
- Кэш команд хранит инструкции, кэш данных — сами данные

Аналогия: ОЗУ — большой удалённый склад, кэш — полка у рабочего стола. Разделение на «команды» и «данные» — две разные полки: на одной инструкция «взять деталь», на другой — сама деталь.



Intel 4004 — первый CPU

1971 год

2300 транзисторов

Весь CPU на одном
кристалле

- 2300 транзисторов, 740 кГц, 4 бита
- Создан по заказу Busicom для калькулятора
- Архитектурный сдвиг: от «процессора из микросхем» к «процессору в одной микросхеме»
- 1972: Intel 8008 (8 бит)
- 1974: Intel 8080 (8 бит, основа первых ПК)

Вся логика — арифметика, управление, шина — на одном кристалле размером с ноготь. Отсюда начинается микропроцессорная революция.



От 8086 до Pentium

16 → 32 бита

Защищённый режим

Конвейер и
суперскаляр

- 1978: Intel 8086 — 16 бит, основа IBM PC
- 1985: 80386 — 32 бит, защищённый режим, страничная память
- 1993: Pentium — суперскаляр (две инструкции за такт)

8086 → 80386: 16→32 бита, защищённый режим

80386 → Pentium: линейный конвейер → суперскаляр

Конвейер — как сборочная линия: процессор делит инструкцию на стадии и обрабатывает несколько одновременно. Суперскаляр — два конвейера параллельно.



Конвейер и суперскаляр- ность

Pipeline — стадии

Суперскаляр —
параллелизм

Предсказание
переходов

- Конвейер: выборка → декодирование → исполнение → запись
- На каждом такте на конвейере — несколько инструкций на разных этапах
- Суперскалярность: несколько инструкций на разных блоках одновременно
- Проблема: зависимости между инструкциями → простой конвейера
- Решение: предсказание переходов и переупорядочивание

Аналогия: конвейер — автомойка с несколькими этапами.

Суперскаляр — две мойки параллельно. Конвейер не ускоряет одну инструкцию — он повышает общую пропускную способность.


Конвейер и суперскалярность

Pipeline — стадии


Суперскаляр — параллелизм

Предсказание переходов

Конвейер команд



Суперскалярность



RISC против CISC

Две философии
команд

x86 — CISC, ARM —
RISC

RISC внутри CISC


CISC (Complex Instruction Set):

- Богатый набор сложных инструкций (x86)
- Меньше инструкций на программу, но сложный декодер

RISC (Reduced Instruction Set):

- Простые короткие инструкции одинаковой длины (ARM, MIPS)
- Простой декодер, ровный конвейер, легко наращивать частоту

Современность: x86 декодирует CISC-команды в микрооперации (RISC-подобные). Внутри CISC-чипа живёт RISC-ядро.



Закон Мура и гонка частот

Транзисторы $\times 2$ / 2
года


Гонка до ~ 4 ГГц

«Стена частоты»

- Закон Мура: число транзисторов удваивается $\sim$ каждые 2 года
- В 2000-х упор на рост тактовой частоты (до ~ 4 ГГц)
- Проблема: рост тепловыделения и энергопотребления
- Архитектурный ответ: переход к многоядерности (2005)

В какой-то момент повышать частоту стало невозможно — чипы плавились. Инженеры нашли другой путь: не одно ядро на 6 ГГц, а четыре ядра по 3 ГГц.

Закон Мура (закон технологического прогресса)



Закон Мура: число транзисторов на одной микросхеме удваивается каждые 18 месяцев, т.е. увеличивается на 60 % каждый год.

Точки на графике – объем памяти в битах.

Многоядерность и параллелизм

2, 4, 8, 16+ ядер

Hyper-Threading / SMT

Ring bus, общий кэш
L3

- Многоядерные CPU: 2, 4, 8, 16+ ядер
- Hyper-Threading / SMT: одно ядро — два потока
- Раздельный кэш L1/L2 на ядро, общий кэш L3
- Шина данных между ядрами (ring bus, mesh)
- Планировщик потоков на уровне ОС

Многоядерность — не просто «поставили рядом». Пришлось менять внутреннюю коммуникацию: как ядра общаются, как делить кэш, как ОС распределяет потоки.

Многоядерность и параллелизм

2, 4, 8, 16+ ядер

Hyper-Threading / SMT

Ring bus, общий кэш

L3


а) Традиционный процессор




б) Простая многоядерная архитектура



в) Многоядерная архитектура с общей кэш-памятью



г) Многопоточная многоядерная архитектура с общей кэш-памятью



Гибридные ядра

P-ядра —
производительность

E-ядра —
эффективность

Thread Director

- 2021: Intel Alder Lake — гибридная архитектура
- P-ядра (Performance): высокие частоты, сложный конвейер
- E-ядра (Efficient): меньше, экономичнее — для фоновой работы
- Intel Thread Director — аппаратный планировщик
- AMD: 3D V-Cache — дополнительный кэш стопкой поверх кристалла

Гибридная архитектура пришла из мобильных процессоров. Тяжёлую задачу — на мощное ядро, проверку почты — на экономичное.

Разные архитектуры

x86 — ПК и серверы

ARM — мобильные, MacBook

RISC-V — открытая

x86 / x86-64 (Intel, AMD):

- ПК, ноутбуки, серверы. CISC-наследие с RISC-ядром внутри

ARM:

- Смартфоны, планшеты, MacBook (М-серии), серверы. RISC-корни

RISC-V:

- Открытая архитектура, встраиваемые системы и ИИ-ускорители

ISA определяет, какие программы запустятся. ARM-программа не запустится на x86 без перевода.

	CISC	RISC
Набор команд	Расширенный	Сокращённый
Время выполнения команд	Различное	Команда за такт
Программный код	Короткий	Длинный
Использование конвейера	Плохое	Отличное
Реализация процессора	Очень сложная	Простая
Модели процессоров	IBM 360/370, DEC PDP/VAX, Intel, AMD, Motorola	SPARC, PowerPC, ARM, MIPS, МЦСТ R

Что важно в CPU

Ядра и потоки

Частота и Turbo Boost

Кэш, TDP, IPC

- Количество ядер и потоков (Hyper-Threading / SMT)
- Тактовая частота и Turbo Boost
- Кэш-память L1/L2/L3
- TDP (тепловыделение) и техпроцесс (нм)
- IPC (Instructions Per Clock) — рост IPC важнее роста частоты

Частота — не всё. Процессор с более высоким IPC при той же частоте работает быстрее. Смотрите на поколение и архитектуру, а не только на гигагерцы.

Системы на кристалле (SoC)


CPU + GPU + модем на чипе

Энергоэффективность — приоритет

Apple, Qualcomm, MediaTek

- SoC объединяет CPU, GPU, ISP, модем, память на одном чипе
- Энергоэффективность — главный приоритет
- Примеры: Apple A/M-серии, Qualcomm Snapdragon, MediaTek Dimensity
- Архитектурный сдвиг: от «отдельных чипов» к «всё в одном кристалле»

Сначала объединили логику (Intel 4004), потом — ядра (многоядерность), теперь — весь компьютер: процессор, графика, модем, контроллер памяти.



Серверы и суперкомпьюте ры


До 128 ядер

ЕСС-память, чиплеты

Многоканальная
память

- Большое число ядер (до 128 в AMD EPYC, до 60 в Intel Xeon)
- Поддержка многопроцессорных систем (2–8 CPU на плате)
- ECC-память, большое число PCIe-линий
- Большой кэш L3 (до 768 МБ в Milan-X)
- 8-канальная DDR5, чиплетная компоновка

Серверный процессор — не просто «большой десктопный». Архитектура принципиально иная: чиплеты, огромный кэш, многоканальная память. Важна способность обслуживать тысячи одновременных запросов.



GPU, TPU, NPU


- GPU — тысячи простых ядер для параллельных вычислений
- TPU / NPU — ускорители для ИИ: матричные умножения
- FPGA — перепрограммируемые логические матрицы
- Архитектурный сдвиг: от «один процессор для всего» к «гетерогенная система»

GPU — параллельные
вычисления

TPU/NPU —
ускорители ИИ

Гетерогенная система

Современные системы — это «оркестр»: CPU — логика и управление, GPU — массовые вычисления, NPU — нейросети. Каждый чип делает то, в чём он лучше всего.



Техпроцесс и пределы


10 мкм → 3 нм → 2 нм

FinFET → GAAFET

Квантовые эффекты,
утечка

- Техпроцесс (нм) — размер элементов на кристалле
- Путь: 10 мкм (4004) → 14 нм → 5 нм → 3 нм → 2 нм (в разработке)
- Физические пределы: квантовые эффекты, утечка тока, нагрев
- Стоимость фабрики: TSMC 3 нм — ~\$20 млрд
- Переход: planar → FinFET → GAAFET (кольцевой затвор)

Каждый раз, когда кажется, что дальше некуда, находится новое техническое решение.



Чиплеты и 3D-упаковка


Чиплеты —
модульная сборка

3D — кристаллы
стопкой

Выше выход годных

- Чиплеты: несколько маленьких кристаллов на общей подложке (interposer)
- Плюсы: выше выход годных, гибкость, разные техпроцессы для блоков
- Примеры: AMD Ryzen (CCD + IOD), Intel Meteor Lake (tile-архитектура)
- 3D-упаковка: кристаллы друг на друге (TSMC CoWoS, Intel Foveros)

Делать один большой кристалл слишком дорого: дефект на одном участке — весь чип в брак. Чиплеты — как модульный конструктор LEGO.



Source: TrendForce, Aug., 2023

Куда движутся процессоры


- Новые материалы: GaN, SiC, 2D-материалы (графен)
- Нейроморфные чипы: имитируют структуру мозга (IBM TrueNorth, Intel Loihi)
- Квантовые процессоры: кубиты вместо битов, суперпозиция
- Архитектурный сдвиг: от фон-неймана к принципиально иным вычислениям

Новые материалы
(GaN, SiC)

Нейроморфные чипы

Квантовые
процессоры

Квантовые процессоры не заменят классические — они решают другой класс задач. Нейроморфные чипы совмещают память и вычисления, как синапсы мозга.



Энергоэффектив ность

Performance per Watt

DVFS — динамика
частоты

E-ядра для фона

- Снижение энергопотребления — важно для мобильных и дата-центров
- Дата-центры потребляют ~1% всей электроэнергии в мире
- Performance per Watt — ключевой показатель
- Архитектурный ответ: E-ядра, DVFS, динамическое управление

Производительность — не самоцель. Важна «стоимость» этой производительности в киловатт-часах.

Как выбрать процессор

Подбор под задачи

Не гнаться за максимумом

Задача	Рекомендуемый CPU	Ключевые параметры
Учёба, офис	4–6 ядер	i3 / Ryzen 3
Игры	6–8 ядер + GPU	i5 / Ryzen 5–7
Видеомонтаж, 3D	8–16 ядер, кэш	i7 / Ryzen 7–9
Сервер	16+ ядер, ECC	Xeon / EPYC

Итоги

135 лет эволюции

Каждое поколение —
новая архитектура

Будущее —
специализация

- Лампы → транзисторы: микропрограммирование, прерывания
- Транзисторы → ИС: стандартизация ISA, виртуальная память
- ИС → микропроцессор: всё на одном кристалле
- Один CPU → многоядерность: параллелизм, общая шина
- Однородные ядра → гибридные: P- и E-ядра
- Монолит → чиплеты: модульная сборка

Каждое поколение — не просто новый материал, а новый способ организации вычислений. Следующий шаг, возможно, будет ещё радикальнее.