23 Transputere

Transputerul este un *Chip Computer*, care a apărut din necesitatea reducerii prețului de fabricație al computerelor de mare putere și al supercomputerelor.

Este un microcontroler de 16/32 de biţi, cu arhitectură de tip RISC (Reduced Instruction Set Computer) proiectat pentru a fi utilizat în unităţile centrale ale sistemelor de calcul cu prelucrare paralelă, orientate spre comunicare eficientă de date. Denumirea provine de la Transistor Computer = Transputer, are o fiabilitate deosebită în funcţionare şi posibilităţi multiple de interconectare. Aşa cum tranzistorul este element de bază al circuitelor integrate, transputerul este element de bază în structura unităţilor centrale ale supercomputerelor cu arhitectură paralelă.

Arhitectura generală, valabilă pentru toate tipurile de transputere, este dată în figura 1.

Domenii de utilizare ale transputerelor:


- Roboți industriali și automate programabile;
- Sisteme ierarhizate de tip modular, stații grafice;
- Rețele neuronale și unități centrale de mare putere ;
- Simulatoare de mijloace de transport (locomotive, nave aeriene şi maritime).

23.1 Supercomputere

Cea mai spectaculoasă utilizare a transputerelor este în implementarea unităților centrale ale supercomputerelor. Simularea proceselor deosebit de complexe din domeniul mecanicii fluidelor și aerodinamicii (necesare în proiectarea navelor aeriene, automobilelor, navelor maritime și rachetelor) necesită computere de mare viteză și eficiență. De exemplu, supercomputerul *CRAY Research* are o viteză de 1,8 GFLOPS (Giga Operații în virgulă mobilă pe Secundă) și un preț de cca. 20 000 000 USD.

Prin utilizarea unui număr mare de procesoare în structura computerelor a devenit restrictivă circulația informației între subunități.

Transputerele oferă mari avantaje datorită existenței unor canale de comunicație serială (*Links*) eficiente. Capacitatea de comunicație în sistem



crește odată cu creșterea numărului de transputere, prin coordonarea dinamică a legăturilor, realizată de comutatoare programabile de legături.

Primele supercomputere realizate cu transputere, la aceeași capacitate de calcul au avut un preț de numai 5% din prețul celor "clasice".

23.2 Arhitectura transputerului INNMOS T800

Este un procesor cu arhitectură RISC, de 32 de biți, frecvență de tact 20 MHz, având o viteză de execuție de 10 mil. instrucțiuni pe secundă. Unitatea FPU este de 64 de biți și are viteza de execuție de 1,5 MFLOPS.

- Memoria RAM de 4kB are timp de acces 50 ns;
- Dispune de 4 canale de comunicație serială duplex, cu rată de transfer de 5, 10, 20 Mb/sec. (Megabiți pe secundă).

- CPU efectuează calculul adresei, operații aritmetice și logice cu operanzi întregi și administrarea proceselor.
- FPU execută operații în virgulă mobilă pe 32 și 64 de biți, de 5 ori mai rapid decât un coprocesor Intel 387, la aceeași frecvență de tact.
- Grupul de registre de uz general este înlocuit de memoria RAM echivalentă cu 1024 registre de 32 de biți.




Fig. 2 Transputerul IMS-T800. Arhitectura internă

Transputerele sunt orientate, din proiectare, spre tehnica *multitasking* (rularea "simultană" a mai multor task-uri sau procese).

Fiecare proces dispune de memorie alocată datelor sale și intră periodic în execuție.

Unitatea CPU dispune de trei registre A, B, C, utilizate pentru operanzi întregi și de registre pointer pentru adresare (fig.3).

Cele trei registre formează o stivă hard de tip LIFO (Last In First Out). La scriere se fac transferurile: $B \to C$, $A \to B$, operand $\to A$ iar la citire: $C \to B$, $B \to A$, $A \to registrul$ operand. Transferul de date între memorie și stivă se face prin operații tipice de încărcare și stocare, LOAD, STORE.

Toate operațiile aritmetice și logice utilizează stiva de trei registre ca sursă de operanzi și depun rezultatele în aceeași stivă.

Unitatea FPU, de asemenea, dispune de o stivă de trei registre, FA, FB, FC, care însă sunt dublate de FA', FB', FC', pentru salvarea operanzilor în caz de întrerupere temporară a execuției (fig.3).




Fig. 3 Registrele interne la transputerul IMS - T800

Spre deosebire de microprocesoarele clasice, transputerele nu au registru cu indicatori de condiții; la T800 există doar două indicatoare poziționate la depășiri, unul pentru CPU și altul pentru FPU.

În fig.3 sunt prezentate registrele speciale din T800:

- Instruction Pointer registru de adresare pentru instrucțiunea curentă;
- Workspace Pointer registru de adresare a zonei de lucru unde sunt păstrate variabilele locale ale programului;
- Acc acumulator pentru operandul curent;
- A,B,C stivă de trei registre; instrucțiunile se referă direct la stivă; evaluarea expresiilor se face în stivă.

O instrucțiune aritmetică determină o operație între cei doi operanzi din vârful stivei și plasează rezultatul în A. În acest mod se elimină necesitatea adresării operanzilor în instrucțiuni. Prin examinarea unui mare număr de programe rezultă că pentru instrucțiunile aritmetice nu sunt necesare mai mult de 3 registre pentru operanzi. În cazuri excepționale, asamblorul este cel care realizează această condiție.

23.2.1. Structura instrucțiunilor

Transputerul are set redus de instrucțiuni: T800 are 16 instrucțiuni directe, ce rezultă din lungimea de 4 biți a codului (fig. 4). Din instrucțiunile directe, se pot forma și alte instrucțiuni prin adăugarea unui prefix (sau două prefixe).

Există instructiuni speciale pentru FPU.




Fig. 4 Structura instructiunilor

23.2.2. Procese, priorități, concurență

Arhitectura transputerului T800 este orientată pentru deservirea mai multor programe (procese) în modul cvasi-paralel. Numărul programelor este limitat doar de capacitatea memoriei interne de a stoca variabilele curente ale programelor.

Fiecare program are în memorie un spațiu de lucru propriu la care accesul este dat de pointerul *Workspace Pointer*. Comutarea execuției de

la un program la altul se face în maxim 600 ns. Există două niveluri de prioritate, 0 și 1; pentru fiecare nivel există câte o coadă de așteptare de tip FIFO (*First In First Out*), fiind liste simple. Prima și ultima poziție din listă sunt controlate cu 2 pointeri de adresă (FP și BP).

1. Principii de concurență

- Un proces cu prioritate înaltă (0), nu poate fi întrerupt; el este deservit până devine inactiv de la sine.
- Procesele de prioritate joasă (1) sunt deservite printr-o distribuire egală a timpului de execuție. Dacă un proces nu devine inactiv în 2ms, execuția sa este oprită și se comută pe procesul următor din lista de așteptare.
- Procesele din listă sunt reluate ciclic.
- Un proces de prioritate joasă poate fi întrerup de unul de prioritate înaltă, caz în care cuvântul de stare al procesorului este salvat într-o zonă specială a memoriei RAM în vederea reluării execuției.
- În orice moment, un proces concurent poate fi:
 - activ: în execuție sau pe o listă de așteptare;
 - inactiv: în comunicație cu alte procese (emisie date, recepție date).

În fig.5, procesul P4 este în execuție iar P1, P2, P3 sunt în așteptare, în această ordine.

Dacă un proces în execuție necesită date de intrare/ieșire sau temporizare, este întrerupt iar conținutul IP (*Instruction Pointer*) este salvat temporar în memorie. Intră în execuție procesul următor din listă.


23.2.3. Comunicarea între procese

Principiul de bază al comunicării este ca toate procesele să poată comunica date între ele fie că rulează pe același transputer sau pe transputere diferite.

Comunicarea între procese ce rulează pe același transputer se face prin canale fără memorie în modul sincron de tip "Rendez - vous", adică începe atunci când atât expeditorul cât și destinatarul sunt pregătiți.


Pentru comunicare între procese aflate pe transputere diferite, T800 dispune de 4 canale independente bidirecționale (duplex) de comunicație serială.

Transferul de date se face asincron, printr-un protocol simplu, cu confirmare și biți de start / stop.



Pe durata celor două impulsuri de start de la transmițător, receptorul răspunde cu impulsuri 1, 0, reprezentând "confirmarea" stării de recepție pentru octetul următor.

Comunicarea între procese este o operație independentă față de activitatea unității centrale și se efectuează sub controlul unităților de legătură, Links.



Fiecare transputer având 4 canale independente, o rețea de 4 sau 5 transputere, ca în fig.7, conservă capacitatea de comunicare de 4 canale și se poate conecta cu alte 4 rețele identice.




Fig. 7 Rețea de transputere conectate serial prin canale duplex

Asemenea conectări se utilizează la implementarea rețelelor neuronale în domeniul inteligenței artificiale și în centralele digitale ale sistemelor de telecomunicații.

Fiecare interfață de legătură (*Link*) dispune de trei registre utilizate pentru controlul comunicării: un pointer pentru spațiul de lucru al procesului (WS), un pointer pentru mesaj și un contor de octeți petru lungimea mesajului (fig.8).




Fig. 8 Structura unităților de legătură.

Bibliografie

| 1 | Henri Lilen, | Microprocesseurs du CISC au RISC, Dunod, Paris, 1995 |
|----|--|---|
| 2 | C. Burileanu, | Arhitectura Microprocesoarelor, Ed. Denix, București, 1994 |
| 2 | Iulian Badescu | Microprocesoare, Ed. Politehnica Bucuresti, 2002 |
| 3 | D. Somnea, T. Vlăduţ | Programarea în Assembler, Ed. Tehnică, București, 1992 |
| 4 | C. Burileanu, Mihaela Ioniță M. Ioniță M. Filotti | <i>Microprocesoarele x86 - o abordare software</i> , Microinformatica - seria PC, Ed. Albastră, Cluj Napoca 1999 |
| 5 | I. Spânulescu, S. Spânulescu | Circuite integrate digitale și sisteme cu microprocesoare, Ed. Victor, București, 1996 |
| 6 | Gh. M. Ştefan | Circuite integrate digitale, Ed. Denix, București, 1993 |
| 7 | E. Borcoci, Z. Zoican, E. Popovici | Arhitectura Microprocesoarelor, Media Publishing, București, 1995 |
| 8 | D. Gorgan, Gh. Sebastyen | Structura calculatoarelor, Microinformatica - seria PC, Ed. Albastră, Cluj Napoca 2000 |
| 9 | Gh. Muscă, | Programare în limbaj de asamblare, Ed. Teora, București, 1998 |
| 10 | C. Strugaru, M. Popa | Microprocesoare pe 16 biți, Ed. TM, Timișoara, 1992 |
| 11 | * * * | Microprocessors, Intel, 1999 |
| 12 | * * * | Texas Instruments catalogs, 1995 |