


# CSE 331 COMPUTER ORGANIZATION

**FINAL PROJECT** 



#### 1. Introduction

### 1.1. Big Picture



## 1.2. Life cycle of 1 instruction

Her PC (Program Counter) değişiminde sıradaki instruction alınarak mips\_core modulüne gönderilir ve bu modülde parçalara ayrılır(opcode-function code-shift amount-rs-rt-rd) ayrıca sonra ki aşamalarda instruction'nun ilk 15 bitine sign extend işlemini yapmak yerine ilk başta bu işlem yapılır ve bir wire 'da tutulur. Daha sonrasında oluşan opcode signals modülüne gönderilerek control sinyallerine (signal\_reg\_write, sig\_mem\_read, sig\_mem\_write) atamalar yapılır ve oluşan bu sinyallerin değerlerine göre registerdan ve datadan okuma/yazma işlemleri yapılır.

#### 2. METHOD

#### 2.1. Mips\_core

Input: clock

Bu modül input olarak clock alır ve clock tetiklemesi ile çalışır. İlk olarak PC değeri 0 olarak ilklendirilir ve sonlarında ilk instruction'ı almak üzere PC "mips\_instr\_mem" modülüne input olarak gönderilir ve instruction alınır. Intruction alındıktan sonra insruction opcode, function code, rs, rt, rd olarak parçalara ayrılır.

Bulunan opcode ise "signals" modülüne gönderilerek burada "signal\_reg\_write, sig\_mem\_read, sig\_mem\_write" sinyallerine opcode'a göre 1 ya da 0 değerleri verilir.

Instruction'ın I-Type ve ya R-Type olmasına göre rd belirlendikten sonra "mips\_registers" modülü kullanılarak read\_data\_1 ve read\_data\_2 değerleri "registers.mem" dosyasından okunur.

Registers modulünden gelen değerler de kullanılarak I-type instructionlar için immediate kısmı sign extend ve zero extend yapılır, memory işlemi için memory adresi hesaplanır ve jump için jump adresi bulunur. Bu işlemler her instruction için önceden yapılır ve daha sonrasında gerektiğinde kullanılır.

Eğer memory den okuma işlemi yapılacaksa "mips\_data\_mem" modülünü kullanılarak "read\_data\_mem" değeri memoryden okunur ve sonrasında gerekli işlemlerin yapılması için aşağıdaki kısma girer(Gösterilen kısımda kodun tamamı bulunmamaktadır.).

```
106
       always @(posedge clock)
107
    - Degin
          PC <= PC+1; //update PC
108
109
          if(fun_and_op[1] === `RTYPE) //If R-type instruction then control the function code
110
    + begin
          else if (fun_and_op[1] === `J)
                                                                                                 //J
155
156 🗏 begin
             jumpAdr[27:26] = 2'b0;
157
             jumpAdr[31:28] = PC[31:28];
158
159
             //then make equal PC to this jumpadress
160
            PC <= jumpAdr;
         end else if(fun_and_op[1] === `JAL)
161
162
     Ė
         begin
170
    begin
171
             if (fun_and_op[1] === `ADDI)
                                                                                                 //addi
     172
173
               write data <= read data 1 + extended val;
             end else if (fun_and_op[1] === `ADDIU)
                                                                                                 //addiu
174
175
     begin
176
                write_data <= $unsigned(read_data_1) + $unsigned(extended_val);</pre>
177
             end else if (fun and op[1] === `ANDI)
                                                                                                 //andi
    178
179
                write_data <= read_data_1 & zero_extended_val;</pre>
180
             end else if (fun_and_op[1] === `ORI)
                                                                                                 //ori
181
            begin
182
                write_data <= read_data_1 | zero_extended_val;</pre>
             end else if (fun_and_op[1] === `SLTI)
                                                                                                 //slti
183
184
```

Bu kısım da bulunan opcode'da göre gerekli işlemler yapılar PC ve write\_data ya atamalar yapılır. Yapılan bu değişiklikler ile sinyallere göre eğer write\_data değeri ya data'ya ya da registerlar'a (diğer moduller kullanılarak) yazılır. Yani data ve registerlar update edilir.

Bütün bu işlemler bittikten sonra diğer bir clock ile yeni instruction için aynı işlemler yapılır.

#### 2.2. Mips\_registers

Inputs: write\_data, read\_reg\_1, read\_reg\_2, write\_reg, signal\_reg\_write,
clk

Outputs: read\_data\_1, read\_data\_2

Bu modülde ilk olarak bir kerelik "registers.mem" dosyası okunarak "registers" array'ine atılır.

Sonrasın da resimde gösterildiği üzere @always(\*) bloğunda input olarak verilen read\_reg\_1, read\_reg\_2 kullanılarak read\_data\_1 ve read\_data\_2 değerleri registers'dan çekilir ve

@always(write\_data or signal\_reg\_write or write\_reg) bloğunda da eğer signal\_reg\_write sinyali 1 ise verilen write\_reg register'ına write\_data yazılır ve bu registers "res\_registers.mem" dosyasına yazılır.

```
initial begin
   $readmemb(".\\registers.mem", registers);
//this always block read data from the registers
always @(*)begin
   read data 1 = registers[read reg 1];
   read data 2 = registers[read reg 2];
end
//this always block write the data to the register and then create
//a new register file if signal reg write equal to 1
always @(write data or signal reg write or write reg) //for combinational
begin
   if (signal reg write) begin
      registers[write reg] = write data;
      $writememb("res registers.mem", registers);
   end
end
```

## 2.3. Mips\_instr\_mem

Input: program\_counter

**Output:** instruction

Bu modülde ilk olarak bir kerelik "instructions.mem" dosyası okunarak "instr\_mem" array'ine atılır.

Daha sonrasında @always(\*) bloğunda program counter değerine göre instruction çekilir.

```
//reads the instructions.
]initial begin
    $readmemb(".\\instruction.mem", instr_mem);
end

//this always block takes the PCth instruction
]always @(*) begin
    instruction = instr_mem[program_counter];
end
endmodule
```

#### 2.4. Mips\_data\_mem

**Inputs:** sig\_mem\_write, sig\_mem\_read, write\_data, mem\_address

Output: read\_data

Bu modülde ilk olarak bir kerelik "data.mem" dosyası okunarak "data\_mem" array'ine atılır.

Eğer sig\_mem\_read sinyali 1 ise gönderilen memory adresinde bulunan değer read\_data' ya yazılır. Eğer sig\_mem\_write sinyali 1 ise input olarak gelen write\_dat değeri gönderilen memory addresine yazılır ve update edilmiş memory(data\_mem) "res\_data.mem" dosyasına yazılır.

```
minitial begin
    $readmemb(".\\data.mem", data_mem);
 //this always block read the data that is in the specified memory address
 //if read signal is equal to 1
□always @(mem address or sig mem read)begin
    if (sig mem read) begin
       read data[31:0] = data mem[mem address];
    end
 end
 //this always block writes the data that is in the specified memory address
 //if write signal is equal to 1 and also creates a new data file as result
□always @(mem address or write_data or sig_mem_write) begin
    if (sig_mem_write) begin
       data mem[mem address] = write data[31:0];
       $writememb("res data.mem", data mem);
 end
```

## 2.5. Signals

**Input:** opcode

**Outputs:** sig\_mem\_read, sig\_mem\_write, signal\_reg\_write

Bu modülde verilen opcode değerine göre instruction tipi veya instruction'ın ne olduğu direk anlaşılıyor ve ona göre control sinyallerini üretiyor ve output olarak geri gönderiyor.

```
always @(*)
■begin
    if(opcode === `RTYPE) begin
       sig_mem_read = 0; //not read memory
       sig mem_write = 0; //not write to memory
       signal reg write = 1; //write to the register
    end else begin
       if (opcode === 'J || opcode === 'JR) begin
          sig mem write = 1'b0;
         sig mem read = 1'b0;
         signal reg write = 1'b0;
       end else if (opcode === `JAL)begin
         sig mem write = 1'b0;
          sig mem read = 1'b0;
          signal_reg_write = 1'b1;
       end else if (opcode === `BEQ || opcode === `BNE)begin
          sig_mem_write = 1'b0;
          sig mem read = 1'b0;
          signal_reg_write = 1'b0;
       end else if (opcode === `LW || opcode === `LBU || opcode === `LHU)begin
         signal_reg_write = l'bl;
          sig mem write = 1'b0;
         sig_mem_read = 1'b1;
       end else if (opcode === `SW || opcode === `SH || opcode === `SB)begin
          signal_reg_write = 1'b0;
          sig mem write = 1'bl;
          sig mem read = 1'b0;
       end else begin
```

### 3. RESULT


#### 3.1. TestBench Results

Test için kullanılan Instructionlar şu şekildedir.

```
00000001110011010000100000100000
2
    00001100000000000000000000000111
    00000001110011010001000000100001
4
    00000001110011010001100000100010
    000000011100110100100000000100100
6
    000000011100110100000000000100101
7
    00000001110011010010100010000011
    00000001110011010011000010100010
9
    00000001110011010011100010000000
o
    000010000000000000000000000001011
    00000001110011010011100000101011
    3
    00010000001000010000000000000101
4
    00000010000100011001000000100000
5
    6
    7
    10001100001000100000000000000011
9
    00000000101001000001100000100000
0
    00000010000011110100000000100000
1
    00000010000100011001000000100000
2
    001000100111001100000000000000001
3
    000000101001010101100000101010
4
    001010101100110000000000000010000
5
    101000101110110100000000000100000
6
    10100111000110010000000010000000
    00000010000100011001000000100010
7
```

#### Modelsim Sonucu

```
# RS: 0000000000000000000000000000001, RT: 0000000000000000000000000000, RD adress: 00010 , PC: 0000000000000000000000000000011 , clock: 1
# RS: 000000000000000000000000000001, RT: 00000000000000000000000001,RD adress: 00010 ,PC: 00000000000000000000000011 ,clock:0
# RS: 00000000000000000000000000000101, RT: 000000000000000000000011, RD adress: 00001, PC: 0000000000000000000000000000000001100, clock:1
# RS: 0000000000000000000000000000101, RT: 000000000000000000000011, RD adress: 00001, PC: 00000000000000000000000000000000001100, clock:0
# RS: 00000000000000000000000000000101, RT: 00000000000000000000000000000, RD adress: 00010 , PC: 000000000000000000000000000001 , clock: 1
# RS: 0000000000000000000000000001110, RT: 00000000000000000000000000000000,RD adress: 01100 ,PC: 000000000000000000000000001111 ,clock:1
# RS: 0000000000000000000000000000111, RT: 000000000000000000000000000000,RD adress: 01100 ,PC: 0000000000000000000000000111 ,clock:0
# RS: 000000000000000000000000000000111, RT: 0000000000000000000000000000101,RD adress: 01101 ,PC: 0000000000000000000000000001100 ,clock:0
```



#### • File Değişiklikleri

#### Register ve Res register

```
// instance=/mips testbench/test/regi
// format=bin addressradix=h dataradi
000000000000000000000000000011000
00000000000000000000000000000011
00000000000000000000000001110000
000000000000000000000000011110000
0000000000000000000111100000000
00000000000000000000000000001100
00000000000000000000000001100000
00000000000000000000000000000010011
000000000000000000000000000010110
000000000000000000000000000010111
00000000000000000000000000011000
00000000000000000000000000011001
00000000000000000000000000011010
000000000000000000000000000011011
0000000000000000000000000000011100
00000000000000000000000000011101
00000000000000000000000000011110
```

#### o Data ve Res data

000000000000000000000000000011 0000000000000000000000000000010101 xxxxxxxxxxxxxx0000000000001001 00000000000000000000000000011000 00000000000000000000000000011001 000000000000000000000000000011010 00000000000000000000000000011011 000000000000000000000000000011100 000000000000000000000000000011101 000000000000000000000000000011110 000000000000000000000000000011111 xxxxxxxxxxxxxxxxxxxxxxxxxxxxx xxxxxxxxxxxxxxxxxxxxxxxxxxxxx xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx xxxxxxxxxxxxxxxxxxxxxxxxxxxxx xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx xxxxxxxxxxxxxxxxxxxxxxxxxxxxx xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx xxxxxxxxxxxxxxxxxxxxxxxxxxxxx xxxxxxxxxxxxxxxxxxxxxxxxxxxxxx xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx

NOT: Insructionları değiştirmek için projenin içindeki "simulation\modelsim" kısmında bulunan dosyada değişiklik yapılması gerekmektedir.