



---

# CSE 331 COMPUTER ORGANIZATION


---

FINAL PROJECT



# 1. Introduction

## 1.1. Big Picture



## 1.2. Life cycle of 1 instruction

Her PC (Program Counter) değışiminde sıradaki instruction alınarak mips\_core modülüne gönderilir ve bu modülde parçalara ayrılır(opcode-function code-shift amount-rs-rt-rd) ayrıca sonra ki aşamalarda instruction'nun ilk 15 bitine sign extend işlemini yapmak yerine ilk başta bu işlem yapılır ve bir wire 'da tutulur. Daha sonrasında oluşan opcode signals modülüne gönderilerek control sinyallerine (signal\_reg\_write, sig\_mem\_read, sig\_mem\_write) atamalar yapılır ve oluşan bu sinyallerin değerlerine göre registerdan ve datadan okuma/yazma işlemleri yapılır.

## 2. METHOD

### 2.1. Mips\_core

**Input:** clock

Bu modül input olarak clock alır ve clock tetiklemesi ile çalışır. İlk olarak PC değeri 0 olarak ilklendirilir ve sonlarında ilk instruction'ı almak üzere PC "mips\_instr\_mem" modülüne input olarak gönderilir ve instruction alınır. Instruction alındıktan sonra instruction opcode, function code, rs, rt, rd olarak parçalara ayrılır.

Bulunan opcode ise "signals" modülüne gönderilerek burada "signal\_reg\_write, sig\_mem\_read, sig\_mem\_write" sinyallerine opcode'a göre 1 ya da 0 değerleri verilir.

Instruction'ın I-Type ve ya R-Type olmasına göre rd belirlendikten sonra "mips\_registers" modülü kullanılarak read\_data\_1 ve read\_data\_2 değerleri "registers.mem" dosyasından okunur.

Registers modulünden gelen değerler de kullanılarak I-type instructionlar için immediate kısmı sign extend ve zero extend yapılır, memory işlemi için memory adresi hesaplanır ve jump için jump adresi bulunur. Bu işlemler her instruction için önceden yapılır ve daha sonrasında gerektiğinde kullanılır.

Eğer memory den okuma işlemi yapılacaksa "mips\_data\_mem" modülünü kullanılarak "read\_data\_mem" değeri memoryden okunur ve sonrasında gerekli işlemlerin yapılması için aşağıdaki kısma girer(Gösterilen kısımda kodun tamamı bulunmamaktadır.).

```

106 always @(posedge clock)
107 begin
108     PC <= PC+1; //update PC
109     if(fun_and_op[1] === `RTYPE) //If R-type instruction then control the function code
110     begin
111         else if (fun_and_op[1] === `J) //J
112         begin
113             jumpAdr[27:26] = 2'b0;
114             jumpAdr[31:28] = PC[31:28];
115             //then make equal PC to this jumpaddress
116             PC <= jumpAdr;
117         end else if (fun_and_op[1] === `JAL)
118         begin
119             begin
120                 if (fun_and_op[1] === `ADDI) //addi
121                 begin
122                     write_data <= read_data_1 + extended_val;
123                 end else if (fun_and_op[1] === `ADDIU) //addiu
124                 begin
125                     write_data <= $unsigned(read_data_1) + $unsigned(extended_val);
126                 end else if (fun_and_op[1] === `ANDI) //andi
127                 begin
128                     write_data <= read_data_1 & zero_extended_val;
129                 end else if (fun_and_op[1] === `ORI) //ori
130                 begin
131                     write_data <= read_data_1 | zero_extended_val;
132                 end else if (fun_and_op[1] === `SLTI) //slti
133                 begin
134

```

Bu kısım da bulunan opcode'da göre gerekli işlemler yapılır PC ve write\_data ya atamalar yapılır. Yapılan bu değişiklikler ile sinyallere göre eğer write\_data değeri ya data'ya ya da registerlar'a (diğer moduller kullanılarak) yazılır. Yani data ve registerlar update edilir.

Bütün bu işlemler bittikten sonra diğer bir clock ile yeni instruction için aynı işlemler yapılır.

## 2.2. Mips\_registers

**Inputs:** write\_data, read\_reg\_1, read\_reg\_2, write\_reg, signal\_reg\_write, clk

**Outputs:** read\_data\_1, read\_data\_2

Bu modülde ilk olarak bir kerelik "registers.mem" dosyası okunarak "registers" array'ine atılır.

Sonrasın da resimde gösterildiği üzere @always(\*) bloğunda input olarak verilen read\_reg\_1, read\_reg\_2 kullanılarak read\_data\_1 ve read\_data\_2 değerleri registers'dan çekilir ve

@always(write\_data or signal\_reg\_write or write\_reg) bloğunda da eğer signal\_reg\_write sinyali 1 ise verilen write\_reg register'ına write\_data yazılır ve bu registers “res\_registers.mem” dosyasına yazılır.

```
initial begin
    $readmemb(".\\registers.mem", registers);
end

//this always block read data from the registers
always @(*)begin
    read_data_1 = registers[read_reg_1];
    read_data_2 = registers[read_reg_2];
end

//this always block write the data to the register and then create
//a new register file if signal_reg_write equal to 1
always @(write_data or signal_reg_write or write_reg) //for combinational
begin
    if (signal_reg_write) begin
        registers[write_reg] = write_data;
        $writememb("res_registers.mem", registers);
    end
end
```

## 2.3. Mips\_instr\_mem

**Input:** program\_counter

**Output:** instruction

Bu modülde ilk olarak bir kerelik “instructions.mem” dosyası okunarak “instr\_mem” array'ine atılır.

Daha sonrasında @always(\*) bloğunda program counter değerine göre instruction çekilir.

```
//reads the instructions.
initial begin
    $readmemb(".\\instruction.mem", instr_mem);
end

-

//this always block takes the PCth instruction
always @(*) begin
    instruction = instr_mem[program_counter];
end
endmodule
```

## 2.4. Mips\_data\_mem

**Inputs:** sig\_mem\_write, sig\_mem\_read, write\_data, mem\_address

**Output:** read\_data

Bu modülde ilk olarak bir kerelik “data.mem” dosyası okunarak “data\_mem” array’ine atılır.

Eğer sig\_mem\_read sinyali 1 ise gönderilen memory adresinde bulunan değer read\_data’ ya yazılır. Eğer sig\_mem\_write sinyali 1 ise input olarak gelen write\_data değeri gönderilen memory adresine yazılır ve update edilmiş memory(data\_mem) “res\_data.mem” dosyasına yazılır.

```
initial begin
    $readmemb("./data.mem", data_mem);
end

//this always block read the data that is in the specified memory address
//if read signal is equal to 1
always @(mem_address or sig_mem_read) begin
    if (sig_mem_read) begin
        read_data[31:0] = data_mem[mem_address];
    end
end

//this always block writes the data that is in the specified memory address
//if write signal is equal to 1 and also creates a new data file as result
always @(mem_address or write_data or sig_mem_write) begin
    if (sig_mem_write) begin
        data_mem[mem_address] = write_data[31:0];
        $writememb("res_data.mem", data_mem);
    end
end
```

## 2.5. Signals

**Input:** opcode

**Outputs:** sig\_mem\_read, sig\_mem\_write, signal\_reg\_write

Bu modülde verilen opcode değerine göre instruction tipi veya instruction'ın ne olduğu direk anlaşıyor ve ona göre control sinyallerini üretiyor ve output olarak geri gönderiyor.

```
always @(*)
begin
    if(opcode === `RTYPE) begin
        sig_mem_read = 0; //not read memory
        sig_mem_write = 0; //not write to memory
        signal_reg_write = 1; //write to the register
    end else begin
        if (opcode === `J || opcode === `JR) begin
            sig_mem_write = 1'b0;
            sig_mem_read = 1'b0;
            signal_reg_write = 1'b0;
        end else if (opcode === `JAL)begin
            sig_mem_write = 1'b0;
            sig_mem_read = 1'b0;
            signal_reg_write = 1'b1;
        end else if (opcode === `BEQ || opcode === `BNE)begin
            sig_mem_write = 1'b0;
            sig_mem_read = 1'b0;
            signal_reg_write = 1'b0;
        end else if (opcode === `LW || opcode === `LBU || opcode === `LHU)begin
            signal_reg_write = 1'b1;
            sig_mem_write = 1'b0;
            sig_mem_read = 1'b1;
        end else if (opcode === `SW || opcode === `SH || opcode === `SB)begin
            signal_reg_write = 1'b0;
            sig_mem_write = 1'b1;
            sig_mem_read = 1'b0;
        end else begin
```

## 3. RESULT


### 3.1. TestBench Results

Test için kullanılan Instructionlar şu şekildedir.

```
1 0000000011100110100001000000100000
2 00001100000000000000000000000000111
3 0000000011100110100010000001000001
4 0000000011100110100011000000100010
5 0000000011100110100100000000100100
6 0000000011100110100000000000100101
7 0000000011100110100101000100000011
8 000000001110011010011000010100010
9 000000001110011010011100010000000
0 0000100000000000000000000000001011
1 0000000011100110100111000000101011
2 101001000110001000000000000000010
3 0001000000100001000000000000000101
4 00000010000100011001000000100000
5 100100100000100000000000000000010
6 1001011000101001000000000000000100
7 101011000110001000000000000000010
8 100011000010001000000000000000011
9 00000000101001000001100000100000
0 00000010000011110100000000100000
1 00000010000100011001000000100000
2 001000100111001100000000000000001
3 0000001010010101010101100000101010
4 0010101011001100000000000000010000
5 101000101110110100000000000100000
6 101001110001100100000000010000000
7 00000010000100011001000000100010
```



- Modelsim Sonucu

[illegible]

- File Değişiklikleri
  - Register ve Res\_register

[illegible][illegible]



**NOT: Insructionları deęiřtirmek iin  
projenin iindeki “simulation\modelsim”  
kısımında bulunan dosyada deęiřiklik  
yapılması gerekmektedir.**