# Bölüm 1. Ardışıl Devreler

Geçen Hafta

Flip Flopların Uyarma Tablolarının Oluşturulması

Ardışıl Devrelerin Analizi

Ardışıl bir devrenin durum tablosuna bakılarak gerçeklenmesi

Bu Hafta

Senkron Ardışıl Devre Tasarımının Adımları

- 1. Problemin sözlü tanımından hangi durumların olacağına ya da bellek elemanlarına hangi değerlerin atanacağına karar verilir.
- 2. Sistemin davranışını modelleyebilmek için durum tablosu ve durum diyagramı oluşturulur.
- 3. Flip flop seçiminin yapılması (belirtilmemişse) ve uyarma tablolarının oluşturulması.
- **4.** Çıkış ve uyarma tablolarından, lojik ifadelerin elde edilmesi ve devrenin çizimi.


Örnek: 1 giriş ve 1 çıkışa sahip Mealy tipi bir sistemde, son 3 giriş verisi 1 ise çıkışın 1 olması isteniyor.

Bu problemin çözümünde 3 durum vardır; bu durumlar bellek elemanlarında saklanır.


A durumu, girişin 1 olmadığı durumu,

B durumu, girişin bir defa 1 olduğu durumu,

C durumu, girişin iki ya da daha fazla 1 olduğu durumu gösterir.



### Örnek (devamı-1):



Durum diyagramı

Durum tablosu 3 durum içerdiğinden 2 tane flip flop kullanmak gerekir.

A durumuna 00, B durumuna 01 ve C durumuna 10 atayalım.

Şimdiki	So	nraki		
Durum	Dur	um(Q)	Çıkış	
q	x=0 $x=1$		x=0	x=1
A	A	В	0	0
В	A	С	0	0
<u> </u>	A	С	0	1

#### Devrenin durum tablosu



Şimdiki	Sonraki			
Durum	$Durum(Q_1Q_2)$		Çıkış	s(z)
$q_1q_2$	x=0	x=1	x=0	x=1
0 0	0 0	0 1	0	0
0 1	0 0	1 0	0	0
1 0	0 0	1 0	0	1

### Örnek (devamı-2):

Devremizde bellek elemanı olarak JK tipi flip floplar kullanacağımızı farz edelim. Bundan sonraki adım, flip flopların uyarma işlevlerini bulmaktır.

Şimdiki	Sonraki	Uyarma	Uyarma İşlevleri	
Durum	$Durum(Q_1Q_2)$	x=0 için	x=1 için	Çıkış (z)
$q_1q_2$	x=0 x=1	$J_1K_1 J_2K_2$	$J_1K_1 J_2K_2$	x=0 x=1
0 0	00 01	0 x 0 x	0 x 1 x	0 0
0 1	0 0 1 0	0 x x 1	1 x x 1	0 0
1 0	0 0 1 0	x 1 0 x	x 0 0 x	0 1



q Q	JK
0 0	0 x
0 1	1 x
1 0	x 1
1 1	x 0

### Örnek (devamı-3):

Uyarma işlevlerindeki her bir sütunu, Karnaugh haritasına taşıyıp indirgeme işlemlerini yapalım;

Şimdiki	Sonraki	Uyarma	Uyarma İşlevleri	
Durum	$Durum(Q_1Q_2)$	x=0 için	x=1 için	Çıkış (z)
$\mathbf{q_1}\mathbf{q_2}$	x=0 x=1	$J_1K_1 J_2K_2$	$J_1K_1 J_2K_2$	x=0 $x=1$
0 0	00 01	0 x 0 x	0 x 1 x	0 0
0 1	0 0 1 0	0 x x 1	1 x x 1	0 0
1 0	0 0 1 0	x 1 0 x	x 0 0 x	0 1

q1q2 X	00	01	11	10
0			X	x
1		(1	x)	х

$$\mathbf{J}_1 = \mathbf{x} \cdot \mathbf{q}_2$$

q1 <b>q</b> 2	00	01	11	10
0	x	Х	Х	1
1	x	х	X	

$$K_1 = x$$

q <sub>1</sub> q <sub>2</sub>	00	01	11	10
0		x	X	
1	(1	<u>x</u>	х	

$$J_2 = x.q_1$$


q1q2 x	00	01	11	10
0	X	1	X	х
1	х	1	Х	x

$$K_2 = 1$$

q1q2 x	00	01	11	10
0			X	
1			(x	1)

$$z = x.q_1$$

Örnek: Ard arda gelen 3 clock saykılında giriş 1 ise çıkışın 1 olmasını sağlayacak Moore türü devre tasarlanması isteniyor.




Sistemin başlangıçta A durumunda olduğunu farz ederek verilen x girişi için ardışıl devrenin durum geçişlerini ve çıkışı inceleyelim;

AABC DDDDDABC ABCDAB x 0 1 1 1 1 1 1 1 0 1 1 0 1 1 0 1 z 0 0 0 0 1 1 1 1 1 0 0 0 0 0 0 0 0 0

### Örnek (devamı-1):


Ardışıl devrenin davranışını verilen x girişi için zaman ekseninde inceleyelim;



### Örnek (devamı-2):

Şimdi de A,B,C ve D durumlarına durum ataması yapıp, uyarma işlevlerini de içeren durum tablosunu oluşturalım;

A=00, B=01, C=10, D=11 durumlarını atayalım.



Şimdiki Durum	Sonraki Durum	Uya İşlev	Çıkış	
$x q_1 q_2$	$Q_1Q_2$	$J_1 K_1$	$J_2 K_2$	Z
0 0 0	0 0	0 x	0 x	0
001	0 0	0 x	x 1	0
010	0 0	x 1	0 x	0
011	0 0	x 1	x 1	1
100	0 1	0 x	1 x	0
101	1 0	1 x	x 1	0
110	1 1	x 0	1 x	0
111	1 1	x 0	x 0	1

#### Örnek (devamı-3):

Uyarma işlevlerindeki her bir sütun, Karnaugh haritası yardımıyla indirgendiğinde, flip flopların girişlerine uygulanması gereken lojik ifadeler ve çıkış aşağıdaki gibi olacaktır;

Şimdiki Durum	Sonraki Durum		rma vleri	Çıkış		
$\mathbf{x} \mathbf{q}_1 \mathbf{q}_2$	$\mathbf{Q_1}\mathbf{Q_2}$	$J_1 K_1$	$J_2 K_2$	Z	_	
000	0 0	0 x	0 x	0	_	$J_1 = q_2.x$
001	0 0	0 x	x 1	0	_ _ Karnaugh	$K_1 = X'$
010	0 0	x 1	0 x	0		$J_2 = x$
011	0 0	x 1	x 1	1		$K_2 = x' + q_1'$
100	0 1	0 x	1 x	0	_	$z = q_1.q_2$
101	1 0	1 x	x 1	0	_	
110	1 1	x 0	1 x	0	_	
111	1 1	x 0	x 0	1		


Devremiz Moore türü olduğundan dolayı, çıkış sadece durumlara bağlıdır. D durumunda çıkış 1 olduğundan ve D durumuna da 11 atadığımızdan dolayı z= q<sub>1</sub>.q<sub>2</sub> olmuştur

Örnek: Senkron Sayıcı Tasarımı

Sayıcı devrelerinin genellikle girişleri yoktur; saat geçişiyle durumlar arasında geçiş sağlanır. Çıkışlar, sistemin durumlarıdır, başka bir ifadeyle flip flopların tuttuğu değerlerdir. Bir sayıcının hem ileri hem de geri sayması istenirse, bu işlev için bir giriş kullanılması gerekir.

3 bit ikili bir sayıcının tasarım aşamaları:

Bu sayıcı 0 ile 7 arasında ileri yönde sayma yapacağından 3 adet flip flop kullanılacaktır. Bu flip flopların isimleri  $q_C$  (MSB),  $q_B$  ve  $q_A$  (LSB) olsun.



### Örnek (devamı-1):

Şimdiki Durum	Sonraki Durum		
$\mathbf{q}_{\mathbf{C}}\mathbf{q}_{\mathbf{B}}\mathbf{q}_{\mathbf{A}}$	$Q_CQ_BQ_A$		
0 0 0	0 0 1		
0 0 1	0 1 0		
0 1 0	0 1 1		
0 1 1	1 0 0		
1 0 0	1 0 1		
1 0 1	1 1 0		
1 1 0	1 1 1		
1 1 1	0 0 0		

		Uyarma İşlevleri		
Şimdiki Durum q <sub>C</sub> q <sub>B</sub> q <sub>A</sub>	$\begin{array}{c} Sonraki \\ Durum \\ Q_CQ_BQ_A \end{array}$	J <sub>C</sub> K <sub>C</sub>	J <sub>B</sub> K <sub>B</sub>	J <sub>A</sub> K <sub>A</sub>
0 0 0	0 0 1	0 x	0 x	1 x
0 0 1	0 1 0	0 x	1 x	x 1
0 1 0	0 1 1	0 x	x 0	1 x
0 1 1	1 0 0	1 x	x 1	x 1
1 0 0	1 0 1	x 0	0 x	1 x
1 0 1	1 1 0	x 0	1 x	x 1
1 1 0	1 1 1	x 0	x 0	1 x
1 1 1	0 0 0	x 1	x 1	x 1

Uyarma işlevleri

Karnaugh ile indirgendiğinde;

$$J_C = K_C = q_B.q_A$$

$$J_B = K_B = q_A$$

$$J_A = K_A = 1$$



4 bitlik bir sayıcı yapmak isteseydik;


 $J_D = K_D = q_C.q_B.q_A$  olacağı tahmin edilebilir.

## Örnek (devamı-2):

$$J_{C} = K_{C} = q_{B}.q_{A}$$

$$J_{B} = K_{B} = q_{A}$$


$$J_{A} = K_{A} = 1$$



Sayıcı tasarımının devre şeması

#### **NOTLAR:**

- 1. İleri yönde sayan sayıcı devrelerin q çıkışları yerine q' çıkışlarından uç alınması durumunda geri yönde sayan sayıcı elde edilir (tersi de geçerlidir).
- 2. Şayet sayıcı uygulaması sıralı değilse, tasarım aşamaları yine aynıdır. Ancak kullanılmayan durumlar varsa, sonraki durum önemsiz durum olarak ele alınacağından, devrenin böyle bir durumdan başlaması halinde, bir sonraki durumu tahmin etmek mümkün değildir (bu durumu önlemek için flip flopların clear ve preset girişleri vardır).



Ali Gülbağ