
# Симуляция

#### Testbench


```
`timescale 1ns/100ps
module simple tb();
   reg clk = 1'b0;
   reg [7: 0] in1=8'b0, in2=8'b0;
   wire [7: 0] out1, out2;
   initial forever #1 clk = ~clk;
   initial begin
       @(posedge clk);
       in1 = 8'd10; in2 = 8'd13;
       @(posedge clk);
                                          Stimulus
       in1 = 8'd10; in2 = 8'd13;
    end
   my design DUT (.clk(clk), .in1(in1), .in2(in2),
                                                           DUT
            .out1(out1), .out2(out2));
   initial begin
       $monitor(out1, out2);
       @(posedge clk);
       $monitor(out1, out2);
                                       Output checker
       @(posedge clk);
       $monitor(out1, out2);
    end
```



Все кроме самого модуля DUT не обязано быть синтезируемым. Поэтому для тестирования мы можем использовать несинтезируемые конструкции.

endmodule

#### Время и ожидание



#### Пауза:

#10.1 – пауза на 10.1 единиц времени #а – может быть использован с переменной

#### Ожидание сигнала:

@(posedge clk); - возвращает управление сразу после фронта clk.

```
int a;
initial begin
    a = 3;
    #1 a = 4;
    #2.1
    a = 10;
end
```



```
int a;
initial begin
    a = 3;
    @(posedge clk);
    a = 5;
    @(posedge clk);
    a = 10;
end
```



#### Initial block

(Procedural blocks)

- Выполнение начинается сразу же после начала симуляции
- Последовательно выполняет инструкции в блоке и завершает его.
- Так же можно вписать в синтезируемый модуль.
  - В таком случае блок initial будет запущен при симуляции, но никак не повлияет на синтезируемую схему.
  - Иногда может быть удобно для симуляции если требуется установить схему в известное состояние.

```
initial begin
    @(posedge clk);
    in1 = 8'd10; in2 = 8'd13;
    @(posedge clk);
    in1 = 8'd10; in2 = 8'd13;
end
module clk div(
    input clk,
    output clk2
);
    reg [11:0] cnt;
    initial cnt = 12'b0;
    assign clk2 = cnt[11];
    always @(posedge clk) begin
        cnt <= cnt + 12'b1;</pre>
    end
endmodule
```

#### Initial block

Внутри блока initial можно использовать операторы ветвления

```
initial begin
    int a;
    if (a==10) begin
        ...
    end
end
```

и циклов (операторы break и continue так же доступны)

```
initial begin
   int a;
  for (a=0; a<10; a=a+1) begin
     // do something
  end

while (a!= 0) begin
     // do something
  end
end</pre>
```

Так же сущевствует оператор бесконечного цикла, которым удобно реализовывать симуляцию clk:

```
reg clk = 1'b0;
initial begin
    forever begin
    #1 clk = ~clk;
    end
end
```

В случае если требуется исполнить всего одну команду, то begin и end можно опустить:

```
initial forever #1 clk = ~clk;
```

#### Неиниацилизированные регистры в симуляции

#### clk\_div модуль

```
module clk_div(
    input clk,
    output clk2
);

reg [11:0] cnt;
    assign clk2 = cnt[11];

always @(posedge clk) begin
        cnt <= cnt + 12'b1;
    end</pre>
```

#### endmodule

#### **Testbench**

```
`timescale 1ns/1ns

module tb_clk_div();

    reg clk = 1'b0;
    initial forever #1 clk=~clk;

    wire clk2;
    clk_div DUT(.clk(clk), .clk2(clk2));
endmodule
```

#### Т.к. Регистр cnt не был инициализирован, то его состояние X.



#### Инициализация регистров

#### Инициализация внутри синтезируемого модуля.

(Для FPGA Intel данный код даже сгенерирует схему асинхронного сброса) (Для ASIC данный код будет использован только для симуляции если требуется асинхронный сброс, то придется вручную его вписать)

```
module clk_div(
    input clk,
    output clk2
);

reg [11:0] cnt = 12'b0;
assign clk2 = cnt[11];

always @(posedge clk) begin
    cnt <= cnt + 12'b1;
end</pre>
```

endmodule

```
module clk_div(
    input clk,
    output clk2
);

reg [11:0] cnt;
initial cnt = 12'b0;
assign clk2 = cnt[11];

always @(posedge clk) begin
    cnt <= cnt + 12'b1;
end</pre>
```

Инициализация внутри testbench.

```
reg clk = 1'b0;
initial forever #1 clk=~clk;

wire clk2;
clk_div DUT(.clk(clk), .clk2(clk2));
initial DUT.cnt = 12'b0;
endmodule
```

endmodule





## Синхронный сброс.

По фронту clk если сигнал rst активен происходит сброс в заданное значение.

```
module reg_sync #(
    RST VAL=1'b0
)(
    input clk,
    input rst,
    input d in,
    output reg d out
);
    always @(posedge clk) begin
         if (rst) begin
             d_out <= RST_VAL;</pre>
         end
         else begin
             d_out <= d_in;</pre>
         end
    end
```

endmodule





## Асинхронный сброс

Reset происходит по фронту самого сигнала rst\_n. Сброс происходит независимо от clk.

Чаще всего используется для инициализации при запуске устроства POR (Power On Reset).

```
module reg_async #(
    RST_VAL=1'b0
)(
    input clk,
    input rst_n,
    input d_in,
    output reg d_out
);

always @(posedge clk or negedge rst_n) begin
    if (!rst_n) begin
        d_out <= RST_VAL;
    end</pre>
```


else begin

end


end

endmodule

d\_out <= d\_in;</pre>



d out~reg0



## Функции

Для повторяющихся вычислений в Verilog так же можно написать функции. Есть два разных стиля обьявления функций.

```
function integer sum (input integer in_a, in_b);
  begin
    sum = in_a + in_b;
  end
endfunction

function integer sum;
  input integer in_a;
  input integer in_b;
  begin
    // Return the sum of the two inputs
    sum = in_a + in_b;
  end
endfunction
```

B Verilog есть некоторое количество встроенных математических функций: \$exp, \$ceil, \$sin, \$log10 .....

Функции предназначены только для вычислений и не могут содержать операторы задержки или ожидания такие как #1 и @(posedge clk)!!

#### Task

В отличие от функций, task может 'возвращать' несколько значений и использовать конструкции затрачивающие время симуляции (#1 и @(posedge clk)). Но Task может быть использован только для симуляции.

```
// style 1
task sum on clk(input clk, input [3: 0] a, b, output [3: 0] c);
begin
   @(posedge clk);
   c = a+b;
end
endtask
// style 2
task sum on clk;
    input [3: 0] a, b;
                                                       // call
    output [3: 0] c;
                                                       initial begin
    begin
                                                           reg clk;
        @(posedge clk);
                                                           reg [3: 0] x, y, z;
        c = a+b;
                                                           sum on clk(clk, x, y, z);
    end
                                                       end
endtask
```

## Sytem Tasks


Полный список если потребуется всегда можно посмотреть в документе стандарта (Например <u>Verilog 2005</u>). Там же можно посмотреть их аргументы (т.к. Порой найти информацию по непопулярным таскам бывает проблематично)


- Display tasks
  - \$display
  - \$monitor
- File IO
  - \$fopen
  - \$fread
  - \$fwrite
- Simulation Control
  - \$stop
  - \$finish

- Simulation time
  - \$time
  - \$realtime
- File IO
  - \$fopen
  - \$fread
  - \$fwrite
- Probabilistic distribution
  - \$random
  - \$dist\_normal


# Основы синхронной логики

# Особенности работы D триггера






# Комбинационная логика (Hazard)





Из за того что задержка распространения сигнала по различным путям разная, то выход комбинационной схемы некоторое время может переключаться.

Время дребезга определяется длиннейшим путем.




# Комбинационная логика (Hazard)






## Способ решения проблемы





# Синхронизация внешних сигналов (Метастабильность)




## Решение проблемы метастабильности

Для уменьшения вероятности попадания в метастабильное состояние можно увеличить цепочку триггеров






# 10 порты



#### Кнопка подклюлчение

В отпущенном состоянии – 1. В нажатом – 0.

Возможно подключение наоборот через подтягивающий к земле резистор.



## Кнопка асинхронный вход.


module sync( input clk, Сигнал с кнопки асинхронный, input d\_in, поэтому его следует в первую output d out очередь синхронизировать чтобы избежать метастабильности. reg [1: 0] r; VCC always @(posedge clk) begin r[0] <= d in; r[1] <= r[0]; end assign d out = r[1]; endmodule FPGA IO **GND** 

CLK

## Простейшее устройство с кнопкой

```
module button_connect(
    input clk,
    input btn,
    output led
);
    wire btn_sync;
    sync sync_inst(
       .clk(clk),
       .d_in(btn),
       .d_out(btn_sync));
    assign led = btn_sync;
endmodule
```

При нажатии кнопки диод загорается.



## Детектирование нажатия

Что если мы хотим менять состояние кнопки нажатием.

Первое нажатие – диод горит.


Второе нажатие – диод гаснет.

Нам потребуется как то определить событие нажатия

```
reg btn_sync_del;
always @(posedge clk) btn_sync_del <= btn_sync;
wire press_pulse = (btn_sync_del)&(~btn_sync);
btn_sync

btn_sync_del

press_pulse</pre>
```



#### Переключение диода по нажатию

```
module button state(input clk, btn, output led);
    wire btn_sync;
    sync sync inst(.clk(clk), .d in(btn), .d out(btn sync));
    reg btn sync del;
    always @(posedge clk) btn_sync_del <= btn_sync;</pre>
    wire press pulse = (btn sync del)&(~btn sync);
    reg state = 1'b0;
    always @(posedge clk) begin
        if (press pulse) state <= ~state;</pre>
    end
    assign led = state;
endmodule
                                                                                FPGA
                                                           GND
                                                                                                        GND
```

## Дребезг контактов

Кнопка замыкается не единомоментно а сдребезгом. Поэтому вместо одного нажатия может быть сгенерировано множественное нажатие. Есть разные способы борьбы с дребезгом. Простейший способ - подождать ~10 мсек после первого срабатывания.

