# PHILIPS 单片 16/32 位微控制器-LPC2292/LPC2294

1.概述	3
2.特性	3
2.1 主要特性	3
3.订购信息	4
3.1 订购选项	4
4.结构框图	5
5.管脚信息	
5.1 管脚配置	
5.2 管脚描述	
6. 功能描述	
6.1 结构概述	
6.2 片内FLASH程序存储器	
6.3 片内SRAM	
6.4 存储器映射	
6.5 中断控制器	
6.5.1 中断源	
6.6 管脚连接模块	
6.7 管脚功能选择寄存器 0(PINSEL0-0xE002C000)	18
6.8 管脚功能选择寄存器 1(PINSEL1-0xE002C004)	20
6.9 管脚功能选择寄存器 2(PINSEL2-0xE002C014)	22
6.10 外部存储器控制器	23
6.11 通用并行I/O口	23
6.11.1 特性	23
6.12 10 位A/D转换器	24
6.12.1 特性	
6.13 CAN控制器和验收滤波器	
6.13.1 特性	
6.14 UART	
6.14.1 特性	
6.15 I <sup>2</sup> C总线串行I/O口控制器	
6.15.1 特性	
6.16 SPI串行I/O口控制器	
6.16.1 特性	
6.17 通用定时器	
6.17.1 特性	25

6.18 看门狗定时器	26
6.18.1 特性	26
6.19 实时时钟	26
6.19.1 特性	26
6.20 脉宽调制器(PWM)	26
6.20.1 特性	27
6.21 系统控制	27
6.21.1 晶振	27
6.21.2 PLL	27
6.21.3 复位和唤醒定时器	28
6.21.4 外部中断输入	28
6.21.5 存储器映射控制	28
6.21.6 功率控制	28
6.21.7 VPB总线	28
6.22 仿真和调试	29
6.22.1 嵌入式ICE	29
6.22.2 嵌入式跟踪	29
6.22.3 RealMonitor	29
7. 极限参数	30
8. 静态特性	30
9. 动态特性	34
9.1 时序	36
9.2 LPC2292/LPC2294 功耗测量	
10. 封装	39
11. 缩写词	41
12.修改记录	41

## 1.概述

LPC2292/LPC2294 微控制器是基于一个支持实时仿真和嵌入式跟踪的 16/32 位 ARM7TDMI-S CPU,并带有 256 KB 嵌入的高速 Flash 存储器。128 位宽度的存储器接口和 独特的加速结构使 32 位代码能够在最大时钟速率下运行。对代码规模有严格控制的应用可使用 16 位 Thumb 模式将代码规模降低超过 30%,而性能的损失却很小。

由于 LPC2292/LPC2294 的 144 脚封装、极低的功耗、多个 32 位定时器、8 通道 10 位 ADC、2/4 (LPC2292/LPC2294)高级 CAN、PWM 通道以及多达 9 个外部中断管脚使它们特别适用于汽车、工业控制应用以及医疗系统和容错维护总线。LPC2292/LPC2294 含有 76 (使用了外部存储器)到 112 个(单片)可用 GPIO 口。由于内置了宽范围的串行通信接口,它们也非常适合于通信网关、协议转换器以及许多其它的通用应用中。

## 2.特性

## 2.1 主要特性

- 16/32 位 ARM7TDMI-S 微控制器, LOFP144 封装。
- 16 kB 片内静态 RAM 和 256kB 片内 Flash 程序存储器。128 位宽接口/加速器可实现高达 60MHz 的工作频率。
- 通过片内引导装载程序软件实现在系统编程/在应用编程(ISP/IAP)。单个 flash 扇区或整片擦除时间为 400ms 以及 256 字节的编程时间为 1ms。。
- 嵌入式 ICE-RT 和嵌入式跟踪接口使用片内 RealMonitor 软件对任务进行实时调试 并且支持对执行代码进行高速实时跟踪。
- 2/4(LPC2292/LPC2294)个互连的 CAN 接口,带有先进的验收滤波器。多个串行接口,包括 2 个 UART(16C550)、高速 I<sup>2</sup>C 接口(400 kbit/s)和 2 个 SPI 接口。
- 8路10位A/D转换器,转换时间低至2.44μs。
- 2个32位定时器(带4路捕获和4路比较通道)、PWM单元(6路输出)、实时时钟 (RTC)和看门狗。
- 向量中断控制器(VIC)。可配置优先级和向量地址。
- 通过外部存储器接口可将存储器配置成4组,每组的容量高达16MB,数据宽度为8/16/32位。
- 多达 112 个通用 I/O 口(可承受 5V 电压)。多达 9 个边沿或电平触发的外部中断引脚。
- 通过片内 PLL 可实现最大为 60MHz 的 CPU 操作频率,设置时间为 100us。
- 片内晶振频率范围: 1MHz~30 MHz
- 2个低功耗模式:空闲和掉电
- 通过外部中断将处理器从掉电模式中唤醒
- 可通过个别使能/禁止外部功能来优化功耗。
- 双电源

- -CPU 操作电压范围: 1.65V~1.95 V(1.8 V± 0.15 V)
- -I/O 操作电压范围: 3.0V~3.6 V(3.3 V± 10%),可承受 5V 电压。

# 3.订购信息

表 1 订购信息


产品型号	封装							
	名称	描述	版本					
LPC2292FBD144	LQFP144	LQFP 封装; 144 脚,本体 20×20×1.4mm	SOT486-1					
LPC2292FET144	TFBGA144	TFBGA 封装; 144 脚,本体 12×12×0.8mm	SOT569-1					
LPC2294HBD144	LQFP144	LQFP 封装; 144 脚,本体 20×20×1.4mm	SOT486-1					

# 3.1 订购选项

表 2 器件选项

产品型号	FLASH 存储器	RAM	CAN	温度范围(℃)
LPC2292FBD144	256 kB	16 kB	2 路	<i>-</i> 40∼+85
LPC2292FET144	256 kB	16 kB	2 路	<i>-</i> 40∼+85
LPC2294HBD144	256 kB	16 kB	4 路	<i>-</i> 40∼+125

## 4.结构框图



- (1) 当用作测试/调试接口时, GPIO/其它共用这些管脚的功能不可用。
- (2) 管脚与 GPIO 共用。
- (3) 仅适用于 LPC2294。

图 1 结构框图

# 5.管脚信息

## 5.1 管脚配置




图 2 LQFP144 管脚配置




图 3 TFBGA144 管脚配置

表 3 球形分配

行	列												
	1	2	3	4	5	6	7	8	9	10	11	12	13
A	P2.22/	$V_{DDA}$	P1.28	P2.21	P2.18/	P2.14	P1.29	P2.11/D11	P2.10	P2.7/	$V_{DD(3}$	$V_{DD}$	P2.4/
	D22	(1V8)	/TDI	/D21	D18	/D14	/TCK		/D10	D7	V3)	(1V8)	D4
В	$V_{DD}$	P1.27	XTA	$V_{SSA}$	P2.19/	P2.15	P2.12	P0.20/MA	$V_{DD}$	P2.6/	$V_{SS}$	P2.3/	$V_{SS}$
	(3V3)	/TDO	L2	(PLL)	D19	/D15	/D12	T1.3/SSE	(3V3)	D6		D3	
								L1/EINT3					
С	P0.21/	$V_{SS}$	XTA	$V_{SSA}$	RESET	P2.16	P2.13	P0.19/	P2.9/	P2.5/	P2.2/	P2.1/	$V_{DD}$
	PWM5/		L1			/D16	/D13	MAT1.2/	D9	D5	D2	D1	(3V3)
	CAP1.3							MOSI1/					
								CAP1.2					
D	P0.24/	P1.19	P0.23	P0.22	P2.20/	P2.17	$V_{SS}$	P0.18/	P2.8/	P1.30	$V_{SS}$	P1.2	P0.17/
	TD2	/TRA	/RD2	/CAP	D20	/D17		CAP1.3/	D8	/TMS		0/TR	CAP1
		CEP		0.0/				MISO1/				ACE	.2/SC
		KT3		MAT				MAT1.3				SYN	K1/M
				0.0								C	AT1.2
Е	P2.25/	P2.24	P2.23	$V_{SS}$						P0.16	P0.15	P2.0/	P3.30/
	D25	/D24								/EIN	/RI1/	D0	BLS1
										T0/M	EINT		
										AT0.	2		
										2/CA			
										P0.2			
F	P2.27/	P1.18	$V_{DDA}$	P2.26						P3.31	P1.21	$V_{DD(3}$	$V_{SS}$
	D27/	/TRA	(3V3)	/D26/						/BLS	/PIPE	V3)	
	BOOT1	CEP		ВОО						0	STAT		
		KT2		T0							0		
G	P2.29/	P2.28	P2.30	P2.31						P0.14	P1.0/	P3.0/	P1.1/
	D29	/D28	/D30/	/D31/						/DC	CS0	A0	OE
			AIN4	AIN5						D1/E			
										INT1			
Н	P0.25/R	TD1	P0.27	P1.17						P0.13	P1.22	P3.2/	P3.1/
	D1		/AIN	/TRA						/DTR	/PIPE	A2	Al
			0/CA	CEP						1/MA	STAT		
			P0.1/	KT1						T1.1	1		
			MAT										
			0.1										
J	P0.28/	$V_{SS}$	P3.29	P3.28						P3.3/	P1.23	P0.11	P0.12/
	AIN1/		/BLS	/BLS						A3	/PIPE	/CTS	DSR1
	CAP0.2		2/AI	3/AI							STAT	1/CA	/MAT
	/MAT0.		N6	N7							2	P1.1	1.0
	2												

续上表

	1	2	3	4	5	6	7	8	9	10	11	12	13
K	P3.27/	P3.26	$V_{\text{DD(3}}$	P3.22	P3.20/	P0.1/	P3.14	P1.25/EX	P3.11	$V_{DD(3}$	P0.10	$V_{SS}$	P3.4/
	WE	/CS1	V3)	/A22	A20	RXD	/A14	TIN0	/A11	V3)	/RTS		A4
						0/PW					1/CA		
						M3/E					P1.0		
						INT0							
L	P0.29/	P0.30	P1.16	P0.0/	P3.19/	P0.2/	P3.15	P0.4/	P3.12	V <sub>SS</sub>	P1.24	P0.8/	P0.9/
	AIN2/	/AIN	/TRA	TXD	A19	SCL/	/A15	SCK0/	/A12		/TRA	TXD	RXD1
	CAP0.3	3/EI	CEP	0/PW		CAP		CAP0.1			CEC	1/PW	/PW
	/MAT0.	NT3/	KT0	M1		0.0					LK	M4	M6/
	3	CAP											EINT
		0.0											3
M	P3.25/	P3.24	$V_{DD(3}$	P1.31	P3.18/	$V_{DD(3}$	P3.16	P0.3/	P3.13	P3.9/	P0.7/	P3.7/	P3.5/
	CS2	/CS3	V3)	/	A18	V3)	/A16	SDA/	/A13	A9	SSEL	A7	A5
				TRST				MAT0.0/			0/PW		
								EINT1			M2/E		
											INT2		
N	$V_{DD(1V8)}$	$V_{SS}$	P3.23	P3.21	P3.17/	P1.26	$V_{SS}$	$V_{DD(3V3)}$	P0.5/	P3.10	P0.6/	P3.8/	P3.6/
			/A23/	/A21	A17	/RTC			MIS	/A10	MOS	A8	A6
			XCL			K			O0/		I0/		
			K						MAT		CAP		
									0.1		0.2		

# 5.2 管脚描述

表 4 管脚描述

符号	管脚 (LQFP)	管脚 (TFBGA) <sup>[1]</sup>	类型	描述
P0.0~P0.31			I/O	P0 口: P0 口是一个 32 位双向 I/O 口。每个位都有独立的
				方向控制。P0 口管脚的操作取决于管脚连接模块所选择的
				功能。P0 口的 P0.26 和 P0.31 不可用。
P0.0/TXD0/	42 <sup>[2]</sup>	L4 <sup>[2]</sup>	О	TxD0-UART0 的发送器输出
PWM1			О	PWM1-脉宽调制器输出 1
P0.1/RXD0/	49 <sup>[3]</sup>	K6 <sup>[3]</sup>	I	RxD0-UART0 的接收器输入
PWM3/			О	PWM3-脉宽调制器输出 3
EINT0			I	EINTO-外部中断 0 输入
P0.2/SCL/	50 <sup>[4]</sup>	L6 <sup>[4]</sup>	I/O	SCL-I <sup>2</sup> C 总线时钟输入/输出。开漏输出(符合 I <sup>2</sup> C 规范)
CAP0.0			I	<b>CAP0.0</b> 一定时器 0 捕获输入 0
P0.3/SDA/	58 <sup>[4]</sup>	M8 <sup>[4]</sup>	I/O	SDA-I <sup>2</sup> C 总线数据输入/输出。开漏输出(符合 I <sup>2</sup> C 规范)
MAT0.0/			О	<b>MAT0.0</b> 一定时器 0 匹配输出 0
EINT1			I	EINT1-外部中断 1 输入
P0.4/SCK0/	59 <sup>[2]</sup>	L8 <sup>[2]</sup>	I/O	SCK0-SPI0 串行时钟,主机输出或从机输入的时钟
CAP0.1			I	<b>CAP0.1</b> 一定时器 0 捕获输入 1
P0.5/MISO0/	61 <sup>[2]</sup>	N9 <sup>[2]</sup>	I/O	MISO0-SPIO 主机输入/从机输出,从机到主机的数据传输
MAT0.1			О	<b>MAT0.1</b> 一定时器 0 匹配输出 1
P0.6/MOSI0/	68 <sup>[2]</sup>	N11 <sup>[2]</sup>	I/O	MOSI0-SPI0 主机输出/从机输入,主机到从机的数据传输
CAP0.2			I	<b>CAP0.2</b> 一定时器 0 捕获输入 2
P0.7/SSEL0/	69 <sup>[3]</sup>	M11 <sup>[3]</sup>	I	SSEL0-SPI0 从机选择,选择 SPI 接口用作从机。
PWM2/			О	PWM2-脉宽调制器输出 2
EINT2			I	EINT2一外部中断 2 输入
P0.8/TXD1/	75 <sup>[2]</sup>	L12 <sup>[2]</sup>	О	TxD1-UART1 的发送器输出
PWM4			О	PWM4-脉宽调制器输出 4
P0.9/RXD1/	76 <sup>[3]</sup>	L13 <sup>[3]</sup>	I	RxD1-UART1 的接收器输入
PWM6/			О	PWM6-脉宽调制器输出 6
EINT3			I	EINT3-外部中断3输入
P0.10/RTS1/	78 <sup>[2]</sup>	K11 <sup>[2]</sup>	О	RTS1-UART1 的请求发送输出
CAP1.0			I	<b>CAP1.0</b> 一定时器 1 捕获输入 0
P0.11/CTS1/	83 <sup>[2]</sup>	J12 <sup>[2]</sup>	I	CTS1-UART1 的清零发送输入
CAP1.1			I	<b>CAP1.1</b> -定时器 1 捕获输入 1
P0.12/DSR1/	84 <sup>[2]</sup>	J13 <sup>[2]</sup>	I	DSR1-UART1 的数据设置就绪输入
MAT1.0/RD4			О	<b>MAT1.0</b> 一定时器 1 匹配输出 0
			I	RD4-CAN4 接收器输入(仅为 LPC2294)
P0.13/DTR1/	85 <sup>[2]</sup>	H10 <sup>[2]</sup>	О	DTR1-UART1 的数据终端就绪输出
MAT1.1/TD4			О	<b>MAT1.1</b> 一定时器 1 匹配输出 1
			О	TD4-CAN4 发送器输出(仅为 LPC2294)

续上表

符号	管脚	管脚	类型	描述
	(LQFP)	(TFBGA) <sup>[1]</sup>		
P0.14/DCD1/	92 <sup>[3]</sup>	G10 <sup>[3]</sup>	I	DCD1-UART1 数据载波检测输入
EINT1			I	EINT1外部中断 1 输入
				注: 当 RESET 为低时,EINT1 上的低电平强制复位后由片
D0 45/D74/	0.0[3]	D44[3]		上引导装载程序来控制器件的操作。
P0.15/RI1/	99 <sup>[3]</sup>	E11 <sup>[3]</sup>	I	RI1-UART1 铃声指示输入
EINT2	[21	[2]	I	EINT2一外部中断 2 输入
P0.16/EINT0/	$100^{[3]}$	E10 <sup>[3]</sup>	I	<b>EINTO</b> 一外部中断 0 输入
MAT0.2/			О	<b>MAT0.2</b> 一定时器 0 匹配输出 2
CAP0.2			I	CAP0.2一定时器 0 捕获输入 2
P0.17/	101 <sup>[2]</sup>	D13 <sup>[2]</sup>	I	<b>CAP1.2</b> 一定时器 1 捕获输入 2
CAP1.2/SCK			I/O	SCK1-SPI1 串行时钟,主机输出或从机输入的时钟
1/MAT1.2			О	<b>MAT1.2</b> 一定时器 1 匹配输出 2
P0.18/	121 <sup>[2]</sup>	$D8^{[2]}$	I	<b>CAP1.3</b> 一定时器 1 捕获输入 3
CAP1.3/MIS			I/O	MISO1-SPI1 主机输入/从机输出,从机到主机的数据传输
O1/MAT1.3			О	<b>MAT1.3</b> 一定时器 1 匹配输出 3
P0.19/	122 <sup>[2]</sup>	C8 <sup>[2]</sup>	О	<b>MAT1.2</b> 一定时器 1 匹配输出 2
MAT1.2/MO			I/O	MOSII-SPII 主机输出/从机输入,主机到从机的数据传输
SI1/CAP1.2			I	<b>CAP1.2</b> 一定时器 1 捕获输入 2
P0.20/	123 <sup>[3]</sup>	B8 <sup>[3]</sup>	О	<b>MAT1.3</b> 一定时器 1 匹配输出 3
MAT1.3/SSE			I	SSEL1-SPI1 从机选择,选择 SPI 接口用作从机。
L1/EINT3			I	EINT3-外部中断3输入
P0.21/PWM5	4 <sup>[2]</sup>	C1 <sup>[2]</sup>	О	PWM5-脉宽调制器输出 5
/RD3/CAP1.3			I	<b>RD3</b> -CAN3 接收器输入(仅为 LPC2294)
			I	<b>CAP1.3</b> 一定时器 1 捕获输入 3
P0.22/	5[2]	D4 <sup>[2]</sup>	О	TD3-CAN3 发送器输出(仅为 LPC2294)
CAP0.0/			I	<b>CAP0.0</b> 一定时器 0 捕获输入 0
MAT0.0			О	<b>MAT0.0</b> 一定时器 0 匹配输出 0
P0.23/RD2	6 <sup>[2]</sup>	D3 <sup>[2]</sup>	I	RD2-CAN2 接收器输入
P0.24/TD2	8[2]	D1 <sup>[2]</sup>	О	TD2-CAN2 发送器输出
P0.25	21 <sup>[2]</sup>	H1 <sup>[2]</sup>	I	RD1-CAN1 接收器输入
P0.27/AIN0/	23 <sup>[5]</sup>	H3 <sup>[5]</sup>	I	AIN0-ADC 输入 0。该模拟输入总是连接到相应的管脚上。
CAP0.1/			I	<b>CAP0.1</b> 一定时器 0 捕获输入 1
MAT0.1			0	MAT0.1一定时器 0 匹配输出 1
P0.28/AIN1/	25 <sup>[5]</sup>	J1 <sup>[5]</sup>	I	AIN1—ADC 输入 1。该模拟输入总是连接到相应的管脚上。
CAP0.2/			I	<b>CAP0.2</b> 一定时器 0 捕获输入 2
MAT0.2			0	MAT0.2一定时器 0 匹配输出 2
P0.29/AIN2/	32 <sup>[5]</sup>	L1 <sup>[5]</sup>	I	AIN2-ADC 输入 2。该模拟输入总是连接到相应的管脚上。
CAP0.3/	32	121	I	CAP0.3一定时器 0 捕获输入 3
MAT0.3			O	MAT0.3 定时器 0 匹配输出 3

## 续上表

狭工衣 <b>符号</b>	管脚	管脚	类型	描述
ב נו	(LQFP)	(TFBGA)[1]	<b>大王</b>	油灰
P0.30/AIN3/	33 <sup>[5]</sup>	L2 <sup>[5]</sup>	I	AIN3-ADC输入3。该模拟输入总是连接到相应的管脚上。
EINT3/			I	EINT3-外部中断 3 输入
CAP0.0			I	<b>CAP0.0</b> 一定时器 0 捕获输入 0
P1.0~P1.31			I/O	P1 口: P1 口是一个 32 位双向 I/O 口,每个位都有独立的
				方向控制。P1 口管脚的操作取决于管脚连接模块所选择的
				功能。P1 口的 P1.2~P1.15 不可用。
P1.0/CS0	91 <sup>[6]</sup>	G11 <sup>[6]</sup>	О	CS0-片选信号 0, 低电平有效。
				(Bnak0 地址范围: 8000 0000 – 80FF FFFF)
P1.1/OE	90 <sup>[6]</sup>	G13 <sup>[6]</sup>	О	OE-输出使能信号,低电平有效。
P1.16/TRAC	34 <sup>[6]</sup>	L3 <sup>[6]</sup>	О	TRACEPKT0一跟踪包位 0,带内部上拉的标准 I/O 口。
EPKT0				
P1.17/TRAC	24 <sup>[6]</sup>	H4 <sup>[6]</sup>	О	TRACEPKT1-跟踪包位 1,带内部上拉的标准 I/O 口。
EPKT1				
P1.18/TRAC	15 <sup>[6]</sup>	F2 <sup>[6]</sup>	О	TRACEPKT2-跟踪包位 2,带内部上拉的标准 I/O 口。
EPKT2				
P1.19/TRAC	7 <sup>[6]</sup>	D2 <sup>[6]</sup>	О	TRACEPKT3-跟踪包位 3,带内部上拉的标准 I/O 口。
EPKT3				
P1.20/TRAC	102 <sup>[6]</sup>	D12 <sup>[6]</sup>	О	TRACESYNC-跟踪同步。带内部上拉的标准 I/O 口。
ESYNC				注: 当 RESET 为低时, TRACESYNC 上的低电平会使
				P1[25:16]在复位后作为跟踪端口。
P1.21/PIPES	95 <sup>[6]</sup>	F11 <sup>[6]</sup>	О	PIPESTAT0 一流水线状态位 0,带内部上拉的标准 I/O 口。
TAT0				
P1.22/PIPES	86 <sup>[6]</sup>	H11 <sup>[6]</sup>	О	PIPESTAT1-流水线状态位 1,带内部上拉的标准 I/O 口。
TAT1				
P1.23/PIPES	82 <sup>[6]</sup>	J11 <sup>[6]</sup>	О	PIPESTAT2-流水线状态位 2,带内部上拉的标准 I/O 口。
TAT2				
P1.24/TRAC	70 <sup>[6]</sup>	L11 <sup>[6]</sup>	О	TRACECLK-跟踪时钟。带内部上拉的标准 I/O 口。
ECLK				
P1.25/	60 <sup>[6]</sup>	K8 <sup>[6]</sup>	I	EXTIN0一外部触发输入。带内部上拉的标准 I/O 口。
EXTIN0				
P1.26/RTCK	52 <sup>[6]</sup>	N6 <sup>[6]</sup>	I/O	RTCK-返回的测试时钟输出。JTAG 端口的额外信号。当
				处理器频率变化时帮助调试器保持同步。带内部上拉的双
				向口。
				注: 当 RESET 为低时, RTCK 上的低电平会使 P1[31:26]
				在复位后作为调试端口。
P1.27/TDO	144 <sup>[6]</sup>	B2 <sup>[6]</sup>	О	TDO-JTAG 接口测试数据输出。
P1.28/TDI	140 <sup>[6]</sup>	A3 <sup>[6]</sup>	I	TDI-JTAG 接口测试数据输入。
P1.29/TCK	126 <sup>[6]</sup>	A7 <sup>[6]</sup>	I	TCK-JTAG 接口测试时钟。
P1.30/TMS	113 <sup>[6]</sup>	D10 <sup>[6]</sup>	I	TMS-JTAG 接口的模式选择。
P1.31/TRST	43 <sup>[6]</sup>	M4 <sup>[6]</sup>	I	TRST -JTAG 接口的测试复位。

续上表

符号	管脚	管脚	类型	描述
	(LQFP)	(TFBGA) <sup>[1]</sup>		
P2.0-P2.31			I/O	P2 口: P2 口是一个 32 位双向 I/O 口,每个位都有独立的
				方向控制。P2 口管脚操作取决于管脚连接模块选择的功能。
P2.0/D0	98 <sup>[6]</sup>	E12 <sup>[6]</sup>	I/O	<b>D0</b> 一外部存储器数据线 0
P2.1/D1	105 <sup>[6]</sup>	C12 <sup>[6]</sup>	I/O	<b>D1</b> 一外部存储器数据线 1
P2.2/D2	106 <sup>[6]</sup>	C11 <sup>[6]</sup>	I/O	<b>D2</b> 一外部存储器数据线 2
P2.3/D3	108 <sup>[6]</sup>	B12 <sup>[6]</sup>	I/O	<b>D3</b> 一外部存储器数据线 3
P2.4/D4	109 <sup>[6]</sup>	A13 <sup>[6]</sup>	I/O	<b>D4</b> 一外部存储器数据线 4
P2.5/D5	114 <sup>[6]</sup>	C10 <sup>[6]</sup>	I/O	<b>D5</b> 一外部存储器数据线 5
P2.6/D6	115 <sup>[6]</sup>	B10 <sup>[6]</sup>	I/O	<b>D6</b> 一外部存储器数据线 6
P2.7/D7	116 <sup>[6]</sup>	A10 <sup>[6]</sup>	I/O	<b>D7</b> 一外部存储器数据线 7
P2.8/D8	117 <sup>[6]</sup>	D9 <sup>[6]</sup>	I/O	<b>D8</b> 一外部存储器数据线 8
P2.9/D9	118 <sup>[6]</sup>	C9 <sup>[6]</sup>	I/O	<b>D9</b> -外部存储器数据线 9
P2.10/D10	120 <sup>[6]</sup>	A9 <sup>[6]</sup>	I/O	<b>D10</b> 一外部存储器数据线 10
P2.11/D11	124 <sup>[6]</sup>	A8 <sup>[6]</sup>	I/O	<b>D11</b> -外部存储器数据线 11
P2.12/D12	125 <sup>[6]</sup>	B7 <sup>[6]</sup>	I/O	<b>D12</b> 一外部存储器数据线 12
P2.13/D13	127 <sup>[6]</sup>	C7 <sup>[6]</sup>	I/O	<b>D13</b> -外部存储器数据线 13
P2.14/D14	129 <sup>[6]</sup>	A6 <sup>[6]</sup>	I/O	<b>D14</b> -外部存储器数据线 14
P2.15/D15	130 <sup>[6]</sup>	B6 <sup>[6]</sup>	I/O	<b>D15</b> -外部存储器数据线 15
P2.16/D16	131 <sup>[6]</sup>	C6 <sup>[6]</sup>	I/O	<b>D16</b> -外部存储器数据线 16
P2.17/D17	132 <sup>[6]</sup>	D6 <sup>[6]</sup>	I/O	<b>D17</b> -外部存储器数据线 17
P2.18/D18	133 <sup>[6]</sup>	A5 <sup>[6]</sup>	I/O	<b>D18</b> -外部存储器数据线 18
P2.19/D19	134 <sup>[6]</sup>	B5 <sup>[6]</sup>	I/O	<b>D19</b> -外部存储器数据线 19
P2.20/D20	136 <sup>[6]</sup>	D5 <sup>[6]</sup>	I/O	<b>D20</b> 一外部存储器数据线 20
P2.21/D21	137 <sup>[6]</sup>	A4 <sup>[6]</sup>	I/O	<b>D21</b> -外部存储器数据线 21
P2.22/D22	1 <sup>[6]</sup>	A1 <sup>[6]</sup>	I/O	<b>D22</b> 一外部存储器数据线 22
P2.23/D23	10 <sup>[6]</sup>	E3 <sup>[6]</sup>	I/O	<b>D23</b> -外部存储器数据线 23
P2.24/D24	11 <sup>[6]</sup>	E2 <sup>[6]</sup>	I/O	<b>D24</b> 一外部存储器数据线 24
P2.25/D25	12 <sup>[6]</sup>	E1 <sup>[6]</sup>	I/O	<b>D25</b> -外部存储器数据线 25
P2.26/D26/	13 <sup>[6]</sup>	F4 <sup>[6]</sup>	I/O	<b>D26</b> 一外部存储器数据线 26
BOOT0			I	BOOT0-当RESET 为低时,BOOT0 与 BOOT1 一同控制
				引导和内部操作。管脚的内部上拉确保了管脚未连接时呈
				现高阻态。
P2.27/D27/	16 <sup>[6]</sup>	F1 <sup>[6]</sup>	I/O	<b>D27</b> 一外部存储器数据线 27
BOOT1			I	BOOT1-当 RESET 为低时,BOOT1 与 BOOT0 一同控制
				引导和内部操作。管脚的内部上拉确保了管脚未连接时呈
				现高阻态。
				BOOT1:0=00 选择引导 CS0 控制的 8 位存储器。
				BOOT1:0=01 选择引导 CS0 控制的 16 位存储器。
				BOOT1:0=10 选择引导 CS0 控制的 32 位存储器。
				BOOT1:0=11 选择内部 Flash 存储器。

续上表

<b>狭</b>	 管脚	管脚	类型	描述
., .	(LQFP)	(TFBGA) <sup>[1]</sup>		,
P2.28/D28	17 <sup>[6]</sup>	G2 <sup>[6]</sup>	I/O	<b>D28</b> 一外部存储器数据线 28
P2.29/D29	18 <sup>[6]</sup>	G1 <sup>[6]</sup>	I/O	<b>D29</b> 一外部存储器数据线 29
P2.30/D30/	19 <sup>[3]</sup>	G3 <sup>[3]</sup>	I/O	<b>D30</b> 一外部存储器数据线 30
AIN4			I	AIN4-ADC输入4。该模拟输入总是连接到相应的管脚上。
P2.31/D31/	20 <sup>[3]</sup>	G4 <sup>[3]</sup>	I/O	<b>D31</b> -外部存储器数据线 31
AIN5			I	AIN5-ADC输入5。该模拟输入总是连接到相应的管脚上。
P3.0-P3.31			I/O	P3 口: P3 口是一个 32 位双向 I/O 口,每位的方向可单独
				控制。P3 口的功能取决于管脚连接模块的管脚功能选择。
P3.0/A0	89 <sup>[6]</sup>	G12 <sup>[6]</sup>	О	<b>A0</b> 一外部存储器地址线 0。
P3.1/A1	88 <sup>[6]</sup>	H13 <sup>[6]</sup>	О	<b>A1</b> 一外部存储器地址线 1。
P3.2/A2	87 <sup>[6]</sup>	H12 <sup>[6]</sup>	О	A2-外部存储器地址线 2。
P3.3/A3	81 <sup>[6]</sup>	J10 <sup>[6]</sup>	О	A3-外部存储器地址线 3。
P3.4/A4	80 <sup>[6]</sup>	K13 <sup>[6]</sup>	О	A4一外部存储器地址线 4。
P3.5/A5	74 <sup>[6]</sup>	M13 <sup>[6]</sup>	О	A5一外部存储器地址线 5。
P3.6/A6	73 <sup>[6]</sup>	N13 <sup>[6]</sup>	О	A6-外部存储器地址线 6。
P3.7/A7	72 <sup>[6]</sup>	M12 <sup>[6]</sup>	О	<b>A7</b> 一外部存储器地址线 7。
P3.8/A8	71 <sup>[6]</sup>	N12 <sup>[6]</sup>	О	<b>A8</b> 一外部存储器地址线 8。
P3.9/A9	66 <sup>[6]</sup>	M10 <sup>[6]</sup>	О	<b>A9</b> 一外部存储器地址线 9。
P3.10/A10	65 <sup>[6]</sup>	N10 <sup>[6]</sup>	О	<b>A10</b> 一外部存储器地址线 10。
P3.11/A11	64 <sup>[6]</sup>	K9 <sup>[6]</sup>	О	<b>A11</b> 一外部存储器地址线 11。
P3.12/A12	63 <sup>[6]</sup>	L9 <sup>[6]</sup>	О	A12-外部存储器地址线 12。
P3.13/A13	62 <sup>[6]</sup>	M9 <sup>[6]</sup>	О	A13-外部存储器地址线 13。
P3.14/A14	56 <sup>[6]</sup>	K7 <sup>[6]</sup>	О	<b>A14</b> 一外部存储器地址线 14。
P3.15/A15	55 <sup>[6]</sup>	$L7^{[6]}$	О	A15-外部存储器地址线 15。
P3.16/A16	53 <sup>[6]</sup>	M7 <sup>[6]</sup>	О	<b>A16</b> 一外部存储器地址线 16。
P3.17/A17	48 <sup>[6]</sup>	N5 <sup>[6]</sup>	О	A17-外部存储器地址线 17。
P3.18/A18	47 <sup>[6]</sup>	M5 <sup>[6]</sup>	О	A18-外部存储器地址线 18。
P3.19/A19	46 <sup>[6]</sup>	L5 <sup>[6]</sup>	О	A19-外部存储器地址线 19。
P3.20/A20	45 <sup>[6]</sup>	K5 <sup>[6]</sup>	О	A20一外部存储器地址线 20。
P3.21/A21	44 <sup>[6]</sup>	N4 <sup>[6]</sup>	О	A21-外部存储器地址线 21。
P3.22/A22	41 <sup>[6]</sup>	K4 <sup>[6]</sup>	О	A22-外部存储器地址线 22。
P3.23/A23/	40 <sup>[6]</sup>	N3 <sup>[6]</sup>	I/O	A23-外部存储器地址线 23。
XCLK			О	XCLK-时钟输出。
P3.24/CS3	36 <sup>[6]</sup>	M2 <sup>[6]</sup>	О	CS3一片选信号 3, 低电平有效。
				(Bank 3 地址范围为 8300 0000 – 83FF FFFF)
P3.25/CS2	35 <sup>[6]</sup>	M1 <sup>[6]</sup>	О	CS2-片选信号 2, 低电平有效。
				(Bank 2 地址范围为 8200 0000 – 82FF FFFF)
P3.26/CS1	30 <sup>[6]</sup>	K2 <sup>[6]</sup>	О	<b>CS1</b> -片选信号 1, 低电平有效。
				(Bank 1 地址范围为 8100 0000 – 81FF FFFF)
	29 <sup>[6]</sup>	K1 <sup>[6]</sup>		

#### 续上表

符号	管脚	管脚	类型	描述
	(LQFP)	(TFBGA) <sup>[1]</sup>		
P3.28/BLS3	28[3]	J4 <sup>[3]</sup>	О	BLS3-字节定位选择信号(Bank 3),低电平有效。
/AIN7			I	AIN7-ADC 输入 7。该模拟输入总是连接到相应的管脚上。
P3.29/BLS2	27 <sup>[5]</sup>	J3 <sup>[5]</sup>	О	BLS2-字节定位选择信号(Bank 2), 低电平有效。
/AIN6			I	AIN6-ADC 输入 6。该模拟输入总是连接到相应的管脚上。
P3.30/BLS1	97 <sup>[5]</sup>	E13 <sup>[5]</sup>	О	BLS1-字节定位选择信号(Bank 1),低电平有效。
P3.31/BLS0	96 <sup>[5]</sup>	F10 <sup>[5]</sup>	О	BLS0一字节定位选择信号(Bank 0),低电平有效。
TD1	22 <sup>[6]</sup>	H2 <sup>[6]</sup>	О	TD1-CANI 发送器输出
RESET	135 <sup>[7]</sup>	C5 <sup>[7]</sup>	I	外部复位输入: 该管脚的低电平将器件复位,并使 I/O 口和
				外围功能恢复默认状态,处理器从地址0开始执行。带迟滞
				的 TTL 电平,管脚可承受 5V 电压。
XTAL1	142[8]	C3 <sup>[8]</sup>	I	振荡器电路和内部时钟发生器的输入。
XTAL2	141[8]	B3 <sup>[8]</sup>	О	振荡放大器的输出。
$V_{SS}$	3,9,26,38,	C2,E4,J2,	I	地: 0V 参考点。
	54,67,79,	N2,N7,L10,		
	93,103,	K12,F13,		
	107,111,	D11,B13,		
	128	B11, D7		
$V_{SSA}$	139	C4	I	模拟地: $0V$ 参考点。标称电压与 $V_{SS}$ 相同,但应当互相隔离
				以减少噪声和故障。
$V_{SSA(PLL)}$	138	В4	I	$PLL$ 模拟地: $0V$ 参考点。标称电压与 $V_{SS}$ 相同,但应当互相
				隔离以减少噪声和故障。
$V_{\text{DD(1V8)}}$	37,110	N1,A12	I	1.8V 内核电源: 内部电路的电源。
V <sub>DDA(1V8)</sub>	143	A2	I	模拟 <b>1.8V</b> 内核电源:内部电路的电源。标称电压与 $V_{DD(1V8)}$
				相同,但应当互相隔离以减少噪声和故障。
$V_{DD(3V3)}$	2,31,39,	B1,K3,M3,M	I	3.3V 端口电源: I/O 口的电源。
	51,57,77,	6,N8,		
	94,104,	K10,F12,C13		
	112,119	,A11,B9		
V <sub>DDA(3V3)</sub>	14	F3	I	模拟 3.3V 端口电源:标称电压与 $V_{DD(3V3)}$ 相同,但应当互相
				隔离以减少噪声和故障。

- [1] 仅为 LPC2294。
- [2] 5V 电压容限端口提供带 TTL 电平、滞后和 10ns 转换速率控制的数字 I/O 功能。
- [3] 5V 电压容限端口提供带 TTL 电平、滞后和 10ns 转换速率控制的数字 I/O 功能。如果配置为输入功能,该端口利用内置的干扰滤波器阻止短于 3ns 的脉冲。
- [4] 可承受开漏 5V 电压的数字 I/O I<sup>2</sup>C 总线 400kHz 规格的兼容端口。它需要外部上拉来提供多种用途的输出。
- [5] 5V 电压容限端口提供数字 I/O (带 TTL 电平、滞后和 10ns 转换速率控制) 和模拟输入功能。如果配置为输入功能,该端口利用内置的干扰滤波器阻止短于 3ns 的脉冲。当配置为 ADC 输入时,端口的数字部分禁能。
- [6] 具有内置上拉电阻的 5V 电压容限端口,提供带 TTL 电平、滞后和 10ns 转换速率控制的数字 I/O 功能。上拉电阻值的范围从 60k $\Omega$   $\sim$  300k $\Omega$ 。

[7] 5V 电压容限端口仅提供数字输入功能(带 TTL 电平和滞后)。

[8] 端口提供特殊的模拟功能。

## 6. 功能描述

## 6.1 结构概述

ARM7TDMI-S 是一个通用的 32 位微处理器,它可提供高性能和低功耗。ARM 结构是基于精简指令集计算机(RISC)原理而设计的。指令集和相关的译码机制比微编程的 CISC 要简单得多。这样使用一个小的、廉价的处理器核便可实现很高的指令吞吐量和实时的中断响应。

由于使用了流水线技术,处理和存储系统的所有部分都可连续工作。通常在执行一条指令的同时对下一条指令进行译码,并将第三条指令从存储器中取出。

ARM7TDMI-S 处理器使用了一个被称为 THUMB 的独特的结构化策略,它非常适用于那些对存储器有限制或者需要较高代码密度的大批量产品的应用。

在 THUMB 后面一个关键的概念是"超精简指令集"。ARM7TDMI-S 处理器基本上具有两个指令集:

- 标准 32 位 ARM 指令集
- 16 位 THUMB 指令集

THUMB 指令集的 16 位指令长度使其可以达到标准 ARM 代码两倍的密度,却仍然保持 ARM 的大多数性能上的优势,这些优势是使用 16 位寄存器的 16 位处理器所不具有的。这是因为 THUMB 代码和 ARM 代码一样,在相同的 32 位寄存器上进行操作。

THUMB 代码仅为 ARM 代码规模的 65%,但其性能却相当于连接到 16 位存储器系统的相同 ARM 处理器性能的 160%。

# 6.2 片内 FLASH 程序存储器

LPC2292/LPC2294 集成了一个 256 kB 的 Flash 存储器系统。该存储器可用作代码和数据的存储。对 FLASH 存储器的编程可通过几种方法来实现。可通过串口进行在系统编程,也可以在应用程序运行时擦除和/或编程 Flash。这样为数据存储和现场固件的升级都带来了极大的灵活性。当使用片内 bootloader 时,有 248 kB Flash 存储器可作用户代码。

LPC2292/LPC2294 Flash 存储器提供至少 100,000 个擦除/写周期和 20 年数据保存时间。

片内引导状态程序(1.60 版)提供对 LPC2292/LPC2294 片内 Flash 存储器的代码读保护(CRP)。当 CRP 使能时,禁止 JTAG 调试端口和外部存储器引导程序以及 ISP 命令对片内 RAM 或 Flash 存储器的访问。但是,ISP Flash 擦除命令任何时候都可以执行(不管 CRP 使能还是禁能)。可通过擦除整个片内用户 Flash 区来取消 CRP,随着 CRP 的取消,恢复 JTAG 和/或 ISP 对芯片的完全访问。

## 6.3 片内 SRAM

片内 SRAM 可用作代码和/或数据的存储。SRAM 支持 8 位、16 位和 32 位访问。 LPC2292/LPC2294 具有 16 kB 静态 RAM。

## 6.4 存储器映射

LPC2292/LPC2294的存储器映射包含几个不同的区域,如图 4 所示。

此外, CPU 的中断向量可以重新映射,这样允许它们位于 Flash 存储器(默认)或者片内静态 RAM 当中。详见 6.21 节"系统控制"。




图 4 LPC2292/LPC2294 存储器映射

## 6.5 中断控制器

向量中断控制器(VIC)接收所有的中断请求输入,并将它们编程分配为3类: FIQ、向量IRQ和非向量IRQ。可编程分配机制意味着不同外设的中断优先级可以动态分配和调整。

快速中断请求(FIQ)具有最高优先级。如果分配给 FIQ 的请求多于 1 个,VIC 将中断请求"相或"向 ARM 处理器产生 FIQ 信号。当只有一个请求被分配为 FIQ 时可实现最短的 FIQ 等待时间,因为 FIQ 服务程序只要简单地启动器件的处理就可以了。但如果分配给 FIQ 级的中断多于 1 个,FIQ 服务程序从 VIC 中读出一个字以识别产生中断请求的 FIQ 中断源是哪一个。

向量 IRQ 具有中等优先级。该级别可分配 16 个中断请求。中断请求中的任意一个都可分配到 16 个向量 IRQ slot 中的任意一个,其中 slot0 具有最高优先级,而 slot15 则为最低优先级。

非向量 IRQ 的优先级最低。

VIC 将所有向量和非向量 IRQ 组合后向 ARM 处理器产生 IRQ 信号。IRQ 服务程序可通过读取 VIC 的一个寄存器立即启动并跳转到相应地址。如果有任意一个向量 IRQ 发出请求,VIC 则提供最高优先级请求 IRQ 服务程序的地址,否则提供默认程序的地址,该默认程序由所有非向量 IRQ 共用。默认程序可读取另一个 VIC 寄存器以确定哪个 IRQ 被激活。

### 6.5.1 中断源

表 5 所列为每个外围功能的中断源。每个外设都有一条中断线连接到向量中断控制器,但可能有几个内部中断标志。单个中断标志也可能代表一个以上的中断源。

表 5 中断源

模块	标志	VIC <b>通道</b> #
WDT	看门狗中断(WDINT)	0
-	只保留给软件中断使用	1
ARM 内核	Embedded ICE, DbgCommRx	2
ARM 内核	Embedded ICE, DbgCommTx	3
定时器 0	匹配 0-3(MR0, MR1, MR2, MR3) 捕获 0-3(CR0, CR1, CR2, CR3)	4
定时器 1	匹配 0-3(MR0, MR1, MR2, MR3) 捕获 0-3(CR0, CR1, CR2, CR3)	5
UART0	Rx 线状态(RLS)	6
	发送保持寄存器空(THRE)	
	Rx 数据可用(RDA)	
	字符超时指示(CTI)	
UART1	Rx 线状态(RLS)	7
	发送保持寄存器空(THRE)	
	Rx 数据可用(RDA)	
	字符超时指示(CTI)	
	调制解调器状态中断(MSI)	
PWM0	匹配 0-6(MR0, MR1, MR2, MR3, MR4, MR5, MR6)	8
I <sup>2</sup> C	SI(状态改变)	9
SPI0	SPIF, MODF	10
SPI1	SPIF, MODF	11
PLL	PLL 时钟(PLOCK)	12
RTC	RTCCIF(计数器增加),RTCALF(报警)	13
系统控制	外部中断 0 (EINT0)	14
	外部中断 1 (EINT1)	15
	外部中断 2 (EINT2)	16
	外部中断 3 (EINT3)	17
A/D	A/D 转换器	18

续上表

模块	标志	VIC <b>通道</b> #
CAN	1'或'CAN 验收滤波器	19
	CAN1(Tx int, Rx int)	20,21
	CAN2(Tx int, Rx int)	22,23
	CAN3(Tx int, Rx int) 一仅用于 LPC2294	24,25
	CAN4(Tx int, Rx int) 一仅用于 LPC2294	26,27

## 6.6 管脚连接模块

管脚连接模块允许将微控制器的管脚配置为不同的功能。配置寄存器控制连接管脚和片内外设的多路开关。应当在激活外设以及使能任何相关的中断之前,将外设连接到相应的管脚。任何一个被使能的外设,如果其功能没有映射到相关的管脚,对它的激活将被认为是未定义的。

管脚连接模块包含3个寄存器,见表6。

表 6 管脚连接模块寄存器

地址	名称	描述	访问
0xE002 C000	PINSEL0	管脚功能选择寄存器 0	读/写
0xE002 C004	PINSEL1	管脚功能选择寄存器 1	读/写
0xE002 C014	PINSEL2	管脚功能选择寄存器 2	读/写

## 6.7 管脚功能选择寄存器 0 (PINSEL0 - 0xE002C000)

PINSELO 寄存器控制表 7 所列管脚的功能。IODIR 寄存器中的方向控制位只有在 GPIO 功能应用到管脚时才有效。对于其它功能,方向自动进行控制。表 7 所列设定之外的设定都被保留,用户不要使用这些保留设定。

表 7 管脚功能选择寄存器 0 (PINSEL0 - 0xE002 C000)

PINSEL0	管脚名称	ſ	Ē	功能	复位值	
1:0		0	0	GPIO P0.0		
	P0.0	0	1	TxD (UART0)	0	
1.0	F0.0	1	0	PWM1	U	
		1	1	保留		
	P0.1	0	0	GPIO P0.1		
3:2		0	1	RxD (UART0)	0	
3:2 P0.1		1	0	PWM3	U	
	1	1	EINT0			
		0	0	GPIO P0.2		
5:4	D0.2	0	1	SCL (I <sup>2</sup> C)	0	
	P0.2	1	0	捕获 0.0 (定时器 0)	U	
		1	1	保留		

续上表

PINSEL0	管脚名称	1	值	功能	复位值
		0	0	GPIO P0.3	
7.6	D0 2	0	1	SDA (I <sup>2</sup> C 总线)	
7:6	P0.3	1	0	匹配 0.0 (定时器 0)	0
		1	1	EINT1	
		0	0	GPIO P0.4	
0.0 PO 4	D0 4	0	1	SCK (SPI0)	
9:8	P0.4	1	0	捕获 0.1 (定时器 0)	0
		1	1	保留	
		0	0	GPIO P0.5	
11.10	D0 5	0	1	MISO (SPI0)	
11:10	P0.5	1	0	匹配 0.1 (定时器 0)	0
		1	1	保留	
		0	0	GPIO P0.6	
12.12	13:12 P0.6	0	1	MOSI (SPI0)	
15:12		1	0	捕获 0.2 (定时器 0)	0
		1	1	保留	
		0	0	GPIO P0.7	
15.14	P0.7	0	1	SSEL (SPI0)	
15:14 F	PU. /	1	0	PWM2	0
		1	1	EINT2	
		0	0	GPIO P0.8	
17.16	DO 0	0	1	TxD (UART1)	
17:16	P0.8	1	0	PWM4	0
		1	1	保留	
		0	0	GPIO P0.9	
19:18	P0.9	0	1	RxD (UART1)	0
19.16	P0.9	1	0	PWM6	0
		1	1	EINT3	
		0	0	GPIO P0.10	
21:20	P0.10	0	1	RTS (UART1)	0
41.4U	FU.10	1	0	捕获 1.0 (定时器 1)	
		1	1	保留	
		0	0	GPIO P0.11	
23:22	P0.11	0	1	CTS (UART1)	0
43.44	1 0.11	1	0	捕获 1.1 (定时器 1)	
		1	1	保留	
		0	0	GPIO P0.12	
25:24	P0.12	0	1	DSR (UART1)	0
43.4 <del>4</del>	FU.12	1	0	匹配 1.0 (定时器 1)	
		1	1	RD4 <sup>[1]</sup> (CAN 控制器 4)	

续上表

PINSEL0	管脚名称	值		功能	复位值
27:26		0	0	GPIO P0.13	
	P0.13	0	1	DTR (UART1)	0
27.20	P0.13	1	0	匹配 1.1 (定时器 1)	U
		1	1	TD4 <sup>[1]</sup> (CAN 控制器 4)	
		0	0	GPIO P0.14	
29:28	P0.14	0	1	DCD (UART1)	0
29:28 P0.14		1	0	EINT1	U
		1	1	保留	
		0	0	GPIO P0.15	
31:30	P0.15	0	1	RI (UART1)	0
	10.13	1	0	EINT2	U
		1	1	保留	

[1] CAN 控制器 4 只用于 LPC2294。表 7 中与 CAN4 有关的各项在 LPC2292 中保留。

## 6.8 管脚功能选择寄存器 1 (PINSEL1 - 0xE002C004)

PINSEL1 寄存器控制表 8 所列管脚的功能。IODIR 寄存器中的方向控制位只有在 GPIO 功能应用到管脚时才有效。对于其它功能,方向自动进行控制。表 8 中所列设定之外的设定都被保留,用户不要使用这些保留设定。

表 8 管脚功能选择寄存器 1 (PINSEL1 - 0xE002 C004)

PINSEL1	管脚名称	ſ	i.	功能	复位值
1:0 P0.16		0	0	GPIO P0.16	
	DO 16	0	1	EINT0	0
	P0.10	1	0	匹配 0.2 (定时器 0)	U
	1	1	保留		
		0	0	GPIO P0.17	
3:2	P0.17	0	1	捕获 1.2 (定时器 1)	0
3.2	PU.17	1	0	SCK (SPI1)	U
		1	1	匹配 1.2 (定时器 1)	
		0	0	GPIO P0.18	
5.1	DO 19	0	1	捕获 1.3 (定时器 1)	0
5:4 P0.18	1	0	MISO (SPI1)	U	
	1	1	匹配 1.3 (定时器 1)		
7:6 P0.19	0	0	GPIO P0.19		
	DO 10	0	1	匹配 1.2 (定时器 1)	0
	FU.17	1	0	MOSI (SPI1)	U
		1	1	匹配 1.3(定时器 1)	

续上表

PINSEL1	管脚名称	ſ	直	功能	复位值
		0	0	GPIO P0.20	
9:8	P0.20	0	1	匹配 1.3 (定时器 1)	0
9.8	P0.20	1	0	SSEL (SPI1)	0
		1	1	EINT3	
	0	0	GPIO P0.21		
11.10 PO 3	P0.21	0	1	PWM5	0
11:10	PU.21	1	0	RD3 <sup>[1]</sup> (CAN 控制器 3)	0
		1	1	捕获 1.3 (定时器 1)	
		0	0	GPIO P0.22	
13:12	P0.22	0	1	TD3 <sup>[1]</sup> (CAN 控制器 3)	0
13.12	P0.22	1	0	捕获 0.0 (定时器 0)	0
15:14 P0.23		1	1	匹配 0.0 (定时器 0)	
		0	0	GPIO P0.23	
15.14	P0.23	0	1	RD2 (CAN 控制器 2)	0
15:14 P0.23	15:14	1	0	保留	0
	1	1	保留		
		0 0 GPIO P0.24	GPIO P0.24		
17:16 P0.24	DO 24	0	1	TD2 (CAN 控制器 2)	0
	P0.24	1	0	保留	U
		1	1	保留	
	0	0	GPIO P0.25		
19:18	DO 25	0	1	RD1 (CAN 控制器 1)	0
19.18	P0.25	1	0	保留	0
		1	1	保留	
		0	0	保留	
21:20	P0.26	0	1	保留	0
21.20	P0.20	1	0	保留	0
		1	1	保留	
		0	0	GPIO P0.27	
23:22	P0.27	0	1	AIN0 (ADC)	1
23.22	PU.27	1	0	捕获 0.1 (定时器 0)	1
	1	1	匹配 0.1 (定时器 0)		
	0	0	GPIO P0.28		
25:24	P0.28	0	1	AIN1 (ADC)	1
43.44	FU.28	1	0	捕获 0.2 (定时器 0)	1
		1	1	匹配 0.2 (定时器 0)	
		0	0	GPIO P0.29	
27.26	DO 20	0	1	AIN2 (ADC)	1
27:26	P0.29	1	0	捕获 0.3 (定时器 0)	1
		1	1	匹配 0.3 (定时器 0)	

续上表

PINSEL1	管脚名称	值		功能	复位值
		0	0	GPIO P0.30	
29:28	P0.30	0	1	AIN3 (ADC)	1
29.28	P0.30	1	0	EINT3	1
		1	1	捕获 0.0 (定时器 0)	
31:30	P0.31	0	0	保留	
		0	1	保留	0
		1	0	保留	U
		1	1	保留	

<sup>[1]</sup> CAN 控制器 3 只用于 LPC2294。表 8 中与 CAN3 有关的各项在 LPC2292 中保留。

## 6.9 管脚功能选择寄存器 2 (PINSEL2 - 0xE002C014)

PINSEL2 寄存器控制表9所列管脚的功能。IODIR 寄存器中的方向控制位只有在 GPIO 功能应用到管脚时才有效。对于其它功能,方向自动进行控制。表9中所列设定之外的设定都被保留,用户不要使用这些保留设定。

表 9 管脚功能选择寄存器 2 (PINSEL2 - 0xE002C014)

PINSEL2 位	功能	复位值
1:0	保留	_
2	为 0 时, P1[36:26]作为通用 I/O 口。为 1 时, P1[31:26]作为调试端口。	P1.26/RTCK
3	为 0 时, P1[25:16]作为通用 I/O 口。为 1 时, P1[25:16]作为跟踪端口。	P1.20 / TRACESYNC
5:4	控制数据总线和选通管脚的使用:	BOOT1:0
	管脚 P2[7:0]	
	管脚 P1.0	
	管脚 P1.1 11=P1.1 0x 或 10=OE	
	管脚 P3.31	
	管脚 P2[15:8] 00 或 11=P2[15:8] 01 或 10=D15~D8	
	管脚 P3.30 00 或 11=P3.30 01 或 10=BLS1	
	管脚 P2[27:16] 0x 或 11=P2[27:16] 10=D27~D16	
	管脚 P2[29:28] 0x 或 11=P2[29:28]或保留 10=D29,D28	
	管脚 P2[31:30] 0x 或 11=P2[31:30]或 AIN5:4 10=D31,D30	
	管脚 P3[29:28] 0x 或 11=P3[29:28]或 AIN6:7 10=BLS2:3	
6	如果位 5:4 不为 10,由该位控制 P3.29 脚的使用: 为 0 时使能 P3.29,	1
	为 1 时使能 AIN6。	
7	如果位 5:4 不为 10, 由该位控制 P3.28 脚的使用: 为 0 时使能 P3.28,	1
	为 1 时使能 AIN7。	
8	该位控制 P3.27 脚的使用: 为 0 时使能 P3.27, 为 1 时使能 WE。	0
10:9	保留。	-
11	该位控制 P3.26 脚的使用: 为 0 时使能 P3.26, 为 1 时使能 CS1。	0
12	保留。	-

续上表

PINSEL2 位	功能	复位值
13	如果位 27:25 不为 111,由该位控制 P3.23/A23/XCLK 脚的使用:为	0
	0 时使能 P3.23, 为 1 时使能 XCLK。	
15:14	控制 P3.25 脚的使用: 00 使能 P3.25, 01 使能 CS2, 10 和 11 保留。	00
17:16	控制 P3.24 脚的使用: 00 使能 P3.24, 01 使能 CS3, 10 和 11 保留。	00
19:18	保留。	-
20	如果位 5:4 不为 10,由该位控制 P2[29:28]的使用: 0 使能 P2[29:28],	0
	1保留。	
21	如果位 5:4 不为 10,由该位控制 P2.30 的使用: 0 使能 P2.30,1 使	1
	能 AIN4。	
22	如果位 5:4 不为 10,由该位控制 P2.31 的使用: 0 使能 P2.31,1 使	1
	能 AIN5。	
23	控制 P3.0/A0 用作端口管脚(0)或地址线(1)。	如果 RESET = 0
		时 BOOT1:0=00,
		该位的复位值为
		1。反之为 0。
24	控制 P3.1/A1 用作端口管脚(0)或地址线(1)。	复位期间的
		BOOT1
27:25	控制 P3.23/A23/XCLK 和 P3[22:2]/A2[22:2]中地址线的数目:	如果复位时
	000=无地址线 100=A11~A2 为地址线	BOOT1:0=11,该
	001=A3~A2 为地址线 101=A15~A2 为地址线	域的复位值为
	010=A5~A2 为地址线 110=A19~A2 为地址线	000。反之为 111。
	011=A7~A2 为地址线 111=A23~A2 为地址线	
31:28	保留。	-

## 6.10 外部存储器控制器

外部静态存储器控制器是一个为系统总线和外部 (片外) 存储器器件提供接口的功能模块。它可同时支持 4 个可单独配置的存储器组的工作 (每个存储器组的容量为 16M 字节,带有字节定位使能控制)。每个存储器组都支持 SRAM、ROM、Flash EPROM、Burst ROM存储器或一些外部 I/O 器件。

每个存储器组的总线宽度为8、16或32位。

## 6.11 通用并行 I/O 口

没有连接到特定外设功能的管脚由 GPIO 寄存器进行控制。管脚可以动态配置为输入或输出。寄存器可以同时对任意输出口进行置位或清零。输出寄存器的值以及管脚的当前状态都可以读出。

### 6.11.1 特性

- 单个位的方向控制
- 输出置位和清零可单独控制

• 所有 I/O 在复位后的默认状态都为输入

## 6.12 10 位 A/D 转换器

LPC2292/LPC2294 分别包含一个带 8 路输入的 10 位逐次逼近模-数转换器。

#### 6.12.1 特性

- 测量范围: 0~3V
- 每秒可执行 400,000 次 10 位采样
- 单路或多路输入的突发转换模式
- 根据输入脚的跳变或定时器匹配信号执行转换

## 6.13 CAN 控制器和验收滤波器

LPC2292/LPC2294 分别包含 2/4 个 CAN 控制器。CAN 是一个串行通信协议,它能有效支持高安全等级的分布实时控制。CAN 的应用范围很广,从高速的网络到低价位的多路接线都可以使用 CAN。

#### 6.13.1 特性

- 单个总线上的数据传输速率高达 1Mb/s
- 32 位寄存器和 RAM 访问
- 兼容 CAN 2.0B, ISO 11898-1 规范
- 全局验收滤波器可以识别所有 CAN 总线的 11 位和 29 位 Rx 标识符
- 验收滤波器为选择的标准标识符提供了 FullCAN-style 自动接收

#### **6.14 UART**

LPC2292/LPC2294 包含 2 个 UART。一个 UART 提供一个完全的调制解调器控制握手接口,另一个 UART 仅提供发送和接收数据线。

#### 6.14.1 特性

- 16 字节接收和发送 FIFO
- 寄存器位置遵循 550 工业标准
- 接收器 FIFO 触发点为 1、4、8 和 14 个字节
- 内置波特率发生器
- UART1包含标准调制解调器接口信号

# 6.15 I<sup>2</sup>C 总线串行 I/O 口控制器

I<sup>2</sup>C 是一个双向总线,它使用两条线:串行时钟线(SCL)和串行数据线(SDA)实现互连芯片的控制。每个器件都通过一个唯一的地址来识别,这些器件可以是只接收器件(例如 LCD 驱动器),或是可以发送和接收信息的发送器(例如存储器)。发送器和/或接收器可以

操作为主或从模式,这取决于芯片是启动数据的发送或是只被寻址。I<sup>2</sup>C 是一个多主总线,它可以由超过一个总线主控器进行控制。

LPC2292/LPC2294 所包含的  $I^2C$  功能支持 400kbit/s(快速  $I^2C$ )。

#### 6.15.1 特性

- 兼容 I<sup>2</sup>C 总线接口
- 可配置为主机、从机或主/从机
- 可编程时钟可实现通用速率控制
- 主机从机之间双向数据传输
- 多主机总线(无中央主机)
- 同时发送的主机之间进行仲裁,避免了总线数据的冲突
- 串行时钟同步使器件在一条串行总线上实现不同位速率的通信
- 串行时钟同步可作为握手机制使串行传输挂起和恢复
- I<sup>2</sup>C 总线可用于测试和诊断

## 6.16 SPI 串行 I/O 口控制器

LPC2292/LPC2294 包含 2 个 SPI 接口。SPI 是一个全双工的串行接口,它设计成可以处理在一个给定总线上多个互连的主机和从机。在一定数据传输过程中,接口上只能有一个主机和一个从机进行通信。在一次数据传输中,主机总是向从机发送一个字节数据,而从机也总是向主机发送一个字节数据。

### 6.16.1 特性

- 遵循串行外设接口(SPI)规范
- 同步、串行、全双工通信
- 组合的 SPI 主机和从机
- 最大数据位速率为输入时钟速率的 1/8

### 6.17 通用定时器

定时器对外设时钟周期(PCLK)进行计数,可选择产生中断或基于 4 个匹配寄存器,在到达指定的定时值时执行其它动作。它还包括 4 个捕获输入,用于在输入信号发生跳变时捕获定时器值,并可选择产生中断。多个管脚通过'或'、'与',可以实现捕获、匹配以及'广播'功能。

#### 6.17.1 特性

- 帯可编程 32 位预分频器的 32 位定时器/计数器
- 当输入信号跳变时, 4 个 32 位捕获通道可捕获定时器的瞬时值。捕获事件可选择 产生中断。
- 4个32位匹配寄存器:
  - -连续操作,可选择在匹配时产生中断

- 一匹配时停止定时器,可选择产生中断
- 一匹配时复位定时器,可选择产生中断
- 每个定时器有 4 个对应于匹配寄存器的外部输出,具有下列特性:
  - 一匹配时置低电平
  - 一匹配时置高电平
  - 一匹配时翻转
  - -匹配时不变

## 6.18 看门狗定时器

看门狗定时器的用途是使微控制器在进入错误状态经过一段时间后复位。当看门狗使能时,如果没有在预先确定的时间内"喂"(重装)看门狗,它将会产生一次系统复位。

#### 6.18.1 特性

- 如果没有周期性重装,则产生片内复位
- 调试模式
- 由软件使能,但要求禁止硬件复位或看门狗复位/中断
- 错误/不完整的喂狗时序会导致复位/中断(如果使能)
- 指示看门狗复位的标志
- 带内部预分频器的可编程 32 位定时器
- 可选择时间周期:从(t<sub>nclk</sub>×256×4)到(t<sub>nclk</sub>×2<sup>32</sup>×4),可选值为t<sub>nclk</sub>×4的倍数

## 6.19 实时时钟

当选择正常或空闲模式时,实时时钟(RTC)提供一套用于测量时间的计数器。RTC 消耗的功率非常低,这使其适合于由电池供电的,CPU 不连续工作(空闲模式)的系统。

### 6.19.1 特性

- 对时间段进行测量以实现一个日历和时钟
- 超低功耗设计,支持电池供电系统
- 提供秒、分、小时、日、月、年和星期
- 可编程基准时钟分频器允许调节 RTC 以适应不同的晶振频率

# 6.20 脉宽调制器(PWM)

PWM 基于标准的定时器模块并具有其所有特性。不过 LPC2292/LPC2294 只将其 PWM 功能输出到管脚。定时器对外设时钟(pclk)进行计数,可选择产生中断或者根据 7 个匹配寄存器在到达指定的定时值时执行其它动作。PWM 功能也建立在匹配寄存器事件基础之上。

独立控制上升和下降沿位置的能力使 PWM 可以应用于更多的领域。例如,多相位电机控制通常需要 3 个非重叠的 PWM 输出,而这 3 个输出的脉宽和位置需要独立进行控制。

两个匹配寄存器可用于提供单边沿控制的 PWM 输出。匹配寄存器 MR0 通过匹配时重

新设置计数值来控制 PWM 周期率。其它的匹配寄存器控制 PWM 边沿的位置。每个额外的单边沿控制 PWM 输出只需要一个匹配寄存器,因为所有 PWM 输出的重复速率是相同的。多个单边沿控制的 PWM 输出在每个 PWM 周期的开始并且当 MR0 发生匹配时,都有一个上升沿。

3 个匹配寄存器可用于提供一个双边沿控制 PWM 输出。也就是说,MR0 匹配寄存器控制 PWM 周期速率,其它匹配寄存器控制两个 PWM 边沿位置。每个额外的双边沿控制 PWM 输出只需要两个匹配寄存器,因为所有 PWM 输出的重复速率是相同的。

使用双边沿控制 PWM 输出时,指定的匹配寄存器控制输出的上升和下降沿。这样就产生了正脉冲(当上升沿先于下降沿时)和负脉冲(当下降沿先于上升沿时)。

#### 6.20.1 特性

- 7个匹配寄存器,可实现6个单边沿控制或3个双边沿控制PWM输出,或这两种类型的混合输出。
- 匹配寄存器允许执行以下操作:
  - 一连续操作, 可选择在匹配时产生中断
  - 一匹配时停止定时器,可选择产生中断
  - 一匹配时复位定时器,可选择产生中断
- 支持单边沿控制和/或双边沿控制的 PWM 输出。单边沿控制 PWM 输出在每个周期开始时总是为高电平,除非输出保持恒定低电平。双边沿控制 PWM 输出可在一个周期内的任何位置产生边沿。这样可同时产生正和负脉冲。
- 脉冲周期和宽度可以是任何的定时器计数值。这样可在分辨率和重复速率上获得平衡。所有 PWM 输出都以相同的重复率发生。
- 双边沿控制的 PWM 输出可编程为正脉冲或负脉冲。
- 匹配寄存器更新与脉冲输出同步,防止产生错误的脉冲。软件必须在新的匹配值生效之前将它们释放。
- 如果不使能 PWM 模式,可作为一个标准定时器
- 带可编程 32 位预分频器的 32 位定时器/计数器

## 6.21 系统控制

#### 6.21.1 晶振

振荡器支持晶振范围为  $1MHz\sim30MHz$ 。晶振输出频率称为  $F_{OSC}$ ,而 ARM 处理器时钟 频率称为 CCLK。除非连接并运行 PLL,否则在该文档中  $F_{OSC}$ 和 CCLK 的值是相同的。请见 6.21.2 节 "PLL"。

#### 6.21.2 PLL

PLL 可以接受范围为 10MHz~25MHz 的输入时钟频率。输入频率通过一个电流控制振荡器(CCO)可以倍增为 10MHz~60MHz。倍增器可以是从 1 到 32 的整数(实际上在该系列微控制器当中,由于 CPU 频率的限制,倍增器的值不可能高于 6)。CCO 操作的范围为 156MHz~320MHz,因此在环当中增加了一个分频器,这样 PLL 在提供所需要的输出频率时,使 CCO 保持在其频率范围内。输出分频器可设置为 2、4、8 或者 16 以产生输出时钟。

由于最小输出分频值为 2,这样就确保了 PLL 输出具有 50%的占空比。PLL 在芯片复位后关闭并且被旁路,可通过软件使能。程序必须配置并且激活 PLL,等待 PLL 锁定之后再将 PLL 作为时钟源。PLL 的设置时间为 100us。

#### 6.21.3 复位和唤醒定时器

LPC2292/LPC2294 有 2 个复位源: RESET 管脚和看门狗复位。RESET 管脚是一个施密特触发输入管脚,带有附加的干扰滤波器。任何复位源所导致的芯片复位都会启动唤醒定时器(见下面描述的唤醒定时器),复位状态将一直保持到外部复位撤除,振荡器开始运行。振荡器运行经过固定数目的时钟后 Flash 控制器完成其初始化。

当内部复位撤除后,处理器从复位向量地址 0 开始执行。此时所有的处理器和外设寄存器都被初始化为预设的值。

唤醒定时器的用途是确保振荡器和其它芯片操作所需要的模拟功能在处理器能够执行指令之前完全正常工作。这在上电、各种类型的复位以及任何原因所导致上述功能被关闭的情况下非常重要。由于振荡器和其它功能在掉电模式下关闭,因此将处理器从掉电模式中唤醒就要利用唤醒定时器。

唤醒定时器监视晶体振荡器是否可以安全地开始执行代码。当芯片上电时,或某些事件导致芯片退出掉电模式时,振荡器需要一定的时间以产生足够振幅的信号驱动时钟逻辑。时间的长度取决于许多因素,包括  $V_{DD}$  上升速度(上电时)、晶振的类型及电气特性(如果使用石英晶体)以及其它外部电路(例如:电容)和外部环境下振荡器自身的特性。

### 6.21.4 外部中断输入

根据可选管脚功能的设定,LPC2292/LPC2294 最多可包含 9 个边沿或电平触发的外部中断输入。当管脚组合时,外部事件可作为 4 个独立的中断信号来处理。外部中断输入可用于将处理器从掉电模式中唤醒。

#### 6.21.5 存储器映射控制

存储器映射控制改变了从地址 0x000000000 开始的中断向量的映射。向量可以映射到片内 Flash 存储器的底部,也可以映射到片内静态 RAM。这使得在不同存储器空间中运行的代码都能够对中断进行控制。

### 6.21.6 功率控制

LPC2292/LPC2294 支持两种低功耗模式:空闲模式和掉电模式。在空闲模式中,指令的执行被暂停,直到产生复位或中断为止。外围功能在空闲模式下继续工作并可产生中断唤醒处理器。空闲模式使处理器自身、存储器系统和相关的控制器以及内部总线不再消耗功率。

在掉电模式中,振荡器被关闭,芯片没有任何的内部时钟。处理器状态和寄存器、外设寄存器和内部 SRAM 的值在掉电模式下保持不变。芯片管脚的逻辑电平保持静态。通过复位或特定的不需要时钟还可工作的中断可终止掉电模式并恢复正常操作。由于芯片所有动态的操作都被暂停,掉电模式使芯片消耗的功率降低到几乎为零。

外设的功率控制特性允许关闭单独的不需要使用的外设,这样可进一步降低功耗。

### 6.21.7 VPB 总线

VPB 分频器决定处理器时钟(CCLK)和外设时钟(PCLK)之间的关系。VPB 分频器有两个用途。第一,通过 VPB 总线为外设提供需要的 PCLK 时钟,以便外设能在选择的 ARM 处

理器速度下操作。为了实现该特性, VPB 总线频率可以降低为处理器时钟频率的一半或 1/4。由于上电后 VPB 总线必须正常工作(如果它由于 VPB 总线的 VPB 分频器控制寄存器的原因而不能工作,则 VPB 总线的时序不能改变),因此, VPB 总线在复位后的默认状态是以 1/4 速率运行。VPB 分频器的第二个用途是当所有外设都不必在全速率下运行时降频以降低功耗。由于 VPB 分频器连接到 PLL 的输出, PLL (如果正在运行) 在空闲模式时保持有效。

## 6.22 仿真和调试

LPC2292/LPC2294 支持通过 JTAG 串行端口进行仿真和调试。跟踪端口允许跟踪程序的执行。调试和跟踪功能只在 GPIO 的 P1 口复用。这意味着当应用程序在自身的嵌入式系统中运行时,位于 P0 口的所有通信、定时器和接口外设在开发和调试阶段都可用。

### 6.22.1 嵌入式 ICE

标准的 ARM 嵌入式 ICE 逻辑提供对片内调试的支持。对目标系统进行调试需要一个主机来运行调试软件和嵌入式 ICE 协议转换器。嵌入式 ICE 协议转换器将远程调试协议命令转换成所需要的 JTAG 数据,从而对目标系统上的 ARM 内核进行访问。

ARM 内核有一个内置的调试通信通道功能。调试通信通道允许程序在目标系统上运行,即使进入调试状态,目标系统程序与主机调试器或其它独立的主机进行通信时也不会中断程序流程。ARM7TDMI-S 内核上运行的程序将调试通信通道作为协处理器 14 进行访问。调试通信通道允许 JTAG 端口发送和接收数据,但不影响正常的程序流程。调试通信通道数据和控制寄存器映射到嵌入式 ICE 逻辑中的地址。

### 6.22.2 嵌入式跟踪

由于 LPC2292/LPC2294 带有大量的片内存储器,因此不能简单地通过观察外部管脚来确定处理器核是如何运行的。嵌入式跟踪宏单元(ETM)对深嵌入处理器内核提供了实时跟踪能力。它向一个跟踪端口输出处理器执行的信息。

ETM 直接连接到 ARM 内核而不是主 AMBA 系统总线。它将跟踪信息压缩并通过一个窄带跟踪端口输出。外部跟踪端口分析仪在软件调试器的控制下捕获跟踪信息。指令跟踪(或 PC 跟踪)显示了处理器的执行流程并提供所有已执行指令的列表。指令跟踪被压缩为广播分支地址和一套用于指示流水线状态的状态信号。跟踪信息的产生可通过选择触发源进行控制。触发源包括地址比较器、计数器和序列发生器。由于跟踪信息被压缩,软件调试器需要一个执行代码的静态映像。由于这个限制,自修改代码无法被跟踪。

### 6.22.3 RealMonitor

RealMonitor 是一个可配置的软件模块,它由 ARM 公司开发,可以提供实时的调试。它是一个轻便的调试监控器,当用户对运行在前台的应用程序进行调试时,它运行在后台。它使用 DCC(调试通信通道)与主机进行通信, DCC 包含在嵌入式 ICE 逻辑中。LPC2292/LPC2294 包含一个编程到片内 Flash 存储器中的 RealMonitor 软件的指定配置。

## 7. 极限参数

表 10 极限参数

符合绝对最大额定系统 (IEC 60134) 标准。<sup>[1]</sup>

符号	参数	条件	最小	最大	单位
$V_{DD(1V8)}$	电源电压(1.8V) <sup>[2]</sup>		-0.5	+2.5	V
V <sub>DD(3V3)</sub>	电源电压(3.3V) [3]		-0.5	+3.6	V
V <sub>DDA(3V3)</sub>	模拟电源电压(3.3V)		-0.5	4.6	V
Via	模拟输入电压		-0.5	5.1	V
$V_{i}$	输入电压	可承受 5V 的 I/O 口 [4][5]	-0.5	6.0	V
		其它 I/O 口 [4]	-0.5	V <sub>DD(3V3)</sub> +0.5 [6]	V
$I_{DD}$	DC 电源电流 <sup>[7]</sup>		_	100 [8]	mA
$I_{SS}$	DC 地电流 <sup>9</sup>		_	100 [8]	mA
Tstg	储存温度 [10]		- 65	150	$^{\circ}$
P <sub>tot(pack)</sub>	封装总功耗	基于封装的热传递,而非	器件 一	1.5	W
		的功耗			

- [1] 下面是关于表 10 的几点描述:
  - a) 本产品带有保护器件的内部电路设计,避免超负荷造成器件的损坏。不过建议避免在超过最大值的情况下工作。
  - b) 参数在操作温度范围内是有效的,除非另有规定。所有的电压都是相对 Vss 而言,除非另有说明。
- [2] 内部电路。
- [3] 外部电路。
- [4] 包含三态模式输出口的电压。
- [5] 只有在  $V_{DD(3V3)}$ 电源电压存在的情况下有效。
- [6] 不得超过 4.6V。
- [7] 每个电源管脚。
- [8] 峰值电流限制为对应最大值的 25 倍。
- [9] 每个地管脚。
- [10] 取决于封装的类型。

# 8. 静态特性

表 11 静态特性

Tamb=-40℃~+125℃, 商业级, 除非另有规定。

符号	参数	测试条件	最小	典型[1]	最大	单位
$V_{\mathrm{DD}(1\mathrm{V8})}$	电源电压(1.8V) <sup>[2]</sup>		1.65	1.8	1.95	V
V <sub>DD(3V3)</sub>	电源电压(3.3V) [3]		3.0	3.3	3.6	V
V <sub>DDA(3V3)</sub>	模拟电源电压(3.3V)		2.5	3.3	3.6	V
标准端口	管脚,RESET , RTCK					
$I_{IL}$	低电平输入电流	V <sub>i</sub> = 0V,无上拉	_	_	3	μΑ
I <sub>IH</sub>	高电平输入电流	V <sub>i</sub> = V <sub>DD(3V3)</sub> ,无下拉	_	_	3	μΑ

续上表

符号	参数	测试条件	最小	典型[	最大	单位
标准端口	EBET , RTCK					
I <sub>OZ</sub>	OFF 状态输出电流	$V_O = 0V$ ; $V_O = V_{DD(3V3)}$ , 无上/下拉	_	_	3	μΑ
I <sub>latch</sub>	I/O 闩锁电流	$ \begin{array}{c} \text{-(0.5V}_{\text{DD(3V3)}}) < \text{V} < \text{(1.5V}_{\text{DD(3V3)}}) \\ \\ \text{T}_{j} < 125^{\circ}\text{C} \end{array} $	100	-	_	mA
V <sub>I</sub>	输入电压	[4] [5] [6]	0	_	5.5	V
$V_{O}$	输出电压	输出有效	0	_	$V_{DD(3V3)}$	V
$V_{\mathrm{IH}}$	高电平输入电压		2.0	_	-	V
$V_{\rm IL}$	低电平输入电压		_	_	0.8	V
V <sub>hys</sub>	滞后电压		_	0.4	_	V
V <sub>OH</sub>	高电平输出电压 [7]	$I_{OH} = -4mA$	V <sub>DD(3V3)</sub> -0.4	_	_	V
V <sub>OL</sub>	低电平输出电压 🗓	$I_{OL} = -4mA$	_	_	0.4	V
$I_{OH}$	高电平输出电流 [7]	$V_{OH} = V_{DD(3V3)} - 0.4V$	- 4	_	_	mA
$I_{OL}$	低电平输出电流 🗓	$V_{OL} = 0.4V$	4	_	_	mA
$I_{OHS}$	高电平短路输出电流 [9]	$V_{OH} = 0V$	-	_	-45	mA
$I_{OLS}$	低电平短路输出电流 🗓	$V_{OL} = V_{DD(3V3)}$	-	_	50	mA
$I_{PD}$	下拉电流	$V_i = 5V^{[10]}$	10	50	150	μΑ
	1. 42 中 次 [11]	$V_i = 0V$	-15	-50	-85	μΑ
$I_{\mathrm{PU}}$	上拉电流 [11]	$V_{DD(3V3)} < V_i < 5V^{[10]}$	0	0	0	μΑ
$I_{\mathrm{DD(act)}}$	激活模式电源电流 [12]	V <sub>DD(IV8)</sub> =1.8V, CCLK=60MHz T <sub>amb</sub> =25℃, 代码: while(1){} 从 Flash 执行, 无激活外设	_	50	_	mA
		$V_{DD(1V8)} = 1.8V, T_{amb} = +25^{\circ}C$	_	10	_	μΑ
$I_{\mathrm{DD(pd)}}$	掉电模式电源电流	$V_{DD(1V8)} = 1.8V, T_{amb} = +85^{\circ}C$	_	110	500	μΑ
		$V_{DD(1V8)} = 1.8V, T_{amb} = +125^{\circ}C$	_	300	1000	uA
I <sup>2</sup> C 总线 <sup>4</sup>	管脚		l	I		
$V_{IH}$	高电平输入电压		0.7V <sub>DD(3V3)</sub>	_	_	V
$V_{\rm IL}$	低电平输入电压		_	_	0.3V <sub>DD(3V3)</sub>	V
V <sub>hys</sub>	滞后电压		_	0.5V <sub>D</sub>	_	V
V <sub>OL</sub>	低电平输出电压	$I_{OLS} = 3 \text{mA}^{[7]}$	_	_	0.4	V
$I_{\mathrm{LI}}$	输入漏电流 <sup>[8]</sup>	$V_{I} = V_{DD(3V3)}$ $V_{I} = 5V$	_	2	4 22	μA μA
振荡器管	· P脚	<u>,                                      </u>	I .	]		
Vi <sub>(XTAL1)</sub>	XTAL1 输入电压		0	_	1.8	V
V <sub>O(XTAL2)</sub>	XTAL2 输出电压		0	_	1.8	V

<sup>[1]</sup> 不能保证得到典型的标称值。表中所列值为在室温(+25°C)和标称电压下测得。

<sup>[2]</sup> 内部电路。

<sup>[3]</sup> 外部电路。

<sup>[4]</sup> 包括三态模式输出上的电压。

- [5] V<sub>DD(3V3)</sub>电压必须存在。
- [6] 当 V<sub>DD(3V3)</sub>接地时,三态输出进入三态模式。
- [7] 所有电源线都要将 100mV 的压降计算在内。
- [8] 到 V<sub>SS</sub>。
- [9] 只允许持续很短的时间。
- [10] V<sub>i</sub> 最小为 4.5V, 最大为 5.5V。
- [11] 应用到 P1[25:16]。
- [12] 1.8V。

表 12 ADC 静态特性

除非另外规定, $V_{DDA}$ =2.5 $V\sim$ 3.6V; Tamb = -40 $\mathbb{C}\sim$ +125 $\mathbb{C}$ ; A/D 转换器频率为 4.5MHz。

符号	参数	条件	最小	最大	单位
Via	模拟输入电压		0	$V_{DDA}$	V
Cia	模拟输入电容		1	1	pF
$E_D$	微分线性误差	[1] [2] [3]	-	±1	LSB
$E_{L(adj)}$	积分非线性	[1] [4]	_	±2	LSB
Eo	偏移误差	[1] [5]	_	±3	LSB
$E_G$	增益误差	[1] [6]	_	±0.5	%
$E_{T}$	绝对误差	[1] [7]	_	±4	LSB

- [1] 条件: V<sub>SSA</sub>=0V, V<sub>3A</sub>=3.3V。
- [2] A/D 转换曲线呈单调变化,无代码丢失。
- [3] 微分线性误差(En) 是指实际步距长度与理想步距长度的差异。见图 5。
- [4] 积分非线性( $E_{L(adj)}$ )是指实际转换曲线步距中点和增益和偏移误差经适当调节后所得理想转换曲线的峰值的差异。见图 5。
- [5] 偏移误差  $(E_0)$  是实际转换曲线所得直线与理想转换曲线所得直线的绝对误差。见图 5。
- [6] 增益误差  $(E_G)$  是指消除偏移误差后实际传输曲线所得直线与理想传输曲线所得直线之间的相对误差,用百分数表示。见图 5。
- [7] 绝对电压误差( $E_T$ )是指未经校准的 A/D 转换实际传输曲线的步距中心与理想曲线的最大偏差。见图 5。




图 5 A/D 转换特性

# 9. 动态特性

表 13 动态特性

除非另外规定,Tamb= - 40°C  $\sim$  + 125°C, $V_{DD(1V8)}$ 和  $V_{DD(3V3)}$ 处于规格范围内。 $^{\Box}$ 

符号	参数	测试条件	最小	典型	最大	单位
外部时钟	†					
fosc		由外部振荡器提供(信号发生器)	1	-	50	MHz
		外部时钟频率由外部晶振提供	1	-	30	MHz
	振荡频率	如果使用片内 PLL,fosc 为外部时钟 频率	10	-	25	MHz
		如果片内引导装载程序用来下载初 始化代码,fosc 为外部时钟频率	10	-	25	MHz
$t_{\text{Cy(CLK)}}$	外部振荡器时钟周期		20	_	1000	ns
$t_{CHCX}$	时钟高电平时间		$T_{Cy(CLK)} \times 0.4$	_	1	ns
$t_{CLCX}$	时钟低电平时间		$T_{Cy(CLK)} \times 0.4$	_	1	ns
$t_{CLCH}$	时钟上升时间		_	_	5	ns
$t_{CHCL}$	时钟下降时间		_	_	5	ns
端口管脚	即 (P0.2 和 P0.3 除外)					
t <sub>r</sub>	上升时间		_	10	1	ns
$t_{\rm f}$	下降时间			10	1	ns
I <sup>2</sup> C 管脚	(P0.2 和 P0.3)					
$t_{\rm f}$	下降时间	[2]	$20 + 0.1 \times C_b$	_	_	ns

- [1] 如果没有另外定义,这些参数在操作温度范围内有效。
- [2] 总线电容 Cb 范围为 10pF~400pF。

表 14 外部存储器接口动态特性

 $C_L=25pF$ ,  $Tamb=40^{\circ}C$ 

符号	参数	条件	最小	典型	最大	单位
读、写周期均	9适用					
$t_{CHAV}$	XCLK 高到地址有效		-	1	10	ns
$t_{CHCSL}$	XCLK 高到 CS 低		-	-	10	ns
t <sub>CHCSH</sub>	XCLK 高到 CS 高		-	-	10	ns
$t_{CHANV}$	XCLK 高到地址无效		-	-	10	ns
读周期参数						
t <sub>CSLAV</sub>	CS 低到地址有效	[1]	-5	1	10	ns
$t_{OELAV}$	OE 低到地址有效	[1]	-5	-	10	ns
t <sub>CSLOEL</sub>	CS 低到 OE 低		-5	-	5	ns
t <sub>am</sub>	存储器访问时间	[2] [3]	$(\text{Tcy}_{(\text{CCLK})} \times$	-	-	ns
			(2+WST1))+(-20)			
t <sub>am(ibr)</sub>	存储器访问时间(初始	[2] [3]	$(\text{Tcy}_{(\text{CCLK})} \times$	-	-	ns
	突发 ROM)		(2+WST1))+(-20)			

续上表

符号	参数	条件	最小	典型	最大	单位
读周期参数						
t <sub>am(sbr)</sub>	存储器访问时间(连续	[2] [4]	Tcy <sub>(CCLK)</sub> + (-20)	-	-	ns
	突发 ROM)					
$t_{h(D)}$	数据保持时间	[5]	0	-	-	ns
t <sub>CSHOEH</sub>	CS 高到 OE 高		-5	-	5	ns
$t_{OEHANV}$	OE 高到地址无效		-5	-	5	ns
$t_{CHOEL}$	XCLK 高到 OE 低		-5	-	5	ns
t <sub>CHOEH</sub>	XCLK 高到 OE 高		-5	-	5	ns
写周期参数				•		•
t <sub>AVCSL</sub>	地址有效到 CS 低	[1]	Tcy <sub>(CCLK)</sub> -10	-	-	ns
t <sub>CSLDV</sub>	CS 低到数据有效		-5	-	5	ns
t <sub>CSLWEL</sub>	CS 低到 WE 低		-5	-	5	ns
$t_{CSLBLSL}$	CS 低到 BLS 低		-5	-	5	ns
$t_{ m WELDV}$	WE 低到数据有效		-5	-	5	ns
t <sub>CSLDV</sub>	CS 低到数据有效		-5	-	5	ns
$t_{\mathrm{WELWEH}}$	WE 低到 WE 高	[2]	$Tcy_{(CCLK)} \times$	-	$Tcy_{(CCLK)} \times$	ns
			(1+WST2)-5		(1+WST2)+5	
$t_{BLSLBLSH}$	BLS 低到 BLS 高	[2]	$Tcy_{(CCLK)} \times$	-	$Tcy_{(CCLK)} \times$	ns
			(1+WST2)-5		(1+WST2)+5	
$t_{\mathrm{WEHANV}}$	WE 高到地址无效	[2]	Tcy <sub>(CCLK)</sub> -5	-	Tey <sub>(CCLK)</sub> +5	ns
$t_{WEHDNV}$	WE 高到数据无效	[2]	$(2 \times \text{Tey}_{(\text{CCLK})})$ -5	-	$(2 \times \text{Tey}_{(\text{CCLK})}) + 5$	ns
$t_{\rm BLSHANV}$	BLS 高到地址无效	[2]	Tey <sub>(CCLK)</sub> -5	-	Teclk+5	ns
$t_{\rm BLSHDNV}$	BLS 高到数据无效	[2]	$(2 \times \text{Tey}_{(\text{CCLK})})$ -5	-	$(2 \times \text{Tey}_{(\text{CCLK})}) + 5$	ns
$t_{CHDV}$	XCLK 高到数据有效		-	-	10	ns
$t_{CHWEL}$	XCLK 高到 WE 低		-	-	10	ns
t <sub>CHBLSL</sub>	XCLK 高到 BLS 低		-	-	10	ns
$t_{CHWEH}$	XCLK 高到 WE 高		-	-	10	ns
$t_{CHBLSH}$	XCLK 高到 BLS 高		-	-	10	ns
$t_{CHDNV}$	XCLK 高到数据无效		-	-	10	ns

<sup>[1]</sup> 初始访问除外,初始访问时地址在 Tcy(CCLK)有效之前建立。

<sup>[2]</sup>  $Tey_{(CCLK)}=1/CCLK$ .

<sup>[3]</sup> 最后的地址有效, CS LOW, OE LOE 到数据有效。

<sup>[4]</sup> 地址有效到数据有效。

<sup>[5]</sup> 最早的 CS HIGH, OE HIGH, 地址改变到数据无效。

表 15 标准读访问说明

访问周期	最大频率	WST 设定	存储器访问时间要求
		WST≥0;四舍五入为整数	
标准读	$f_{MAX} \leqslant \frac{2 + WST1}{t_{RAM} + 20ns}$	$WST1 \ge \frac{t_{RAM} + 20ns}{t_{CYC}} - 2$	$t_{RAM} \leq t_{CYC} \times (2+WST1) - 20ns$
标准写	$f_{MAX} \leqslant \frac{1 + WST2}{t_{WRITE} + 5ns}$	$WST2 \ge \frac{t_{WRITE} - t_{CYC} + 5}{t_{CYC}}$	$t_{WRITE} \leq t_{CYC} \times (1+WST2) - 5ns$
突发读一初始读	$f_{MAX} \leqslant \frac{2 + WST1}{t_{INIT} + 20ns}$	$WST1 \ge \frac{t_{INIT} + 20ns}{t_{CYC}} - 2$	$t_{INIT} \leq t_{CYC} \times (2+WST1) - 20ns$
突发读-连续读	$f_{MAX} \leqslant \frac{1}{t_{ROM} + 20ns}$	N/A	$t_{ROM} \leq t_{CYC} - 20$ ns

# 9.1 时序




图 6 外部存储器读访问




图 7 外部存储器写访问





图 8 外部时钟时序


## 9.2 LPC2292/LPC2294 功耗测量



测试条件:代码从片内 RAM 执行;所有外设在 PCONP 寄存器中使能;PCLK=CCLK/4。

- (1) 25℃下为 1.8V 内核 (典型值)
- (2) 25℃下为 1.65V 内核 (典型值)


图 9 LPC2292/2294 不同频率 (CCLK) 和温度下 I<sub>DD(act)</sub>的测量



测试条件:进入空闲模式,代码从片内 RAM 执行;所有外设在 PCONP 寄存器中使能;PCLK=CCLK/4。

- (1) 25℃下为 1.8V 内核(典型值)
- (2) 25℃下为 1.65V 内核 (典型值)

图 10 LPC2292/2294 不同频率 (CCLK) 和温度下 I<sub>DD</sub> 的空闲测量




测试条件:进入掉电模式,代码从片内 RAM 执行;所有外设在 PCONP 寄存器中使能。

- (1) 1.95V 内核
- (2) 1.8V 内核
- (3) 1.65V 内核

图 11 LPC2292/2294 不同温度下 I<sub>DD(pd)</sub>的测量

# 10. 封装

LQFP144: LQFP 封装; 144 脚; 本体 20×20×1.4mm



#### DIMENSIONS (mm are the original dimensions)

UNIT	A max.	A <sub>1</sub>	A <sub>2</sub>	А3	bp	С	D <sup>(1)</sup>	E <sup>(1)</sup>	е	H <sub>D</sub>	HE	L	Lp	v	w	у	Z <sub>D</sub> <sup>(1)</sup>	Z <sub>E</sub> <sup>(1)</sup>	q
mm	1.6	0.15 0.05	1.45 1.35	0.25	0.27 0.17	0.20 0.09	20.1 19.9	20.1 19.9		22.15 21.85		1	0.75 0.45	0.2	0.08	0.08	1.4 1.1	1.4 1.1	7° 0°


#### Note

<sup>1.</sup> Plastic or metal protrusions of 0.25 mm maximum per side are not included.

OUTLINE		REFER	EUROPEAN	ISSUE DATE		
VERSION	IEC	JEDEC	JEITA	PROJECTION	ISSUE DATE	
SOT486-1	136E23	MS-026			<del>-00-03-14-</del> 03-02-20	

图 12 SOT486-1(LQFP144)封装

TFBGA144: TFBGA 封装; 144 球; 本体 12×12×0.8mm



OUTLINE		REFER	RENCES	EUROPEAN	ICCLIE DATE	
VERSION	IEC	JEDEC	JEITA	PROJECTION	ISSUE DATE	
SOT569-1		MO-216			<del>-03-07-09</del> 05-09-14	

图 13 SOT569-1 (TFBGA144)封装

# 11. 缩写词

表 16 首字母缩写表

缩写	描述
ADC	模数转换器
CAN	控制器局域网络
CISC	复杂指令集计算机
CPU	中央处理单元
FIFO	先入先出
GPIO	通用输入/输出
PLL	锁相环
PWM	脉宽调节器
RAM	随机存取存储器
RISC	精简指令集计算机
SPI	串行外设接口
SRAM	静态随机存取存储器
SSP	同步串行端口
UART	通用异步接收器/发送器
VPB	VLSI 外围总线

# 12.修改记录

表 17 修改记录

文档 ID	发布日期	数据手册状态 更改通知		版本号	取代						
LPC2292_2294_3	20051101	产品数据手册			LPC2292_2294-02						
修改:	● 重	● 重新设计数据手册的格式来符合 Philips 半导体标准新的描述和信息。									
	● 增加了新的器件 LPC2292FET144。										
	● 更新整个数据手册的温度范围。										
LPC2292_2294-02	20041223	产品数据		9397 750 13152	LPC2292_2294-01						