VOLUME 21, NUMBER 1

JANUARY/FEBRUARY 2019

Special Issue

Guest Editors' Introduction
Race to Exascale

Jack Dongarra, Steven Gottlieb, and William T. C. Kramer

Theme Articles

6 High Performance
Computing Development
in China: A Brief Review and
Perspectives

Depei Qian and Zhongzhi Luan

17 Exascale Computing in the United States

Douglas Kothe, Stephen Lee, and Irene Qualters

30 Reflecting on the Goal and Baseline for Exascale Computing: A Roadmap Based on Weather and Climate Simulations

Recommended by the Editors

42 The European
Approach to the
Exascale Challenge
Gustav Kalbe

48 Japan's Flagship 2020 "Post-K" System

Bob Sorensen

Feature Article

Degradation Degree
Considered Method
for Remaining Useful Life
Prediction Based on
Similarity

Zeming Liang, Jianmin Gao, Hongquan Jiang, Xu Gao, Zhiyong Gao, and Rongxi Wang

China y Japón → 2020 EEUU y UE → 2023






Race to Exascale

• Introduction to Terascale Code Development (Sep/2004)

www.psc.edu/training/TCD_Sep04/index.html





Tipos de Computadores Paralelos comParalelos-56

¡ MÁS DE 60 AÑOS TRABAJÁNDOSE EN ESTE CAMPO!

ei.cs.vt.edu/~history/Parallel.html

```
1955: IBM704 (FPU) Gene Amdahl
```

1956: IBM STRETCH (* 100 pero 1961 * 50)

1962: Burroughs D825 (1 a 4 CPU's)

1965: Dijkstra (R.C.) Cooley & Tukey (FFT)

1966: Taxonomia de Flynn

1968: Dijkstra (Semáforos)

1969: MULTICS (con 8 CPU's)

1976: Cray I (Más potente hasta 1985 => Cray II)



Tipos de Computadores Paralelos comParalelos-57


IBM STRETCH (1961)



Cray I (1976)



CM5 (1993)




3 días



1 seg

¿1 hora?

 Combina Flujo de Datos y Flujo de Instrucciones con (Único) Single y Múltiple, dando 4 combinaciones:



SISD Una Instrucción Un Dato Von Neumann

SIMD Una Instrucción Muchos Datos Vectoriales / Sistólicos


MISD Muchas Instrucciones Un Dato Pipeline?


MIMD Muchas Instrucciones Muchos Datos Multiprocesadores / Multicomputadores




MIMD: Muchas Instrucciones Muchos Datos








M. Privada (Multicomputador)



var a: int; a = 5; send(t2, &a) var aa: int; rec(t1, &aa) if (aa>0) • Problema de tener varias cachés




- En general resuelto por HW
- Sistemas de memoria común con cachés coherentes
- Protocolos de coherencia:
 - Bus Snoop
 - Red Directorios

Multiprocesadores

comParalelos-61





Bus → Pocos procesadores

4 Xeon • 2,2GHz • 2MB caché 6GB Mem • 73GB Disco * 4 10.730 € → 2004

24 POWER7 8cores y 6TB + 2.463TB

14.276.808 \$ con descuento en Ago2010

UHD Graphics 630


• Intel Core i3 8100 (4 núcleos a 3,6 GHz) => Mar/2019 603€




14 nm

core

→ 256KB (L1I+L1D) L1 L₁D 32KB 32KB L2 **→** 1MB → 6MB (Smart Cache) → Común LLC L3 L2 Sin HT → 4 cores | 4 threads 256KB





Memoria Privada | Memoria Distribuída

MPP



ASCI Q (#2 Nov02)

8192 Pi

13,88 TF

175 millones €

COW/NOW



System X (#7 Nov04)

2200 Pi (G5)

10,28 TF

4,5 millones €

Beowulf



xSeries 345 overview



12 Pi, 48.000 €



Sep/2008


21 servidores Supermicro Intel Core 2 Q6600 2,4GHz + 4GB

84 núcleos + 84GB

20.600€ → 21 servidores 1.000€ → armario

Ejemplos de Jerarquía de Memoria comParalelos-65 proPar 2002 **ASCI Q** Virginia Tech's X Earth Simulator - 10 TB Main Memory 22 TB **4 TB** 2003 Disk Unit 2004 230 TB for User Disks 440 TB 176 TB - 460 TB for Work Disk: 108) 2007 Nov/2013 Automatic Recall / Migration I/O Control Station by the Operation Support Software Tianhe-2 (mover) Developed by The Earth Simulator R&D center 1,3 PB Jun/2020 12,4 PB Fugaku MTBF = 6,16 días*4,9 PB ; 3.120.000 150 PB núcleos!


MultiC más integrado




Hipercubo

Parámetros de interés:


- Ancho de banda (agregado vs bisección)
- Latencia (Msj[0], Msj[N])
- Diámetro
- Coste (grado: #puertos comunicaciones)






Toro 2D

¿ Por qué todo esto ?





¡ Anillo embebido!

HIPERCUBO




- \bigcirc Diámetro = $\log_2 N$
- Grado = $log_2 N$
- Fácil encaminar






Encaminamiento en HIPERCUBO (Sea N=16)



- Numerar nodos en binario. Nodos adyacentes difieren en un bit (el asociado a la dirección que les une)
- 2. Enviar mensaje por el enlace asociado a la menor dirección donde no coinciden bit del nodo actual y bit del nodo destino

¿ Realizar ORX ?

0111 ORX 1010 = 1101






- Hardware rápido y barato (cada año | año y medio más)
 CPU (Core i7, AMD Zen, IBM PowerPC, ...)
 Memoria P. y Caché (4..16GB y 2MB..8MB)
 Disco (2..8TB 7200rpm RAID)
- Tecnologías de interconexión


 Ethernet (Fast, Giga, 10Giga), Infiniband,
- Software
 Sistema Operativo (Linux, Solaris, Windows, ...)
 Entorno de programación (PVM, MPI, ... ⇔ C, C++,)

25/50 and 100Gb Ethernet Soon to be Most Deployed Ethernet Bandwidth Mellanox Blog





Más común (barato)



	Gbps	Latencia?	TarjetaRed	Switch (16)
GigaEthernet	1	29120µs	10€	80€
10GigaEthernet	10	10µs	400€	1.600€
Infiniband	10	4µs	500\$	6.000\$

MsjMin 64B

Ojo, todavía menos!

Red ETSISI GigaEthernet

4B

0..1500B

2B

6B

6B

8B

Control Error

Datos (variable)

Tipo

Origen

Dirección Dirección Destino

Preámbulo


+ COLISIONES

dirección

ALGUNAS MEDIDAS DE PARALELISMO

GRADO: Número de CPU's para las que tengo trabajo simultaneo

GRANO: Tamaño (# instrucciones) asignado a cada CPU



• GRADO y GRANO: ¡ Pintar 18 habitaciones!





¿18 pintores => Grado = 18 Grano = 1h?

¿Sólo cuento con 3 pintores?


¿Tengo 7 pintores?





¿Me la pega mi marido | mujer?

• ordenarPar: Ordenar un vector en memoria



• ACELERACIÓN: "Speedup" Cuántas veces más rápido al contar con "n" CPU's en vez de una. (Absoluta)

$$Sn = T_{\text{secuencial}} / T_{\text{paralelo}} = T^1 / T^n$$

SI CON UNA CPU SE ORDENA EN 1 MINUTO,

¿CON 4 CPU's SE ORDENA EN? ===> 15", 20",???

$$1 \le Sn \le n$$

n = Máximo teórico



• EFICIENCIA: Lo mismo, pero teniendo en cuenta "n". (Relativa)


$$En = S_n / n = T^1 / nT^n$$


$$1/n \le En \le 1$$

1 = Máximo teórico




• ACELERACIÓN: ¿Por qué no tanto?







• ACELERACIÓN: ¿Por qué no tanto?



• ACELERACIÓN: ¿Puede que todavía más?





Aceleración en tres versiones de un programa paralelo Pfeiffer et al. 1995 (AMBER en Intel Paragon 128 µP)



Sn y En resolviendo Sistemas Lineales de 1000 variables (Jack Dongarra, 2004)

ORDENADOR	#UP	$T^1(S)$	$T^{N}(S)$	S_N	$\mathbf{E}_{\mathbf{N}}$	
Hitachi S-3800/480	4	0,10	0,032	3,21	0,80	
NEC SX-3*4R	4	0,13	0,044	2,91	0,73	
Cray C90	16	0,74	0,062	11,95	0,75	
IBM ES/9000	8	1,58	0,293	5,34	0,67	
Convex C4/	2	0,95	0,501	1,89	0,95	
Meiko CS2	32	6,89	1,030	6,69	0,21	
Fujitsu AP1000	512	160,0	1,100	147,0	0,29	
Intel Delta	64	22,00	1,900	11,50	0,18	
Intel iPSC/860	128	22,00	2,800	7,68	0,06	
Sun Sparc2000	8	26,71	3,370	7,92	0,99	

Sn y En resolviendo Sistemas Lineales de 1000 variables (Jack Dongarra, 2004)

ORDENADOR	#UP	$T^1(S)$	$T^{N}(S)$	S_N	$\mathbf{E}_{\mathbf{N}}$
Intel Delta	512	22,0	1,5	14,70	0,03
Intel Delta	256	22,0	1,6	13,80	0,05
Intel Delta	128	22,0	1,7	12,90	0,10
Intel Delta	64	22,0	1,9	11,50	0,18
Intel Delta	32	22,0	2,2	10,00	0,31
Intel Delta	16	22,0	2,9	7,59	0,47
Intel Delta	8	22,0	4,1	5,37	0,67
Intel Delta	4	22,0	6,7	3,28	0,82
Intel Delta	2	22,0	11,6	1,90	0,95





Figure 5: Speedups of the GTC-P code on the quad-core IBM Bkye-Gene-P (courtesy of S. Ethier)



Sn


Significado

$$Sn = \frac{n}{1 + (n-1) F}$$

$$F=5\% => Lim Sn = 20!$$

TABLE 1. Upper Bound on Speedup, f=0.99

Base Cor quivalent	e Amdal	Symmetri	ymmetri	Dynamic
# 🖺	98 Base	3 14	14	< 1
64	39	39	49	< 6
256	72	80	166	< 22
1024	91	161	531	< 78



"Amdahl's Law in the Multicore Era"

Mark D. Hill & Michael R. Marty 2007