Maciej Byczko	Prowadzący:	Numer ćwiczenia
Bartosz Matysiak	dr inż. Jacek Mazurkiewicz	
PN 10:50 TP	Temat ćwiczenia:	Ocena:
Grupa: B	Data wykonania:	

Spis treści

1	Polecenie	3
2	Rozwiązanie2.1Kod VHDL2.2Kod VHDL TestBench2.3Symulacja2.4Schemat układu z wykorzystaniem zaprojektowanego modułu	4
3	3.1 Kod UCF	
4	Wnioski	7

1 Polecenie

Licznik synchroniczny rewersyjny 8-bitowy pracujący w kodzie naturalnym binarnym. Wartość inicjująca licznik ma być ładowana z klawiatury komputera PC poprzez uruchomiony na nim terminal.

Oznacza to, że do przystawki dotrze kod ASCII naciśniętego klawisza poprzez port szeregowy RS232 i ten właśnie kod ma inicjować licznik. Licznik po przyjęciu kodu zaczyna liczyć - grupa wybiera czy będzie zwiększał swój stan - będzie początkowo - pozytywny, czy też zmniejszał swój stan - będzie początkowo - negatywny.

Bieżący stan licznika ma być wyświetlany w postaci 2-cyfrowej liczby szesnastkowej na wyświetlaczu 7-segmentowym. W dowolnym momencie pracy licznika możemy zmieniać kierunek zliczania wybranym guzikiem z przystawki. Może to być jeden guzik - przełącznik góra/dół, mogą być użyte dwa guziki - jeden włącza zliczanie w górę, drugi - zliczanie w dół.

Realizacja zadania wymaga zatem napisania w VHDL-u własnego modułu, który będzie realizował działanie licznika oraz spięcie tego modułu z gotowymi modułami obsługi urządzeń wejścia/wyjścia przystawki: odbiornika portu RS232 oraz obsługi wyświetlacza 7-segmentowego w wersji wielocyfrowej.

2 Rozwiązanie

Aby wykonać w pełni działający licznik wiemy że potrzebujemy następujące wejścia/wyjścia:

- Wejście na parametry podane z klawiatury
- Zegar na podstawie którego wywołamy kolejny stan
- Reset za pomocą którego będziemy informować licznik że chcemy wprowadzić nową wartość
- Kontrolę w jaki sposób licznik będzie liczyć (do przodu/do tyłu)

Licznik bazuje na 8 bitach więc w momencie przepełnienia ustawiliśmy że licznik wraca do wartości:

- Zerowej gdy liczy do przodu
- Maksymalnej gdy liczy do tyłu

Wykonaliśmy to w "sprytny" sposób wiedząc że możemy ikrementować bądź dekrementować wartość bitową więc nie potrzebujemy żadnych dodatkowych zmiennych.

2.1 Kod VHDL

```
library IEEE;
  use IEEE.STD LOGIC 1164.ALL;
  use ieee.std_logic_unsigned.all;
  use IEEE.STD LOGIC ARITH.ALL;
  use ieee.numeric std.all;
5
  entity counterMod is
7
                        STD_LOGIC_VECTOR (7 downto 0);
      Port (WEJ: in
              REVERSE: in
                            STD LOGIC;
              CLK LF : in
                           STD LOGIC;
10
              RESET: in
                          STD LOGIC;
11
```

```
STD_LOGIC_VECTOR (7 downto 0));
               WYJ : out
12
  end counterMod;
13
14
   architecture Behavioral of counterMod is
15
16
     signal current_state: STD_LOGIC_VECTOR(7 downto 0);
17
18
  begin
19
20
     process1: process(CLK_LF, RESET, REVERSE)
21
     begin
        – gdy wcisniety reset, pobranie wartosci z klawiatury
23
       if RESET = '1' then
24
         current state <= WEJ;
25
       elsif rising_edge(CLK_LF) then
26
         if REVERSE = '0' then
            if current state = "111111111" then
              current_state <= "000000000";
            else
30
              current_state <= current_state + 1;
31
           end if;
32
         else
33
            if current_state = "00000000" then
              current_state <= "111111111";</pre>
35
            else
36
              current_state <= current_state - 1;
37
           end if;
38
         end if;
39
40
        end if;
43
     end process process1;
44
45
    WYJ <= current state;
46
47
  end Behavioral;
```


2.2 Kod VHDL TestBench

```
LIBRARY ieee;
  USE ieee.std_logic_1164.ALL;
  ENTITY counter mod benchmark IS
  END counter_mod_benchmark;
5
  ARCHITECTURE behavior OF counter_mod_benchmark IS
7
      COMPONENT counterMod
9
      PORT(
10
                      std_logic_vector(7 downto 0);
           WEJ : IN
11
           REVERSE : IN std_logic;
12
```

```
CLK_LF : IN std_logic;
13
             RESET : IN std_logic;
14
             WYJ : OUT std_logic_vector(7 downto 0)
15
            );
16
       END COMPONENT;
17
18
      —Inputs
19
      signal WEJ : std_logic_vector(7 downto 0) := (others => '0');
20
      signal REVERSE : std_logic := '0';
      signal CLK_LF : std_logic := '0';
22
      signal RESET : std_logic := '0';
23
24
     —Outputs
25
      signal WYJ: std logic vector (7 downto 0);
26
27
      — Clock period definitions
      constant CLK_LF_period : time := 10 ns;
30
  BEGIN
31
32
     — Instantiate the Unit Under Test (UUT)
33
      uut: counterMod PORT MAP (
34
              WEJ \implies WEJ,
              REVERSE => REVERSE,
36
              CLK_LF \Rightarrow CLK_LF,
37
              RESET \Rightarrow RESET,
38
              WYJ \implies WYJ
39
            );
40
41
      — Clock process definitions
      CLK_LF_process : process
43
      begin
44
       CLK LF \ll '0';
45
       wait for CLK_LF_period/2;
46
       CLK LF \ll '1';
47
       wait for CLK_LF_period/2;
48
      end process;
50
      — Stimulus process
51
      stim_proc: process
52
      begin
53
           - hold reset state for 100 ns.
55
       WEJ <= "111111100", "111110011" after 650ns;
        -CLK_LF <= not CLK_LF after 50 ns;
57
       RESET <= \ '1', \ '0' \ after \ 10ns \,, \ '1' \ after \ 650ns \,, \ '0' \ after \ 750ns \,;
58
       REVERSE \ll '0', '1' after 650 ns;
59
          wait;
60
      end process;
61
  END;
```

2.3 Symulacja


Rysunek 1: Początek symulacji



Rysunek 2: Wprowadzenie nowej wartości




Rysunek 3: Odwrócenie kolejności odliczania



2.4 Schemat układu z wykorzystaniem zaprojektowanego modułu

Rysunek 4: Schemat z podłączoną klawiaturą oraz wyświetlaczem LED



3 Fizyczna implementacja

3.1 Kod UCF

```
# Clocks

NET "Clk_LF" LOC = "P7" | BUFG = CLK | PERIOD = 5ms HIGH 50%;

NET "Clk_XT" LOC = "P5" | BUFG = CLK | PERIOD = 500 ns HIGH 50%;

**High Keys**
```

```
NET "REVERSE" LOC = "P42";
  NET "RST" LOC = "P40";
  # DISPL. 7—SEG
  NET "D7S D(0)" LOC = "P8"
                                SLEW = "SLOW";
10
      "D7S D(1)" LOC = "P6"
                                        "SLOW"
                                SLEW =
  NET "D7S D(2)" LOC = "P4"
                                       "SLOW" :
                                SLEW =
12
      "D7S D(3)" LOC =
                                SLEW = "SLOW"
  NET
                        "P9"
      "D7S S(0)" LOC = "P12";
                               # Seg. A; shared with LED<10>
      "D7S S(1)" LOC = "P13";
                               # Seg. B;
                                           shared
                                                  with LED<8>
  NET "D7S S(2)" LOC = "P22";
                                # Seg.
                                       C;
                                           shared
                                                  with LED<12>
      "D7S_S(3)" LOC = "P19"; # Seg. D;
                                           shared
                                                  with LED<14>
17
      "D7S_S(4)" LOC = "P14";
                                # Seg. E;
                                           shared
                                                  with LED<15>
18
  NET "D7S S(5)" LOC = "P11"; \# Seg. F;
                                           shared
                                                  with LED<9>
19
  NET "D7S_S(6)" LOC = "P20"; # Seg. G; shared with LED<13>
20
  NET "D7S_S(7)" LOC = "P18"; \# Seg. DP; shared with LED<11>
21
22
  \# RS - 232
  NET "RS_RX" LOC = "P1";
```

4 Wnioski

W trakcie wykonywania tak zaawansowanego zadania laboratoryjnego, jakim okazał się opisywany tutaj licznik synchroniczny, napotkaliśmy na szereg pomniejszych wyzwań, z którymi przyszło nam się zmierzyć; jednym z nich okazało się umiejscowienie jednej w instrukcji przypisania w kodzie VHDL tworzonego modułu. Początkowo umieściliśmy przypisanie do wejścia w zakresie procesu; powodowało to, początkowo dla nas niezrozumiałe, opóźnienie przypisania tego sygnału o pół okresu naszego licznika. Po wnikliwej analizie udało nam się jednak sprostować popełnioną gafę, i umieścić owe przypisanie jako niezależną instrukcję współbieżną. Przykład ten pozwolił nam na utrwalenie wiedzy wyniesionej z wykładu.

Kolejnym wyzwaniem, z jakim przyszło nam się zmierzyć w trakcie laboratoriów, była konieczność podziału częstotliwości 240Hz zegara **CLK_LF**. Była ona podyktowana tym, że dwa z modułów użytych w projekcie (Display4x7S oraz nasz własny) używały różnych ustawień tego samego zegara. Finalnie, problem zdecydowaliśmy się rozwiązać poprzez wprowadzenie w kodzie naszego układu dodatkowego stanu, który zliczałby cykle zegara wejściowego. Każdy bit dodatkowego stanu umożliwił spowolnienie układu licznika 2 razy; dla podanej częstotliwości zegara uznaliśmy zatem rozmiar 8-bitów za odpowiedni.