Maciej Byczko	Prowadzący:	Numer ćwiczenia	
Bartosz Matysiak	dr inż. Jacek Mazurkiewicz	2	
PN 10:50 TP	Temat ćwiczenia:	Ocena:	
	Układy Kombinacyjne	0 0011611	
Grupa:	Data wykonania:		
В	10 Października 2021		

# Spis treści

1	$\mathbf{Z}\mathbf{ad}$	anie 1		<b>2</b>
	1.1	Polece	enie	. 2
	1.2	Rozwi	iązanie	. 2
		1.2.1	Schemat układu	. 2
		1.2.2	Kod VHDL	. 2
		1.2.3	Symulacja	. 3
2	Zad	anie 2		3
	2.1	Polece	enie	. 3
	2.2	Rozwi	iązanie	. 3
		2.2.1	Wyprowadzenie	
		2.2.2	Tabela prawdy	
		2.2.3	Siatka Karnaugh	. 4
		2.2.4	Schemat układu	. 5
		2.2.5	Kod VHDL	. 5
		2.2.6	Symulacja	. 6
3	Zad	anie 3		7
	3.1	Polece	enie	. 7
	3.2	Rozwi	iązanie	. 7
		3.2.1	Tabela Prawdy	. 7
		3.2.2	Siatki Karnaugh	. 7
		3.2.3	Schemat układu	. 8
		3.2.4	Kod VHDL	. 8
		3.2.5	Symulacja	. 10
4	Wni	ioski		10


### 1 Zadanie 1

### 1.1 Polecenie

Wykonać dowolną bramkę - funktor: 2 wejścia, 1 wyjście

### 1.2 Rozwiązanie

#### 1.2.1 Schemat układu




#### 1.2.2 Kod VHDL

```
LIBRARY ieee;
  USE ieee.std_logic_1164.ALL;
  USE ieee.numeric_std.ALL;
  LIBRARY UNISIM;
  USE UNISIM. Vcomponents. ALL;
  ENTITY schematic_zad1_schematic_zad1_sch_tb_IS
  END schematic_zad1_schematic_zad1_sch_tb;
  ARCHITECTURE behavioral OF schematic_zad1_schematic_zad1_sch_tb IS
     COMPONENT schematic zad1
10
         PORT (
11
            Wej1 : IN STD_LOGIC;
12
            Wej2: IN STD_LOGIC;
13
            Wyj1 : OUT STD_LOGIC);
14
     END COMPONENT;
      SIGNAL Wej1 : STD_LOGIC;
      SIGNAL Wej2 : STD_LOGIC;
18
      SIGNAL Wyj1 : STD_LOGIC;
19
20
  BEGIN
21
22
     UUT : schematic zad1 PORT MAP(
23
         Wej1 \implies Wej1,
         Wej2 \implies Wej2,
25
         Wyj1 \implies Wyj1
26
      );
27
28
      Wej1 <= '0', '1' AFTER 100 ns, '0' AFTER 300 ns;
29
      Wej2 <= '0', '1' AFTER 200 ns, '0' AFTER 400 ns;
```

31 32 END;

### 1.2.3 Symulacja



# 2 Zadanie 2

### 2.1 Polecenie

Implementacja funkcji logicznej  $G(w, x, y, z) = \prod (0, 2, 3, 4, 6, 7, 9, 11, 12, 13, 15)$ 

# 2.2 Rozwiązanie

### 2.2.1 Wyprowadzenie

$$G(w, x, y, z) = \prod (0, 2, 3, 4, 6, 7, 9, 11, 12, 13, 15)$$

$$= \sum (1, 5, 8, 10, 14) = \sum (0001, 0101, 1000, 1010, 1110)$$

$$= \overline{w} \overline{y} z + \overline{w} x \overline{y} z + w \overline{x} y \overline{z} + w x y \overline{z} + w x y \overline{z}$$

$$= \overline{w} \overline{y} z (\overline{x} + x) + w \overline{z} (\overline{x} \overline{y} + \overline{x} y + x y)$$

$$= \overline{w} \overline{y} z + w \overline{z} (\overline{x} (\overline{y} + y) + x y)$$

$$= \overline{w} \overline{y} z + w \overline{z} (\overline{x} + x y)$$

$$= \overline{w} \overline{y} z + w \overline{z} ((\overline{x} + x)(\overline{x} + y))$$

$$= \overline{w} \overline{y} z + w \overline{z} ((\overline{x} + y))$$

$$= \overline{w} \overline{y} z + w \overline{z} ((\overline{x} + y))$$


$$= \overline{w} \overline{y} z + w \overline{z} z + w \overline{z} y$$

$$(9)$$

# 2.2.2 Tabela prawdy


Kod dziesiętny	W	X	У	Z	G
0	0	0	0	0	0
1	0	0	0	1	1
2	0	0	1	0	0
3	0	0	1	1	0
4	0	1	0	0	0
5	0	1	0	1	1
6	0	1	1	0	0
7	0	1	1	1	0
8	1	0	0	0	1
9	1	0	0	1	0
10	1	0	1	0	1
11	1	0	1	1	0
12	1	1	0	0	0
13	1	1	0	1	0
14	1	1	1	0	1
15	1	1	1	1	0

# 2.2.3 Siatka Karnaugh



Rysunek 1:  $Wyj_G = w\overline{x}\overline{z} + \overline{w}\overline{y}z + wy\overline{z}$ 

#### 2.2.4 Schemat układu




#### 2.2.5 Kod VHDL

```
LIBRARY ieee;
  USE ieee.std_logic_1164.ALL;
  USE ieee.numeric_std.ALL;
  LIBRARY UNISIM;
  USE UNISIM. V components. ALL;
  ENTITY schematic_zad2_schematic_zad2_sch_tb_IS
  END schematic_zad2_schematic_zad2_sch_tb;
  ARCHITECTURE behavioral OF schematic_zad2_schematic_zad2_sch_tb IS
     COMPONENT schematic_zad2
10
        PORT (
11
            WejW: IN STD_LOGIC;
12
            WejX : IN STD_LOGIC;
13
            WejZ : IN STD_LOGIC;
14
            WejY: IN STD_LOGIC;
15
            WyjG : OUT STD_LOGIC);
     END COMPONENT;
17
18
     SIGNAL WejW : STD_LOGIC :=
                                  '0';
19
     SIGNAL WejX : STD_LOGIC :=
20
     SIGNAL WejZ : STD_LOGIC :=
21
     SIGNAL WejY : STD_LOGIC :=
                                   '0';
22
     SIGNAL WyjG : STD_LOGIC :=
                                  ,0;
  BEGIN
25
26
     UUT : schematic_zad2 PORT MAP(
27
```

```
WejW \implies WejW,
28
           WejX \implies WejX,
29
           WejZ \implies WejZ,
30
          WejY \implies WejY,
          WyjG \implies WyjG
32
       );
33
34
      WejW \le NOT WejW AFTER 800 ns;
35
       WejX \le NOT WejX AFTER 400 ns;
36
       WejY <= NOT WejY AFTER 200 ns;
37
       WejZ <= NOT WejZ AFTER 100 ns;
  END;
```

### 2.2.6 Symulacja



# 3 Zadanie 3

# 3.1 Polecenie


Implementacja układu translatora kodu 4-bit kod NKB na 4-bit kod Aikena


# 3.2 Rozwiązanie

# 3.2.1 Tabela Prawdy

I/- J J-::-4	NKB			Kod Aikena				
Kod dziesiętny	W	Х	У	z	W	X	У	Z
0	0	0	0	0	0	0	0	0
1	0	0	0	1	0	0	0	1
2	0	0	1	0	0	0	1	0
3	0	0	1	1	0	0	1	1
4	0	1	0	0	0	1	0	0
5	0	1	0	1	1	0	1	1
6	0	1	1	0	1	1	0	0
7	0	1	1	1	1	1	0	1
8	1	0	0	0	1	1	1	0
9	1	0	0	1	1	1	1	1
10	1	0	1	0	-	-	-	-
11	1	0	1	1	-	-	-	-
12	1	1	0	0	-	-	-	-
13	1	1	0	1	-	-	-	-
14	1	1	1	0	-	-	-	-
15	1	1	1	1	-	-	-	-


# 3.2.2 Siatki Karnaugh





$$w_A = xz + xy + w$$

 $x_A = x\overline{z} + xy + w$ 




		yz				
		00	01	11	10	
wx	00	0	1	1	0	
	01	0	1	1	0	
	11	-	-	-	-	
	10	0	1	-	-	

$$y_A = \overline{x}y + x\overline{y}z + w$$

 $z_A = z$ 

### 3.2.3 Schemat układu




### 3.2.4 Kod VHDL

```
LIBRARY ieee;
USE ieee.std_logic_1164.ALL;
USE ieee.numeric_std.ALL;
LIBRARY UNISIM;
USE UNISIM.Vcomponents.ALL;
ENTITY schematic_zad3_schematic_zad3_sch_tb IS
END schematic_zad3_schematic_zad3_sch_tb;
```

```
ARCHITECTURE behavioral OF schematic_zad3_schematic_zad3_sch_tb_IS
9
      COMPONENT schematic_zad3
10
         PORT (
11
             WejW: IN STD_LOGIC;
12
             WejY : IN STD\_LOGIC;
13
             WejX: IN STD LOGIC;
14
             WejZ : IN STD_LOGIC;
15
             wyjX : OUT STD_LOGIC;
             wyjW : OUT STD LOGIC;
             wyjZ : OUT STD_LOGIC;
18
             wyjY : OUT STD_LOGIC);
19
      END COMPONENT;
20
21
      SIGNAL WejW : STD_LOGIC :=
22
      SIGNAL WejY : STD_LOGIC :=
                                       '0';
23
      SIGNAL WejX : STD LOGIC :=
                                       '0';
      SIGNAL WejZ : STD_LOGIC :=
                                       '0';
25
      SIGNAL wyjX : STD_LOGIC;
26
      SIGNAL wyjW : STD_LOGIC;
27
      SIGNAL wyjZ : STD_LOGIC;
28
      SIGNAL wyjY : STD_LOGIC;
29
30
  BEGIN
31
32
      UUT : schematic_zad3 PORT MAP(
33
          WejW \implies WejW,
34
          WejY \implies WejY,
35
          WejX \implies WejX,
36
          WejZ \implies WejZ,
          wyjX \implies wyjX,
          wyjW \implies wyjW,
39
          wyjZ \implies wyjZ,
40
          wyjY \implies wyjY
41
      );
42
43
      WejW <= NOT WejW AFTER 800 ns;
      WejX \leq NOT WejX AFTER 400 ns;
      WejY <= NOT WejY AFTER 200 ns;
46
      WejZ \le NOT WejZ AFTER 100 ns;
47
  END;
48
```

### 3.2.5 Symulacja



# 4 Wnioski

Do wykonania zadań wymagana była podstawowa wiedza z układów cyfrowych oraz bramek logicznych.

Pierwsze zadanie polegało na przetestowaniu jednej z dostępnych bramek aby pokazać działanie symulatora oraz nauczyć nas wgrywania programu na dostępny układ.

Drugie zadanie wymagało od nas zastosowania funkcji boolowskich oraz algebry Boole'a.

Trzecie zadanie wymagało od nas napisania translatora z kodu naturalnego binarnego do kodu Aikena. Kod ten nie jest zupełny dlatego zastosowaliśmy technikę niekreślonych wyjściowych wektorów bitowych, dla wejść znajdujących się poza dziedziną funkcji translatora. W alternatywnym podejściu możliwe byłoby ustalenie wartości spoza zbioru wartości funkcji translatora oraz zastosowanie jej jako kodu błędu.

Podczas zajęć nauczyliśmy się także, że symulator chociaż proponuje własne nazwy wejść/wyjść to w późniejszych etapach nie przyjmuje ich podczas budowania wersji programowalnej, głównie chodzi tutaj o symbole specjalne typu "\_\_".