Maciej Byczko	Prowadzący:	Numer ćwiczenia
Bartosz Matysiak	dr inż. Jacek Mazurkiewicz	6
PN 10:50 TP	Temat ćwiczenia:	Ocena:
	Licznik synchroniczny sterowany	
Grupa:	Data wykonania:	
В	15 Grudnia 2021r.	

# Spis treści

1	Polecenie	2
2	Rozwiązanie2.1 Kod VHDL2.2 Kod VHDL TestBench2.3 Symulacja2.4 Schemat układu z wykorzystaniem zaprojektowanego modułu	3 5
3	Fizyczna implementacja 3.1 Kod UCF	<b>5</b> 5
4	Wnioski	6

## 1 Polecenie

Licznik synchroniczny rewersyjny 8-bitowy pracujący w kodzie naturalnym binarnym. Wartość inicjująca licznik ma być ładowana z klawiatury komputera PC poprzez uruchomiony na nim terminal.

Oznacza to, że do przystawki dotrze kod ASCII naciśniętego klawisza poprzez port szeregowy RS232 i ten właśnie kod ma inicjować licznik. Licznik po przyjęciu kodu zaczyna liczyć - grupa wybiera czy będzie zwiększał swój stan - będzie początkowo - pozytywny, czy też zmniejszał swój stan - będzie początkowo - negatywny.

Bieżący stan licznika ma być wyświetlany w postaci 2-cyfrowej liczby szesnastkowej na wyświetlaczu 7-segmentowym. W dowolnym momencie pracy licznika możemy zmieniać kierunek zliczania wybranym guzikiem z przystawki. Może to być jeden guzik - przełącznik góra/dół, mogą być użyte dwa guziki - jeden włącza zliczanie w górę, drugi - zliczanie w dół.

Realizacja zadania wymaga zatem napisania w VHDL-u własnego modułu, który będzie realizował działanie licznika oraz spięcie tego modułu z gotowymi modułami obsługi urządzeń wejścia/wyjścia przystawki: odbiornika portu RS232 oraz obsługi wyświetlacza 7-segmentowego w wersji wielocyfrowej.

# 2 Rozwiązanie

Aby wykonać w pełni działający licznik wiemy że potrzebujemy następujące wejścia/wyjścia:

- Wejście na parametry podane z klawiatury
- Zegar na podstawie którego wywołamy kolejny stan
- Reset za pomocą którego będziemy informować licznik że chcemy wprowadzić nową wartość
- Kontrolę w jaki sposób licznik będzie liczyć (do przodu/do tyłu)

Licznik bazuje na 8 bitach więc w momencie przepełnienia ustawiliśmy że licznik wraca do wartości:

- Zerowej gdy liczy do przodu
- Maksymalnej gdy liczy do tyłu

Wykonaliśmy to w "sprytny" sposób wiedząc że możemy ikrementować bądź dekrementować wartość bitową więc nie potrzebujemy żadnych dodatkowych zmiennych. Za pomocą zmiennej splitter wykonaliśmy dzielnik częstotliwości aby wartość wyświetlana na ekranie była czytelna dla użytkownika

#### 2.1 Kod VHDL

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use ieee.std_logic_unsigned.all;
use IEEE.STD_LOGIC_ARITH.ALL;
use ieee.numeric_std.all;

entity counter_mod is
Port ( WEJ : in STD_LOGIC_VECTOR (7 downto 0);
REVERSE : in STD_LOGIC;
```

```
CLK_LF : in STD_LOGIC;
10
                            STD LOGIC;
              RESET: in
11
                          STD_LOGIC_VECTOR (7 downto 0));
              WYJ : out
12
  end counter mod;
13
14
   architecture Behavioral of counter_mod is
15
16
     signal current_state: STD_LOGIC_VECTOR(7 downto 0);
17
     signal splitter: STD_LOGIC_VECTOR(7 downto 0);— := "00000000";
19
  begin
20
21
     process1: process(CLK_LF, RESET, REVERSE, WEJ)—, splitter,
22
        current state)
     begin
23
          gdy wcisniety reset, pobranie wartosci z klawiatury
24
       if RESET = '1' then
         current_state <= WEJ;
26
       elsif rising_edge(CLK_LF) then
27
         splitter \le splitter + 1;
28
         if splitter = "10000000" then
29
           splitter <= "000000000";
30
           if REVERSE = '0' then
              if current state = "111111111" then
32
                current_state <= "00000000";
33
34
                current_state <= current_state + 1;
35
             end if;
36
           else
37
              if current_state = "00000000" then
                current_state <= "111111111";
              else
40
                current_state <= current_state - 1;
41
             end if;
42
           end if;
43
          end if;
44
        end if;
     end process process1;
47
48
    WYJ <= current_state;
49
50
  end Behavioral;
51
```

#### 2.2 Kod VHDL TestBench

```
LIBRARY ieee;
USE ieee.std_logic_1164.ALL;

ENTITY counter_mod_benchmark IS
END counter_mod_benchmark;
```

```
ARCHITECTURE behavior OF counter_mod_benchmark IS
       COMPONENT counterMod
9
       PORT(
10
             WEJ : IN std_logic_vector(7 downto 0);
11
                           std_logic;
            REVERSE : IN
12
            CLK_LF : IN std_logic;
13
            RESET : IN
                         std_logic;
14
            WYJ : OUT std_logic_vector(7 downto 0)
            );
       END COMPONENT;
17
18
      —Inputs
19
      signal WEJ : std_logic_vector(7 downto 0) := (others => '0');
20
      signal REVERSE : std_logic := '0';
21
      signal CLK_LF : std_logic := '0';
22
      signal RESET : std_logic := '0';
23
24
     —Outputs
25
      signal WYJ : std_logic_vector(7 downto 0);
26
27
      — Clock period definitions
28
      constant CLK_LF_period : time := 10 ns;
29
30
  BEGIN
31
32
      - Instantiate the Unit Under Test (UUT)
33
      uut: counterMod PORT MAP (
34
              WEJ \implies WEJ,
35
              REVERSE => REVERSE,
              CLK_LF \Rightarrow CLK_LF,
37
              RESET \implies RESET,
38
             WYJ \implies WYJ
39
            );
40
41
      — Clock process definitions
42
      CLK_LF_process : process
      begin
       CLK_LF \ll 0;
45
       wait for CLK_LF_period/2;
46
       CLK_LF <= '1';
47
       wait for CLK_LF_period/2;
48
      end process;
49
      — Stimulus process
51
      stim_proc: process
52
      begin
53
           - hold reset state for 100 ns.
54
55
       WEJ <= "111111100", "11110011" after 650ns;
56
       —CLK_LF <= not CLK_LF after 50ns;
```

```
RESET <= '1', '0' after 10ns, '1' after 650ns, '0' after 750ns;


REVERSE <= '0', '1' after 650ns;

wait;
end process;

END;
```

# 2.3 Symulacja

Rysunek 1: Początek symulacji



Rysunek 2: Wprowadzenie nowej wartości




Rysunek 3: Odwrócenie kolejności odliczania



# 2.4 Schemat układu z wykorzystaniem zaprojektowanego modułu

Rysunek 4: Schemat z podłączoną klawiaturą oraz wyświetlaczem LED



# 3 Fizyczna implementacja

### 3.1 Kod UCF

```
# Clocks
  NET "Clk LF" LOC = "P7"
                              BUFG = CLK \mid PERIOD = 5ms HIGH 50\%;
  NET "Clk_XT" LOC = "P5"
                              BUFG = CLK | PERIOD = 500 \,\mathrm{ns} HIGH 50\%;
  # Keys
  NET "REVERSE" LOC = "P42";
6
  NET "RST" LOC = "P40";
  # DISPL. 7—SEG
  NET "D7S_D(0)" LOC = "P8"
                                SLEW =
                                        "SLOW" ;
  NET "D7S D(1)" LOC = "P6"
                                SLEW =
                                        "SLOW":
      "D7S D(2)" LOC =
                         "P4"
                                SLEW =
                                        "SLOW" ;
       "D7S D(3)" LOC =
                                SLEW = "SLOW";
                         "P9"
13
                                # Seg. A;
  NET "D7S S(0)" LOC = "P12":
                                            shared with LED<10>
      "D7S_S(1)" LOC =
                         "P13";
                                # Seg. B;
                                            shared
                                                   with LED<8>
      "D7S_S(2)" LOC = "P22";
                                # Seg. C;
                                            shared
                                                   with LED<12>
16
  NET "D7S S(3)" LOC = "P19";
                                # Seg. D;
                                            shared
                                                   with LED<14>
                                # Seg. E;
  NET "D7S S(4)" LOC = "P14";
                                            shared
                                                   with LED<15>
      "D7S_S(5)" LOC = "P11"; # Seg. F;
                                            shared
                                                   with LED<9>
19
      "D7S_S(6)" LOC = "P20"; # Seg. G;
                                           shared with LED<13>
20
  NET "D7S_S(7)" LOC = "P18"; \# Seg. DP; shared with LED<11>
21
22
  \# RS - 232
23
  NET "RS RX" LOC = "P1";
```

## 4 Wnioski

W trakcie wykonywania tak zaawansowanego zadania laboratoryjnego, jakim okazał się opisywany tutaj licznik synchroniczny, napotkaliśmy na szereg pomniejszych wyzwań, z którymi przyszło nam się zmierzyć; jednym z nich okazało się umiejscowienie jednej w instrukcji przypisania w kodzie VHDL tworzonego modułu. Początkowo umieściliśmy przypisanie do wejścia w zakresie procesu; powodowało to, początkowo dla nas niezrozumiałe, opóźnienie przypisania tego sygnału o pół okresu naszego licznika. Po wnikliwej analizie udało nam się jednak sprostować popełnioną gafę, i umieścić owe przypisanie jako niezależną instrukcję współbieżną. Przykład ten pozwolił nam na utrwalenie wiedzy wyniesionej z wykładu.

Kolejnym wyzwaniem, z jakim przyszło nam się zmierzyć w trakcie laboratoriów, była konieczność podziału częstotliwości 240Hz zegara **CLK\_LF**. Była ona podyktowana tym, że dwa z modułów użytych w projekcie (Display4x7S oraz nasz własny) używały różnych ustawień tego samego zegara. Finalnie, problem zdecydowaliśmy się rozwiązać poprzez wprowadzenie w kodzie naszego układu dodatkowego stanu, który zliczałby cykle zegara wejściowego. Każdy bit dodatkowego stanu umożliwił spowolnienie układu licznika 2 razy; dla podanej częstotliwości zegara uznaliśmy zatem rozmiar 8-bitów za odpowiedni.

Wykonaliśmy to wewnątrz kodu VHDL ponieważ gdy próbowaliśmy wykonać to za pomocą przerzutników typu T to natrafiliśmy na błąd braku pamięci czyli brak możliwości dokładania dodatkowych elementów do schematu.