| Maciej Byczko | Prowadzący: | Numer ćwiczenia |
|------------------|------------------------------------|-----------------|
| Bartosz Matysiak | dr inż. Jacek Mazurkiewicz | 4 |
| PN 10:50 TP | Temat ćwiczenia: | Ocena: |
| F N 10.50 1F | Układy wielobitowych wejść i wyjść | Ocena: |
| Grupa: | Data wykonania: | |
| В | 8 Listopada 2021r. | |

Spis treści

| 1 | Zad | anie 1 | | | | | | | | | | | | | | | | | | | 3 |
|----------|------------|---------|------------------|-------|-------|---|-------|---|---|-------|---|---|-------|---|-------|---|---|--|---|--|----|
| | 1.1 | Polecen | ie | | | | | | | | | | | | | | | | | | 3 |
| | 1.2 | Rozwią | zanie | | | | | | | | | | | | | | | | | | 3 |
| | | 1.2.1 | Schemat układu | | | | | | | | | | | | | | | | | | 3 |
| | | 1.2.2 | Kod VHDL | | | | | | | | | | | | | | | | | | 3 |
| | | 1.2.3 | Symulacja | | | | | | | | | | | | | | | | | | 4 |
| | 1.3 | Fizyczn | a implementacja | | | | | | | | | | | | | | | | | | 4 |
| | | 1.3.1 | Kod UCF | | | | | | | | | | | | | | | | | | 4 |
| | 1.4 | | entacja klawiatu | | | | | | | | | | | | | | | | | | 4 |
| | | 1.4.1 | Schemat układu | | | | | | | | | | | | | | | | | | Ę |
| | | 1.4.2 | Kod VHDL | | | | | | | | | | | | | | | | | | 5 |
| | | 1.4.3 | Kod UCF | | | | | | | | | | | | | | | | | | 6 |
| | | | | | | | | | | | | | | | | | | | | | |
| 2 | | anie 2 | | | | | | | | | | | | | | | | | | | 6 |
| | 2.1 | Polecen | | | | | | | | | | | | | | | | | | | 6 |
| | 2.2 | Č | zanie | | | | | | | | | | | | | | | | | | 6 |
| | | | Tabele prawdy | | | | | | | | | | | | | | | | | | 7 |
| | | | Siatki Karnaugh | | | | | | | | | | | | | | | | | | Ĝ |
| | | 2.2.3 | Schemat układu | | | | | | | | | | | | | | | | | | 10 |
| | | | Kod VHDL | | | | | | | | | | | | | | | | | | 10 |
| | | 2.2.5 | Symulacja | | | | | | | | | | | | | | | | | | 11 |
| | 2.3 | | a implementacja | | | | | | | | | | | | | | | | | | 12 |
| | | 2.3.1 | Kod UCF | | | | | | | | | | | | | | | | | | 12 |
| • | 7 1 | • 0 | | | | | | | | | | | | | | | | | | | 10 |
| 3 | | anie 3 | • . | | | | | | | | | | | | | | | | | | 12 |
| | 3.1 | Polecen | | | | | | | | | | | | | | | | | | | 12 |
| | 3.2 | - | zanie | | | | | | | | | | | | | | | | | | 12 |
| | | | Tabela prawdy | | | | | | | | | | | | | | | | | | 13 |
| | | | Siatka Karnaugh | | | | | | | | | | | | | | | | | | 13 |
| | | | Schemat układu | | | | | | | | | | | | | | | | | | 14 |
| | | | Kod VHDL | | | | | | | | | | | | | | | | | | 14 |
| | 0.0 | | Symulacja | | | | | | | | | | | | | | | | | | 15 |
| | 3.3 | | a implementacja | | | | | | | | | | | | | | | | | | 15 |
| | 0.4 | | Kod UCF | | | | | | | | | | | | | | | | | | 15 |
| | 3.4 | - | entacja wyświetl | | | | | | | | | | | | | | | | | | 16 |
| | | | Schemat układu | | | | | | | | | | | | | | | | | | 16 |
| | | _ | Kod VHDL | • | • | ٠ | • | • | • | • | ٠ | • | • | • | • | • | • | | ٠ | | 16 |
| | | 3.4.3 | Kod UCF | | | | | | | | | | | | | | | | | | 17 |

| 4 | Zad | anie 4 | 1 | 18 |
|---|-----|--------|-------------------|--------|
| | 4.1 | Polece | enie | 18 |
| | 4.2 | Rozwi | riązanie | 18 |
| | | 4.2.1 | Schemat układu | 18 |
| | | 4.2.2 | Kod VHDL | 18 |
| | | 4.2.3 | Symulacja | 19 |
| | 4.3 | Fizycz | zna implementacja | 19 |
| | | 4.3.1 | Kod UCF | 19 |
| | | | | |
| 5 | Wni | ioski | | 20 |

1 Zadanie 1

1.1 Polecenie

Detektor 2-znakowej sekwencji słów 8-bitowych: wejścia 2 znaków 8-bitowych, 1 wyjście 1-bitowe – sekwencja rozpoznana / sekwencja błędna. Źródło danych: początkowo "guziki" przystawki, potem klawiatura PC via terminal.


1.2 Rozwiązanie

Do rozwiązania problemu wymagane jest od nas podłączenie dwóch komparatorów 8-bitowych (COMP8), które po pobraniu wartości od użytkownika kolejno po sobie sprawdzają wprowadzone słowa.

Aby wymusić na użytkowniku wprowadzanie odpowiedniej kolejności wpisywania wartości zastosowaliśmy przerzutnik typu "D" aby wytworzyć opóźnienie.

1.2.1 Schemat układu

Schemat dla wersji z przyciskami jako wejściem:



1.2.2 Kod VHDL

```
LIBRARY ieee;
  USE ieee.std_logic_1164.ALL;
  USE ieee.numeric_std.ALL;
  LIBRARY UNISIM;
  USE UNISIM. V components. ALL;
  ENTITY scheme scheme sch tb IS
  END scheme scheme sch tb;
  ARCHITECTURE behavioral OF scheme_scheme_sch_tb IS
     COMPONENT scheme
10
     PORT( WEJ
                : IN
                       STD_LOGIC_VECTOR (7 DOWNTO 0);
11
            WYJ : OUT STD LOGIC;
12
            CLCK
                  : IN
                         STD_LOGIC);
13
     END COMPONENT;
14
     SIGNAL WEJ: STD_LOGIC_VECTOR (7 DOWNTO 0);
```

```
SIGNAL WYJ : STD_LOGIC;
17
                    : STD\_LOGIC := '0';
      SIGNAL CLCK
19
  BEGIN
20
      UUT: scheme PORT MAP(
21
       WEJ \implies WEJ,
22
       WYJ \implies WYJ,
23
       CLCK \Rightarrow CLCK
24
      );
25
26
     CLCK <= not CLCK after 50 ns;
     WEJ <= B"0000_0000", B"0110_0001" after 200 ns, B"0010_0011" after
28
         300 ns, B"0110_0001" after 400 ns, B"0111_0011" after 500 ns;
  END;
```

1.2.3 Symulacja



1.3 Fizyczna implementacja

1.3.1 Kod UCF


```
# Clocks
  NET "CLCK" LOC = "P7" | BUFG = CLK | PERIOD = 5ms HIGH 50%;
  # Keys
  NET "WEJ(0)" LOC = "P42";
  NET "WEJ(1)" LOC = "P40";
  NET "WEJ(2)" LOC = "P43";
      "WEJ(3)" LOC = "P38";
  NET
  NET "WEJ(4)" LOC = "P37":
  NET "WEJ(5)" LOC = "P36";
                              # shared with ROT A
  NET "WEJ(6)" LOC = "P24";
                              # shared with ROT_B
  NET "WEJ(7)" LOC = "P39";
                              # GSR
12
13
  # LEDS
14
  NET "WYJ"
             LOC = "P35";
```

1.4 Implementacja klawiatury

Aby wykorzystać klawiaturę komputera jako źródło danych via terminal to musieliśmy zaimportować moduł RS232_RX ze strony laboratorium.

Aby moduł został poprawnie zaimplementowany musieliśmy go umieścić na schemacie, wczytać nowe wejścia do pliku VHDL oraz przypisać te wejścia do odpowiednich elementów zestawu fizycznego za pomocą pliku UCF.

1.4.1 Schemat układu



1.4.2 Kod VHDL

```
LIBRARY ieee;
  USE ieee.std_logic_1164.ALL;
  USE ieee.numeric_std.ALL;
  LIBRARY UNISIM;
  USE UNISIM. V components. ALL;
  ENTITY scheme_scheme_sch_tb IS
  END scheme_scheme_sch_tb;
  ARCHITECTURE behavioral OF scheme_scheme_sch_tb IS
      COMPONENT scheme
10
      PORT( WYJ
                  : OUT STD_LOGIC;
11
              CLCK
                     : IN
                            STD_LOGIC;
12
              CLR : IN
                          STD_LOGIC;
              CLK : IN
                          STD_LOGIC;
              RESET: IN
                            STD_LOGIC;
              RS_RX : IN
                            STD_LOGIC);
16
      END COMPONENT;
17
      SIGNAL WYJ : STD_LOGIC;
19
      SIGNAL CLCK : STD_LOGIC;
20
      SIGNAL CLR : STD_LOGIC;
21
      SIGNAL CLK : STD_LOGIC;
      SIGNAL RESET : STD_LOGIC;
23
      SIGNAL RS_RX : STD_LOGIC;
24
25
  BEGIN
26
      UUT: scheme PORT MAP(
27
       WYJ \implies WYJ,
28
       CLCK \Rightarrow CLCK,
29
       CLR \Rightarrow CLR,
30
       CLK \Rightarrow CLK,
31
       RESET \Rightarrow RESET,
32
       RS_RX \Rightarrow RS_RX
33
      );
34
  END;
```

1.4.3 Kod UCF

```
1 # Clocks
2 NET "CLCK" LOC = "P7" | BUFG = CLK | PERIOD = 5ms HIGH 50%;
3 NET "CLK" LOC = "P5" | BUFG = CLK | PERIOD = 500 ns HIGH 50%;

4 **
5 # Keys
6 NET "RESET" LOC = "P42";
7 NET "CLR" LOC = "P40";

8 **
9 # LEDS
10 NET "WYJ" LOC = "P35";

11 # RS-232
13 NET "RS_RX" LOC = "P1";
```

Zadanie zostało wykonane bez większych komplikacji, z powodu sposobu implementacji poprawną kombinację (a,s) musimy wpisać odpowiednio szybko oraz w tym samym tempie co zegar podłączony do przerzutnika.

2 Zadanie 2

2.1 Polecenie

Układ arytmetyczny pracujący na dwóch argumentach 4-bitowych wyrażonych w kodzie Aikena i generujący stosowny wynik w tymże kodzie.

2.2 Rozwiązanie

Najłatwiejszym sposobem na wykonanie dodawania dwóch liczb w kodzie Aikena okazała się zamiana danych wejściowych na NKB. Cyfry 0-4 pokrywają się w obu kodach, więc musieliśmy zamienić jedynie cyfry 5-9. Zauważyliśmy że aby sprawnie wykonać tą zmianę to musieliśmy odjąć wartość 0110 (6) aby uzyskać wymaganą wartość binarną. Operandy już skonwertowane na NKB dodajemy przy pomocy zwykłego sumatora. Otrzymany wynik ponownie konwertujemy na kod Aikena, wykrywając także, czy należy on do dziedziny tego kodu, i sygnalizując to wyjściem przepełnienia. Potrzebne są zatem dwa typy podukładów: konwerter kodu Aikena na NKB, i konwerter odwrotny, z dodatkowym wyjściem przepełnienia.

Ustaliliśmy, że w momencie przepełnienia, czyli gdy wartość 9 zostanie przekroczona, zapala się lampka przepełnienia informująca, że wynik jest niewiarygodny (nieważny).

2.2.1 Tabele prawdy

Tabela 1: Konwerter kod Aikena - > NKB

| A_3 | A_2 | A_1 | A_0 | Y_3 | Y_2 | Y_1 | Y_0 |
|-------|-------|-------|-------|-------|-------|-------|-------|
| 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 0 | 1 | 0 | 0 | 0 | 1 |
| 0 | 0 | 1 | 0 | 0 | 0 | 1 | 0 |
| 0 | 0 | 1 | 1 | 0 | 0 | 1 | 1 |
| 0 | 1 | 0 | 0 | 0 | 1 | 0 | 0 |
| 0 | 1 | 0 | 1 | ı | I | I | - |
| 0 | 1 | 1 | 0 | ı | I | I | ı |
| 0 | 1 | 1 | 1 | ı | I | I | - |
| 1 | 0 | 0 | 0 | - | I | I | - |
| 1 | 0 | 0 | 1 | - | I | I | - |
| 1 | 0 | 1 | 0 | - | ı | - | _ |
| 1 | 0 | 1 | 1 | 0 | 1 | 0 | 1 |
| 1 | 1 | 0 | 0 | 0 | 1 | 1 | 0 |
| 1 | 1 | 0 | 1 | 0 | 1 | 1 | 1 |
| 1 | 1 | 1 | 0 | 1 | 0 | 0 | 0 |
| 1 | 1 | 1 | 1 | 1 | 0 | 0 | 1 |


Tabela 2: Konwerter NKB - > kod Aikena

| S_4 | S_3 | S_2 | S_1 | S_0 | OVL | Y_3 | Y_2 | Y_1 | Y_0 |
|-------|-------|-------|-------|-------|-----|-------|-------|-------|-------|
| 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 1 |
| 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 1 | 0 |
| 0 | 0 | 0 | 1 | 1 | 0 | 0 | 0 | 1 | 1 |
| 0 | 0 | 1 | 0 | 0 | 0 | 0 | 1 | 0 | 0 |
| 0 | 0 | 1 | 0 | 1 | 0 | 1 | 0 | 1 | 1 |
| 0 | 0 | 1 | 1 | 0 | 0 | 1 | 1 | 0 | 0 |
| 0 | 0 | 1 | 1 | 1 | 0 | 1 | 1 | 0 | 1 |
| 0 | 1 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 0 |
| 0 | 1 | 0 | 0 | 1 | 0 | 1 | 1 | 1 | 1 |
| 0 | 1 | 0 | 1 | 0 | 1 | - | _ | _ | _ |
| 0 | 1 | 0 | 1 | 1 | 1 | _ | - | _ | _ |
| 0 | 1 | 1 | 0 | 0 | 1 | _ | _ | _ | _ |
| 0 | 1 | 1 | 0 | 1 | 1 | - | - | - | - |
| 0 | 1 | 1 | 1 | 0 | 1 | _ | - | _ | _ |
| 0 | 1 | 1 | 1 | 1 | 1 | _ | _ | _ | _ |
| 1 | 0 | 0 | 0 | 0 | 1 | _ | _ | _ | _ |
| 1 | 0 | 0 | 0 | 1 | 1 | _ | _ | _ | _ |
| 1 | 0 | 0 | 1 | 0 | 1 | - | - | _ | - |

Wejściem układu są bity S(4:0), stanowiące wyjście sumatora czterobitowego (S(3:0) - bity cyfr wyjściowych sumatora, S_4 - bit Carry Out tegoż). Można zauważyć, że bit przepełnienia jest jedynką wtedy i tylko wtedy, gdy ustawiony jest bit S_4 lub gdy bity S(3:0) tworzą liczbę większą od 9 (w NKB); dzięki temu spostrzeżeniu (bezpośrednio potem oddanego na schemacie), możliwe stało się zredukowanie liczby argumentów funkcji logicznej z pięciu do czterech. Pozostałe bity wyjściowe również są funkcjami czterech bitów S(3:0), co umożliwia skonstruowanie przejrzystych siatek Karnaugh.

2.2.2 Siatki Karnaugh

Konwerter kod Aikena - > NKB:



Konwerter NKB - > kod Aikena:

$$S_1S_0$$

$$00 \quad 01 \quad 11 \quad 10$$

$$00 \quad 0 \quad 0 \quad 0$$


$$01 \quad 0 \quad 0 \quad 0$$

$$S_3S_2$$


$$11 \quad 1 \quad 1 \quad 1$$

$$10 \quad 0 \quad 0 \quad 1 \quad 1$$

$$OVL = S_3S_2 + S_3S_1 = S_3(S_2 + S_1)$$



2.2.3 Schemat układu



2.2.4 Kod VHDL

```
LIBRARY ieee;
USE ieee.std_logic_1164.ALL;
USE ieee.numeric_std.ALL;
LIBRARY UNISIM;
USE UNISIM. Vcomponents.ALL;
ENTITY aikenAdderScheme_aikenAdderScheme_sch_tb_IS
```

```
END aikenAdderScheme aikenAdderScheme sch tb;
   ARCHITECTURE behavioral OF aikenAdderScheme aikenAdderScheme sch tb
      IS
      COMPONENT aikenAdderScheme
10
      PORT( WYJ0 : OUT STD_LOGIC;
11
                             STD LOGIC VECTOR (3 DOWNTO 0);
                     : IN
12
                             STD_LOGIC_VECTOR (3 DOWNTO 0);
                     : IN
13
               Przepelnienie : OUT STD_LOGIC;
              WYJ1
                     : OUT STD LOGIC;
              WYJ2
                      : OUT STD LOGIC;
16
                     : OUT STD_LOGIC);
              WYJ3
17
      END COMPONENT;
18
19
      SIGNAL WYJ0
                      : STD_LOGIC;
20
      SIGNAL WEJA
                     : STD_LOGIC_VECTOR (3 DOWNTO 0);
21
      SIGNAL WEJB
                     : STD LOGIC VECTOR (3 DOWNTO 0);
      SIGNAL Przepelnienie : STD_LOGIC;
      SIGNAL WYJ1
                     : STD_LOGIC;
24
                     : STD LOGIC;
      SIGNAL WYJ2
25
                     : STD LOGIC;
      SIGNAL WYJ3
26
27
   BEGIN
28
29
      UUT: aikenAdderScheme PORT MAP(
30
       WYJ0 \implies WYJ0,
31
       WEJA \implies WEJA,
32
       WEJB \implies WEJB,
33
        Przepelnienie => Przepelnienie,
34
       WYJ1 \implies WYJ1,
       WYJ2 \implies WYJ2,
       WYJ3 \implies WYJ3
37
      );
38
     WEJA <= "0000", "0010" after 100 ns, "0010" after 200 ns, "1011"
39
         after 300 ns, "0010" after 400 ns, "1011" after 500 ns, "1111"
         after 600 ns;
     \label{eq:wejb} WEJB <= "0010", "0001" after 100 ns, "0100" after 200 ns, "0011" after 300 ns, "1101" after 400 ns, "1100" after 500 ns, "1111"
40
         after 600 ns;
  END;
```

2.2.5 Symulacja



2.3 Fizyczna implementacja

2.3.1 Kod UCF

```
# Keys
NET "WEJA(0)" LOC = "P42";
NET "WEJA(1)" LOC = "P40";
NET "WEJA(2)" LOC = "P43";
NET "WEJA(3)" LOC = "P38"
NET "WEJB(0)" LOC = "P37";
NET "WEJB(1)" LOC = "P36";
                             # shared with ROT_A
NET "WEJB(2)" LOC = "P24";
                             # shared with ROT B
NET "WEJB(3)" LOC = "P39";
                             # GSR
# LEDS
NET "WYJ0"
            LOC = "P35":
NET "WYJ1"
            LOC = "P29";
NET "WYJ2"
            LOC = "P33";
NET "WYJ3"
            LOC = "P34";
NET "Przepelnienie" LOC = "P28";
```

W tej implementacji dodawanie następowało w czasie rzeczywistym, panel przycisków został podzielony na 2 sekcje dzięki czemu mogliśmy bezproblemowo wprowadzać 4-bitowe wartości.

3 Zadanie 3

3.1 Polecenie

Konwerter cyfry szesnastkowej zapisanej na czterech bitach od 0 do 9, A do F na kod ASCII tej cyfry – wyjście 8-bitowe. Prezentacja wyniku na diodach przystawki, potem na wyświetlaczu 7-segmentowym.


3.2 Rozwiązanie

W celu dokonania konwersji, układ sprawdza czy prowadzona cyfra posiada wartość mniejszą niż 10. W celu uzyskania kodu ASCII w takim wypadku należy dodać 48 do wprowadzonej wartości. W przeciwnym razie należy dodać 55. Schemat działa na podobnej zasadzie co sumator z zadania 2 - wynik konwersji jest podawany na poszczególne bity sumatora, tak aby utworzył on potrzebną wartość. Do tego zadania wykorzystaliśmy 2 sumatory 4-bitowe.


3.2.1 Tabela prawdy

| H_3 | H_2 | H_1 | H_0 | Y |
|-------|-------|-------|-------|---|
| 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 0 | 1 | 0 |
| 0 | 0 | 1 | 0 | 0 |
| 0 | 0 | 1 | 1 | 0 |
| 0 | 1 | 0 | 0 | 0 |
| 0 | 1 | 0 | 1 | 0 |
| 0 | 1 | 1 | 0 | 0 |
| 0 | 1 | 1 | 1 | 0 |
| 1 | 0 | 0 | 0 | 0 |
| 1 | 0 | 0 | 1 | 0 |
| 1 | 0 | 1 | 0 | 1 |
| 1 | 0 | 1 | 1 | 1 |
| 1 | 1 | 0 | 0 | 1 |
| 1 | 1 | 0 | 1 | 1 |
| 1 | 1 | 1 | 0 | 1 |
| 1 | 1 | 1 | 1 | 1 |

3.2.2 Siatka Karnaugh



3.2.3 Schemat układu



3.2.4 Kod VHDL

```
LIBRARY ieee;
  USE ieee.std_logic_1164.ALL;
  USE ieee.numeric_std.ALL;
  LIBRARY UNISIM;
  USE UNISIM. V components. ALL;
  ENTITY scheme_scheme_sch_tb IS
  END scheme_scheme_sch_tb;
  ARCHITECTURE behavioral OF scheme_scheme_sch_tb IS
     COMPONENT scheme
10
                        STD_LOGIC_VECTOR (3 DOWNTO 0);
     PORT (WEJ
                 : IN
11
             WYJ0
                    : OUT STD_LOGIC;
12
             WYJ1
                    : OUT STD_LOGIC;
13
             WYJ2
                    : OUT STD_LOGIC;
                    : OUT STD_LOGIC;
             WYJ3
             WYJ4
                    : OUT STD_LOGIC;
             WYJ5
                    : OUT STD LOGIC;
17
             WYJ6
                    : OUT STD_LOGIC;
18
             WYJ7
                    : OUT STD_LOGIC);
19
     END COMPONENT;
20
     SIGNAL WEJ: STD_LOGIC_VECTOR (3 DOWNTO 0);
22
     SIGNAL WYJ0
                    : STD_LOGIC;
                    : STD LOGIC;
     SIGNAL WYJ1
24
     SIGNAL WYJ2
                   : STD_LOGIC;
25
```

```
SIGNAL WYJ3 : STD_LOGIC;
26
      SIGNAL WYJ4
                    : STD_LOGIC;
27
                    : STD_LOGIC;
      SIGNAL WYJ5
28
      SIGNAL WYJ6
                    : STD LOGIC;
29
                    : STD_LOGIC;
      SIGNAL WYJ7
30
31
  BEGIN
32
      UUT: scheme PORT MAP(
33
       WEJ \implies WEJ,
       WYJ0 \implies WYJ0,
35
       WYJ1 \implies WYJ1,
36
       WYJ2 \implies WYJ2,
37
       WYJ3 \implies WYJ3,
38
       WYJ4 \implies WYJ4,
39
       WYJ5 \implies WYJ5,
40
       WYJ6 \implies WYJ6,
41
       WYJ7 \implies WYJ7
      );
43
     WEJ <= "0000", "0001" after 100 ns, "0010" after 200 ns, "0011"
44
        after 300 ns, "0100" after 400 ns, "0101" after 500 ns, "0110"
        after 600 ns, "0111" after 700 ns, "1000" after 800 ns, "1001"
        after 900 ns, "1010" after 1000 ns, "1011" after 1100 ns, "1100"
         after 1200 ns, "1101" after 1300 ns, "1110" after 1400 ns, "
        1111" after 1500 ns;
 END;
```

3.2.5 Symulacja



3.3 Fizyczna implementacja

3.3.1 Kod UCF

```
# Keys
NET "WEJ(0)" LOC = "P42";
NET "WEJ(1)" LOC = "P40";
NET "WEJ(2)" LOC = "P43";
NET "WEJ(3)" LOC = "P38";
# LEDS
NET "WYJ0"
            LOC = "P35";
NET "WYJ1"
            LOC = "P29";
NET "WYJ2"
            LOC = "P33";
NET "WYJ3"
            LOC = "P34";
NET "WYJ4"
            LOC = "P28";
```

```
NET "WYJ5" LOC = "P27";

NET "WYJ6" LOC = "P26";


NET "WYJ7" LOC = "P25";
```

3.4 Implementacja wyświetlacz

Aby wykorzystać wyświetlacz do zaprezentowania wynikowego kodu dziesiętnego ASCII to musieliśmy zaimportować moduł Display4x7S ze strony laboratorium.

Aby moduł został poprawnie zaimplementowany musieliśmy go umieścić na schemacie, wczytać nowe wejścia do pliku VHDL oraz przypisać te wejścia do odpowiednich elementów zestawu fizycznego. Moduł też wymaga od nas podłączenia do zegara wysokiej częstotliwości aby poprawnie wyświetlał wartości na ekranie zestawu.

3.4.1 Schemat układu



3.4.2 Kod VHDL

```
LIBRARY ieee;
USE ieee.std_logic_1164.ALL;
USE ieee.numeric_std.ALL;
LIBRARY UNISIM;
USE UNISIM.Vcomponents.ALL;
ENTITY scheme_scheme_sch_tb IS
END scheme_scheme_sch_tb;
ARCHITECTURE behavioral OF scheme_scheme_sch_tb IS

COMPONENT scheme
```

```
PORT (WEJ : IN STD_LOGIC_VECTOR (3 DOWNTO 0);
11
              WYJSW: OUT STD_LOGIC_VECTOR (3 DOWNTO 0);
12
                       : OUT STD_LOGIC_VECTOR (7 DOWNTO 0);
              WYJDGT
                    : IN
                           STD LOGIC);
              CLCK
     END COMPONENT;
15
16
      SIGNAL WEJ: STD LOGIC VECTOR (3 DOWNTO 0);
17
      SIGNAL WYJSW: STD_LOGIC_VECTOR (3 DOWNTO 0);
18
                       : STD_LOGIC_VECTOR (7 DOWNTO 0);
      SIGNAL WYJDGT
      SIGNAL CLCK
                    : STD LOGIC;
  BEGIN
22
      UUT: scheme PORT MAP(
23
       WEJ \implies WEJ,
24
       WYJSW \implies WYJSW,
25
       WYJDGT \Longrightarrow WYJDGT,
       CLCK \Rightarrow CLCK
28
  END;
29
```

3.4.3 Kod UCF

```
# Clocks
  NET "CLCK" LOC = "P7" | BUFG = CLK | PERIOD = 5ms HIGH 50%;
  # Keys
  NET "WEJ(0)" LOC = "P42";
  NET "WEJ(1)" LOC = "P40";
  NET "WEJ(2)" LOC = "P43";
  NET "WEJ(3)" LOC = "P38";
  # DISPL. 7—SEG
  NET "WYJSW(0)" LOC = "P8"
                               SLEW = "SLOW";
  NET "WYJSW(1)" LOC = "P6"
                               SLEW = "SLOW";
      "WYJSW(2)" LOC = "P4"
                               SLEW = "SLOW"
  NET
      "WYJSW(3)" LOC = "P9"
                             | SLEW = "SLOW";
      "WYJDGT(0)" LOC = "P12";
  NET
                                 # Seg. A; shared with LED<10>
      "WYJDGT(1)" LOC = "P13";
  NET
                                 # Seg. B; shared with LED<8>
      "WYJDGT(2)" LOC = "P22";
  NET
                                 # Seg. C; shared with LED<12>
      "WYJDGT(3)" LOC = "P19";
                                 # Seg. D; shared with LED<14>
  NET
  NET "WYJDGT(4)" LOC = "P14";
                                 # Seg. E; shared with LED<15>
19
  NET "WYJDGT(5)" LOC = "P11";
                                 # Seg. F; shared with LED<9>
20
  NET "WYJDGT(6)" LOC = "P20";
                                 # Seg. G; shared with LED<13>
  #NET "WYJDGT(7)" LOC = "P18"; # Seg. DP; shared with LED<11>
```

Na początku mieliśmy zagwozdkę co mamy zrobić z bitami wejściowymi których jest 16 a my generujemy tylko 8. Uporaliśmy się z problemem poprzez wypełnienie pozostałych bitów zerami.

Efekt wyświetlenia wartości dziesiętnej kodu ASCII na ekranie zestawu był bardzo satysfakcjonujący.

4 Zadanie 4


4.1 Polecenie

Komparator dwóch 4-bitowych cyfr: 2 wejścia po 4 bity, 3 wyjścia 1-bitowe: mniejszy, większy, równy pracujący w kodzie Aikena.

4.2 Rozwiązanie

Na początku zadania zauważyliśmy że porównywanie wartości w kodzie Aikena wygląda identycznie jak w kodzie NKB. Dzięki czemu udało nam się skonstruować nieskomplikowany schemat wraz z 3 wyjściami. Do wykonania zadania wykorzystaliśmy wbudowany komparator w środowisku.

4.2.1 Schemat układu



4.2.2 Kod VHDL

```
LIBRARY ieee;
  USE ieee.std_logic_1164.ALL;
  USE ieee.numeric_std.ALL;
  LIBRARY UNISIM;
  USE UNISIM. Vcomponents. ALL;
  ENTITY scheme scheme sch tb IS
  END scheme_scheme_sch_tb;
  ARCHITECTURE behavioral OF scheme_scheme_sch_tb IS
     COMPONENT scheme
10
     PORT( WEJA : IN
                       STD LOGIC VECTOR (3 DOWNTO 0);
11
                         STD_LOGIC_VECTOR (3 DOWNTO 0);
                  : IN
            WEJB
12
            WIEKSZE : OUT STD_LOGIC;
13
                       : OUT STD_LOGIC;
            MNIEJSZE
14
            ROWNE : OUT STD_LOGIC);
     END COMPONENT;
                  : STD LOGIC VECTOR (3 DOWNTO 0);
     SIGNAL WEJA
18
                  : STD_LOGIC_VECTOR (3 DOWNTO 0);
     SIGNAL WEJB
19
```

```
SIGNAL WIEKSZE : STD_LOGIC;
20
      SIGNAL MNIEJSZE : STD_LOGIC;
21
      SIGNAL ROWNE : STD_LOGIC;
22
  BEGIN
      UUT: scheme PORT MAP(
25
       WEJA \implies WEJA,
26
       WEJB \implies WEJB,
27
       WIEKSZE => WIEKSZE,
       MNIEJSZE \implies MNIEJSZE,
29
      ROWNE \implies ROWNE
30
      );
31
32
    WEJA <= "0000", "0001" after 100 ns, "0010" after 200 ns, "0100"
33
        after 300 ns, "1101" after 400 ns, "1110" after 500 ns, "1111"
        after 600 ns;
    WEJB <= "0000", "0000" after 100 ns, "0011" after 200 ns, "1011"
34
        after 300 ns, "0011" after 400 ns, "1110" after 500 ns, "1100"
        after 600 ns;
  END;
```

4.2.3 Symulacja



4.3 Fizyczna implementacja

4.3.1 Kod UCF

```
# Keys
NET "WEJA(0)" LOC = "P42";
NET "WEJA(1)" LOC = "P40";
NET "WEJA(2)" LOC = "P43"
NET "WEJA(3)" LOC = "P38":
NET "WEJB(0)" LOC = "P37";
NET "WEJB(1)" LOC = "P36";
                            # shared with ROT_A
NET "WEJB(2)" LOC = "P24";
                            # shared with ROT B
NET "WEJB(3)" LOC = "P39";
                            # GSR
# LEDS
NET "MNIEJSZE" LOC = "P35";
NET "ROWNE"
            LOC = "P29";
NET "WIEKSZE"
              LOC = "P33";
```

Panel przycisków podzieliliśmy na 2 części tak samo jak w zadaniu nr. 2 aby móc bezproblemowo wprowadzać wartości. Gdy wartość w lewej sekcji była mniejsza niż prawa, zapalała się prawa dioda sygnalizująca, że wartość po prawej stronie jest większa i vice versa, gdy wartości były równe to świeciła się dioda środkowa informująca o równości wartości.

5 Wnioski

Przy wykonywaniu zadań niezbędne okazały się inteligentne i proste rozwiązania problemów jak zauważenie w zadaniu 4, że porównywanie w kodzie Aikena jest identyczne z kodem KNB.

Małą trudność sprawiły nam moduły implementujące działanie wyświetlacza LCD oraz wprowadzanie wejścia za pomocą klawiatury przez terminal, lecz po przeczytaniu instrukcji i wykonaniu opisanych kroków dobrnęliśmy do rozwiązania problemu.

Najtrudniejszym zadaniem okazało się zadanie 2 gdyż wymagało to od nas dokonania kilku założeń ze względu na specyfikację kodu: Ignorowanie wyjścia gdy będzie przepełnienie oraz odejmowanie/dodawanie wartości 6 gdy zakres przekroczy wartość 4.