Maciej Byczko	Prowadzący:	Numer ćwiczenia		
Bartosz Matysiak	dr inż. Jacek Mazurkiewicz	2		
PN 10:50 TP	Temat ćwiczenia: Układy Sekwencyjne	Ocena:		
Grupa: B	Data wykonania: 10 Października 2021			

Spis treści

1	Zad	anie 1		2							
	1.1	Polece	enie	2							
	1.2	Rozwi	ązanie	2							
		1.2.1	Schemat stanów	2							
		1.2.2	Tabela prawdy	2							
		1.2.3	Siatki Karnaugh	3							
		1.2.4	Schemat układu	4							
		1.2.5	Kod VHDL	4							
		1.2.6	Symulacja								
		1.2.7	Plik ucf	5							
2	Zad	anie 2		5							
	2.1	Polecenie									
2.2 Rozwiązanie											
		2.2.1	Opis symboliki								
		2.2.2	Schemat grafowy	6							
		2.2.3	Tabela prawdy								
		2.2.4	Siatka Karnaugh								
		2.2.5	Schemat układu	8							
		2.2.6	Kod VHDL	8							
		2.2.7	Symulacja	10							
		2.2.8	Plik ucf	10							
3	Wn	ioski		10							


1 Zadanie 1

1.1 Polecenie

Zaprojektować licznik synchroniczny liczący w tył na bazie kodu Aikena w zakresie 0-6 (mod 7).

1.2 Rozwiązanie


1.2.1 Schemat stanów




1.2.2 Tabela prawdy

	Q(t)				Q(t+1)				JK							
n	Q_3	Q_2	Q_1	Q_0	Q_3	Q_2	Q_1	Q_0	J_3	K_3	J_2	K_2	J_1	K_1	J_0	K_0
0	0	0	0	0	1	1	0	0	1	-	1	-	0	-	0	-
1	0	0	0	1	0	0	0	0	0	-	0	-	0	-	_	1
2	0	0	1	0	0	0	0	1	0	-	0	-	-	1	1	-
3	0	0	1	1	0	0	1	0	0	-	0	-	-	0	-	1
4	0	1	0	0	0	0	1	1	0	-	-	1	1	-	1	-
5	1	0	1	1	0	1	0	0	-	1	1	_	-	1	_	1
6	1	1	0	0	1	0	1	1	-	0	-	1	1	-	1	-

1.2.3 Siatki Karnaugh



1.2.4 Schemat układu



1.2.5 Kod VHDL

```
LIBRARY ieee;
  USE ieee.std_logic_1164.ALL;
  USE ieee.numeric_std.ALL;
  LIBRARY UNISIM;
  USE UNISIM. Vcomponents. ALL;
  ENTITY AikenCounterScheme_AikenCounterScheme_sch_tb IS
  END AikenCounterScheme AikenCounterScheme sch tb;
  ARCHITECTURE behavioral OF
     AikenCounterScheme_AikenCounterScheme_sch_tb_IS
     COMPONENT AikenCounterScheme
10
     PORT( Q2 : OUT STD_LOGIC;
11
             Q1 : OUT STD_LOGIC;
                 : OUT STD_LOGIC;
             CLOCK : IN
                          STD_LOGIC;
                 : OUT STD LOGIC;
             Q3
15
             CLR : IN
                        STD_LOGIC);
16
     END COMPONENT;
17
18
      SIGNAL Q2
                  : STD_LOGIC;
19
      SIGNAL Q1
                  : STD_LOGIC;
20
      SIGNAL Q0
                 : STD_LOGIC;
21
      SIGNAL CLOCK: STD LOGIC:= '0';
22
      SIGNAL Q3
                  : STD_LOGIC;
23
      SIGNAL CLR : STD_LOGIC;
24
25
  BEGIN
26
27
     UUT: AikenCounterScheme PORT MAP(
       Q2 \Rightarrow Q2
29
       Q1 \Rightarrow Q1,
30
```

```
Q0 => Q0,

CLOCK => CLOCK,

Q3 => Q3,


CLR => CLR

);

CLR <= '1';

CLOCK <= not CLOCK after 50 ns;
```

1.2.6 Symulacja



UWAGA: Powyższy przebieg przedstawia działanie układu licznika rozpoczęte stanem "0000".

1.2.7 Plik ucf

```
# Clocks

NET "CLOCK" LOC = "P7" | BUFG = CLK | PERIOD = 5ms HIGH 50%;

# Keys

NET "CLR" LOC = "P42";

# LEDS

NET "Q0" LOC = "P35";

NET "Q1" LOC = "P29";

NET "Q2" LOC = "P33";

NET "Q3" LOC = "P34";
```

2 Zadanie 2

2.1 Polecenie

Detektor sekwencji 11011, automat Mealy-ego, jedno wejście, jedno wyjście, brak resetu, sekwencja prawidłowa 5-bitowa.

2.2 Rozwiązanie

2.2.1 Opis symboliki

Alfabet wejściowy

- $z_0 = 0$
- $z_1 = 1$


Stany wewnętrzne

- q_0 stan początkowy | wprowadzono niepoprawny ciąg bitów
- q_1 wprowadzono pierwszą cyfrę prawidłowego ciągu
- q_2 wprowadzono drugą cyfrę prawidłowego ciągu
- q_3 wprowadzono trzecią cyfrę prawidłowego ciągu
- q_4 wprowadzono czwartą cyfrę prawidłowego ciągu
- q_5 wprowadzono poprawną sekwencję

Alfabet wyjścia

- y_0 W
prowadzony ciąg nadal jest niepoprawny
- y_1 Wprowadzono poprawną sekwencję


2.2.2 Schemat grafowy




2.2.3 Tabela prawdy

S	Q(t)			7		$\sqrt{(t+1)}$.)	1 7	D(t)			
	Q_2	Q_1	Q_0	Z	Q_2	Q_1	Q_0	Y	T_2	T_1	T_0	
Q_0	0	0	0	0	0	0	0	0	0	0	0	
Q_0	0	0	0	1	0	0	1	0	0	0	1	
Q_1	0	0	1	0	0	0	0	0	0	0	1	
Q_1	0	0	1	1	0	1	0	0	0	1	1	
Q_2	0	1	0	0	0	1	1	0	0	0	1	
Q_2	0	1	0	1	0	1	0	0	0	0	0	
Q_3	0	1	1	0	0	0	0	0	0	1	1	
Q_3	0	1	1	1	1	0	0	0	1	1	1	
Q_4	1	0	0	0	0	0	0	0	1	0	0	
Q_4	1	0	0	1	1	0	1	0	0	0	1	
Q_5	1	0	1	0	0	1	1	1	1	1	0	
Q_5	1	0	1	1	0	1	0	1	1	1	1	
_	1	1	0	0	_	_	_	-	-	_	_	
-	1	1	0	1	_	-	_	_	-	_	_	
-	1	1	1	0	_	-	_	_	-	_	_	
_	1	1	1	1	_	_	-	_	_	_	_	

2.2.4 Siatka Karnaugh




2.2.5 Schemat układu



2.2.6 Kod VHDL

```
LIBRARY ieee;
  USE ieee.std_logic_1164.ALL;
  USE ieee.numeric_std.ALL;
  LIBRARY UNISIM;
  USE UNISIM. V components. ALL;
  ENTITY MealyDetectorScheme_MealyDetectorScheme_sch_tb_IS
  END MealyDetectorScheme MealyDetectorScheme sch tb;
  ARCHITECTURE behavioral OF
      MealyDetectorScheme_MealyDetectorScheme_sch_tb_IS
9
      COMPONENT MealyDetectorScheme
10
      PORT( Y : OUT STD_LOGIC;
11
              Q0 : OUT STD LOGIC;
12
              Q2 : OUT STD LOGIC;
13
              Z : IN STD_LOGIC;
14
              CLOCK : IN
                           STD_LOGIC;
              Q1 : OUT STD LOGIC;
              CLR : IN STD_LOGIC);
      END COMPONENT;
18
19
      SIGNAL Y : STD LOGIC;
20
      SIGNAL Q0
                 : STD_LOGIC;
21
      SIGNAL Q2 : STD_LOGIC;
      SIGNAL Z : STD_LOGIC;
23
      SIGNAL CLOCK: STD_LOGIC:= '0';
24
      SIGNAL Q1
                 : STD LOGIC;
25
      SIGNAL CLR: STD_LOGIC;
26
27
  BEGIN
28
29
      UUT: MealyDetectorScheme PORT MAP(
       Y \Rightarrow Y,
31
       Q0 \Rightarrow Q0
32
       Q2 \implies Q2,
33
       Z \implies Z,
34
       CLOCK \Rightarrow CLOCK,
35
       Q1 \Rightarrow Q1,
       CLR \Rightarrow CLR
37
      );
38
     CLR \ll '1';
39
     CLOCK <= not CLOCK after 50 ns;
40
41
     Z <= '0', '1' after 125 ns, '0' after 225 ns, '1' after 325 ns,
42
        '0' after 625 ns, '1' after 825 ns, '0' after 1025 ns, '1' after
         1125 ns, '0' after 1225 ns, '1' after 1325 ns, '0' after 1525
        ns, '1' after 1625 ns, '0' after 1825 ns, '1' after 1925 ns;
43
  END;
44
```

2.2.7 Symulacja



UWAGA: Powyższy przebieg obrazuje przejście po każdej krawędzi rozpatrywanego grafu automatu Mealy'ego. Przejście do nowego stanu automatu realizuje się w momencie wystąpienia zbocza wznoszącego na wejściu CLOCK. Z przebiegu można odczytać m.in. to, że sekwencja prawidłowa "11011" została w przebiegu wykryta dwukrotnie, a także, że w chwili t=475ns układ znajdował się w stanie q_2 , i nie akceptował bieżącej sekwencji.

2.2.8 Plik ucf

```
# Clocks
  NET "CLOCK" LOC = "P7" | BUFG = CLK | PERIOD = 5ms HIGH 50%;
  # Keys
  NET "Z" LOC = "P42":
  NET "CLR" LOC = "P40";
  # LEDS
  NET "Q0"
             LOC = "P35";
  NET "Q1"
            LOC = "P29";
10
      "Q2"
            LOC = "P33";
  NET
  NET
      "Y"
           LOC = "P34";
12
```

3 Wnioski

Przy wykonywaniu zadań niezbędna okazała się wiedza na temat typów przerzutników i ich działania. Oprócz tego, ćwiczenia wymagały także zapoznania się z opracowaniem dotyczącym zestawu ZL-9572, a konkretniej - generatorów sygnałów prostokątnych Clk_XT oraz Clk_LF oraz modułów impulsatora (Rotary Encoder) oraz czterocyfrowego wyświetlacza siedmiosegmentowego. Pierwsze zadanie dotyczyło stworzenia licznika negatywnego modulo 7 zliczającego w kodzie Aikena. Wykorzystaliśmy w jego rozwiązaniu przerzutniki JK, a konkretnie komponenty FJKC z biblioteki programu Xilinx, przyjmując przy okazji założenie, że praca licznika rozpoczyna się od jego resetu. Możliwą alternatywą były stworzenie schematu opartego na komponentach FJKP, FJKCP lub rozwiązanie mieszane. Dodatkowe wejście **Prereset** pełniłoby wówczas rolę stanu domyślnego dla przerzutnika, i pozwalałoby mu przyjąć określony stan na początku symulacji, bez konieczności resetu.

Podobne założenie dotyczące pochodzenia stanu początkowego przyjęliśmy także w zadaniu 2. Należało w nim stworzyć układ detektora sekwencji "11011" oparty na automacie Mealy'ego. Przyjęliśmy, że układ prawidłowo reaguje na dowolnie długą sekwencję, o ile kończy się ona wcześniej wspomnianą, 5-bitową; możliwe jest w szczególności kilkukrotne wykrycie poprawnej sekwencji w trakcie pracy układu.

W rozszerzonej wersji, zadanie 2 należało rozszerzyć o obsługę wejścia przy pomocy modułu Rotary Encoder, a także prezentację aktualnego stanu układu przy pomocy wyświetlacza siedmiosegmentowego. Niestety, nie udało się zrealizować tej wersji zadania w całości: powiodło się

zaimportowanie plików z gotowymi modułami do projektu. Wykorzystujący je schemat okazał się jednak niesyntezowalny. Podejrzewamy, że może mieć to związek z niepoprawnym użyciem przez nas magistrali i błędnym przyporządkowaniem pojedynczych ścieżek w niej zawartych.