Maciej Byczko	Prowadzący:	Numer ćwiczenia			
Bartosz Matysiak	osz Matysiak dr inż. Jacek Mazurkiewicz				
PN 10:50 TP	Temat ćwiczenia:	Ocena:			
	Licznik synchroniczny sterowany - FPGA	Ocena.			
Grupa:	Data wykonania:				
В	10 Stycznia 2022r.				

Spis treści

1	Polecenie	4
2	Rozwiązanie2.1 Kod VHDL2.2 Kod VHDL TestBench2.3 Symulacja2.4 Schemat układu z wykorzystaniem zaprojektowanego modułu	4
3	Fizyczna implementacja 3.1 Kod UCF	(
4	Wnioski	-

1 Polecenie

Licznik synchroniczny rewersyjny 8-bitowy pracujący w kodzie naturalnym binarnym. Wartość inicjująca licznik ma być ładowana z klawiatury komputera PC poprzez uruchomiony na nim terminal. Można także użyć klawiatury PS/2 - uwaga na inne wartości podawane przez klawiaturę - kody skaningowe - oraz inny moduł wejściowy do obsługi portu PS/2.

Oznacza to, że do przystawki dotrze kod naciśniętego klawisza poprzez port szeregowy RS232 lub port PS/2 i ten właśnie kod ma inicjować licznik. Licznik po przyjęciu kodu zaczyna liczyć - grupa wybiera czy będzie zwiększał swój stan - będzie początkowo - pozytywny, czy też zmniejszał swój stan - będzie początkowo - negatywny.

Bieżący stan licznika ma być wyświetlany na wyświetlaczu LCD w dowolnej, ale jednoznacznej i komunikatywnej formie. W dowolnym momencie pracy licznika możemy zmieniać kierunek zliczania wybranym guzikiem z przystawki. Może to być jeden guzik - przełącznik góra/dół, mogą być użyte dwa guziki - jeden włącza zliczanie w górę, drugi - zliczanie w dół.

Realizacja zadania wymaga zatem napisania w VHDL-u własnego modułu, który będzie realizował działanie licznika oraz spięcie tego modułu z gotowymi modułami obsługi urządzeń wejścia/wyjścia przystawki: odbiornika portu RS232 lub portu PS/2 oraz obsługi wyświetlacza LCD stanowiącego integralną część przystawki Spartan FPGA.

2 Rozwiązanie

Projekt licznika się nie zmienia względem poprzednich zajęć, więc dla przypomnienia: aby wykonać w pełni działający licznik wiemy że potrzebujemy następujące wejścia/wyjścia:

- Wejście na parametry podane z klawiatury
- Zegar na podstawie którego wywołamy kolejny stan
- Reset za pomocą którego będziemy informować licznik że chcemy wprowadzić nową wartość
- Kontrolę w jaki sposób licznik będzie liczyć (do przodu/do tyłu)

Licznik bazuje na 8 bitach więc w momencie przepełnienia ustawiliśmy że licznik wraca do wartości:

- Zerowej gdy liczy do przodu
- Maksymalnej gdy liczy do tyłu

Jedyna różnica w kodzie jest taka, że Spartan posiada zegar ze znacznie większą częstotliwością, więc na podstawie wykonania działania:

$$1Mhz = 10^{6}Hz \to 50Mhz = 5 * 10^{7}Hz$$
$$\log_{2}(5 * 10^{7}Hz) \approx 25.57$$
$$\frac{5 * 10^{7}Hz}{2^{25}} \approx 1.49Hz$$

Dzięki tym obliczeniom wiemy, że musimy zastosować 25 bitowy dzielnik aby uzyskać częstotliwość w przybliżeniu 1Hz.

2.1 Kod VHDL

```
library IEEE;
  use IEEE.STD_LOGIC_1164.ALL;
  use ieee.std_logic_unsigned.all;
  use IEEE.STD_LOGIC_ARITH.ALL;
  use ieee.numeric_std.all;
  entity mainModule is
      Port ( REVERSE : in
                           STD_LOGIC;
             CLK_LF : in
                          STD_LOGIC;
             RESET: in
                         STD_LOGIC;
10
                       STDLOGIC_VECTOR (7 downto 0);
             WEJ : in
11
                        STD_LOGIC_VECTOR (7 downto 0));
             WYJ : out
12
  end mainModule;
13
14
  architecture Behavioral of mainModule is
15
16
  signal current_state: STDLOGIC_VECTOR(7 downto 0);
17
  signal splitter: STD_LOGIC_VECTOR(24 downto 0);
18
19
  begin
20
21
    process1: process(CLK_LF, RESET, REVERSE, WEJ)
22
    begin
23
      — gdy wcisniety reset, pobranie wartosci z klawiatury
      if RESET = '1' then
        current_state <= WEJ;
26
      elsif rising_edge(CLK_LF) then
27
        splitter \le splitter + 1;
        29
          if REVERSE = '0' then
31
            if current_state = "111111111" then
32
              current_state <= "00000000";
33
             else
34
              current_state <= current_state + 1;
            end if;
36
          else
            if current_state = "00000000" then
              current_state <= "11111111";</pre>
39
            else
40
              current_state <= current_state - 1;
41
            end if;
42
          end if;
43
        end if;
44
       end if;
45
46
    end process process1;
47
48
    WYJ <= current_state;
49
```

```
end Behavioral;
```


2.2 Kod VHDL TestBench

```
LIBRARY ieee;
  USE ieee.std_logic_1164.ALL;
  ENTITY counter_testbench IS
  END counter_testbench;
  ARCHITECTURE behavior OF counter_testbench IS
7
       — Component Declaration for the Unit Under Test (UUT)
9
       COMPONENT counter_mod
       PORT(
11
             WEJ : IN std_logic_vector(7 downto 0);
12
            REVERSE : IN std_logic;
13
             CLK_LF : IN
                           std_logic;
14
            RESET : IN
                          std_logic;
15
            WYJ : OUT std_logic_vector(7 downto 0)
            );
       END COMPONENT;
18
19
20
      —Inputs
21
      signal WEJ: std_logic_vector(7 downto 0) := (others => '0');
22
      signal REVERSE : std_logic := '0';
23
      signal CLK_LF : std_logic := '0';
      signal RESET : std_logic := '0';
25
26
      Outputs
27
      signal WYJ : std_logic_vector(7 downto 0);
28
29
     — Clock period definitions
30
      constant CLK_LF_period : time := 10 ns;
31
32
  BEGIN
33
34
       - Instantiate the Unit Under Test (UUT)
35
      uut: counter_mod PORT MAP (
36
              WEJ \implies WEJ,
              REVERSE \implies REVERSE,
38
              CLK_LF \Rightarrow CLK_LF,
39
              RESET \Rightarrow RESET,
40
             WYJ \Longrightarrow WYJ
41
            );
42
      — Clock process definitions
      CLK_LF_process : process
      begin
46
       CLK_LF \ll '0';
47
```

```
wait for CLK_LF_period/2;
48
        CLK\_LF <= '1';
49
        wait for CLK_LF_period/2;
50
       end process;
51
52
       — Stimulus process
53
       stim_proc: process
54
       begin
55
           WEJ <= "11111111";
57
           RESET <= '1', '0' after 10 ns;
58
          \mbox{REVERSE} <= \mbox{'0'}, \mbox{'1'} \mbox{ after } 100 \mbox{ ns};
59
60
           wait;
61
       end process;
62
63
  END;
64
```

2.3 Symulacja

Rysunek 1: Początek symulacji



Rysunek 2: Wprowadzenie nowej wartości




Rysunek 3: Odwrócenie kolejności odliczania

1	ame	Value		160 ns	165 ns 1	7) ns	175 ns	180 ns	185 ns	190 ns	195 ns	200 ns	205 ns	210 ns
Þ	™ wej[7:0]	11111111							11111111					
	🎼 reverse	1												
	ll dk_lf dk_lf	0												
	16 reset	0												
Þ	™ wyj[7:0]	00000001	(0000010	000000	001	0000	0000	1111	1111	1111	1110	11111	101
	le clk_lf_period	10000 ps							0000 ps					

2.4 Schemat układu z wykorzystaniem zaprojektowanego modułu

Rysunek 4: Schemat z podłączoną klawiaturą oraz wyświetlaczem LED



3 Fizyczna implementacja

3.1 Kod UCF

Normalnie Kod byłby w dwóch plikach: GenIO.ucf oraz LDC.ucf lecz w celu poprawienia czytelności kody zostały umieszczone w jednym bloku

```
# soldered 50MHz Clock.
  NET "C1k_50" LOC = "C9" | IOSTANDARD = LVTTL;
  NET "Clk_50" PERIOD = 20.0 \,\mathrm{ns} HIGH 50\%;
  \# Slide switches (Up = Hi)
6
  NET "REVERSE" LOC = "L13" | IOSTANDARD = LVTTL | PULLUP;
  # RS-232 Serial Port: DCE
  NET "RS232_RXD" LOC = "R7" | IOSTANDARD = LVTTL ;
12
  # === Character LCD (LCD) ====
13
  NET "LCD_E" LOC = "M18" | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW =
     SLOW;
  NET "LCD_RS" LOC = "L18" | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW =
     SLOW:
  NET "LCD_RW" LOC = "L17" | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW =
     SLOW;
  # LCD data connections are shared with StrataFlash connections SF_D
17
     <11:8>
  NET "LCD_D<0>" LOC = "R15"
                              | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW
     = SLOW;
                              | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW
  NET "LCD_D<1>" LOC = "R16"
     = SLOW;
  NET "LCD_D<2>" LOC = "P17" | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW
     = SLOW;
```

```
NET "LCD_D<3>" LOC = "M15" | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = SLOW ;

NET "SF_CE" LOC = "D16" | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = SLOW ;
```

4 Wnioski

Niestety przez zajęcia zdalne nie mieliśmy możliwości przetestowania zaprojektowanego układu.