

SARSCM FPGA Resource Tables

xc7k70tfbv484-3

5-bit

constants=4

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_ns
sarcsm_5b_4c_046	46	25	0	0	0	6.000	0.000	NaN
sarcsm_5b_4c_082	82	24	0	0	0	7.000	0.000	NaN
sarcsm_5b_4c_080	80	24	0	0	0	7.000	0.000	NaN
sarcsm_5b_4c_055	55	38	0	0	0	6.000	0.000	NaN
sarcsm_5b_4c_096	96	24	0	0	0	7.000	0.000	NaN
sarcsm_5b_4c_026	26	26	0	0	0	6.000	0.000	NaN
sarcsm_5b_4c_030	30	28	0	0	0	7.000	0.000	NaN
sarcsm_5b_4c_099	99	23	0	0	0	7.000	0.000	NaN
sarcsm_5b_4c_035	35	32	0	0	0	7.000	0.000	NaN
sarcsm_5b_4c_081	81	29	0	0	0	6.000	0.000	NaN
sarcsm_5b_4c_037	37	34	0	0	0	6.000	0.000	NaN
sarcsm_5b_4c_036	36	29	0	0	0	7.000	0.000	NaN
sarcsm_5b_4c_002	2	35	0	0	0	5.000	0.000	NaN
sarcsm_5b_4c_069	69	22	0	0	0	6.000	0.000	NaN
sarcsm_5b_4c_028	28	33	0	0	0	6.000	0.000	NaN
sarcsm_5b_4c_022	22	27	0	0	0	6.000	0.000	NaN
sarcsm_5b_4c_095	95	36	0	0	0	7.000	0.000	NaN
sarcsm_5b_4c_038	38	25	0	0	0	6.000	0.000	NaN
sarcsm_5b_4c_065	65	28	0	0	0	7.000	0.000	NaN
sarcsm_5b_4c_016	16	32	0	0	0	6.000	0.000	NaN
sarcsm_5b_4c_006	6	33	0	0	0	6.000	0.000	NaN
sarcsm_5b_4c_072	72	23	0	0	0	6.000	0.000	NaN
sarcsm_5b_4c_010	10	25	0	0	0	7.000	0.000	NaN
sarcsm_5b_4c_043	43	37	0	0	0	6.000	0.000	NaN
sarcsm_5b_4c_051	51	26	0	0	0	8.000	0.000	NaN
sarcsm_5b_4c_017	17	20	0	0	0	7.000	0.000	NaN
sarcsm_5b_4c_047	47	24	0	0	0	6.000	0.000	NaN
sarcsm_5b_4c_066	66	36	0	0	0	6.000	0.000	NaN
sarcsm_5b_4c_040	40	22	0	0	0	7.000	0.000	NaN
sarcsm_5b_4c_045	45	29	0	0	0	6.000	0.000	NaN
sarcsm_5b_4c_015	15	22	0	0	0	6.000	0.000	NaN
sarcsm_5b_4c_033	33	31	0	0	0	6.000	0.000	NaN
sarcsm_5b_4c_029	29	35	0	0	0	6.000	0.000	NaN
sarcsm_5b_4c_044	44	43	0	0	0	6.000	0.000	NaN
sarcsm_5b_4c_100	100	22	0	0	0	3.000	0.000	NaN

Contin

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_ns
sarcsm_5b_4c_078	78	21	0	0	0	7.000	0.000	NaN
sarcsm_5b_4c_013	13	23	0	0	0	7.000	0.000	NaN
sarcsm_5b_4c_061	61	33	0	0	0	7.000	0.000	NaN
sarcsm_5b_4c_041	41	40	0	0	0	5.000	0.000	NaN
sarcsm_5b_4c_018	18	28	0	0	0	6.000	0.000	NaN
sarcsm_5b_4c_023	23	25	0	0	0	6.000	0.000	NaN
sarcsm_5b_4c_053	53	28	0	0	0	4.000	0.000	NaN
sarcsm_5b_4c_085	85	23	0	0	0	6.000	0.000	NaN
sarcsm_5b_4c_048	48	34	0	0	0	6.000	0.000	NaN
sarcsm_5b_4c_001	1	43	0	0	0	6.000	0.000	NaN
sarcsm_5b_4c_005	5	27	0	0	0	7.000	0.000	NaN
sarcsm_5b_4c_034	34	29	0	0	0	7.000	0.000	NaN
sarcsm_5b_4c_054	54	30	0	0	0	4.000	0.000	NaN
sarcsm_5b_4c_062	62	37	0	0	0	7.000	0.000	NaN
sarcsm_5b_4c_079	79	34	0	0	0	4.000	0.000	NaN
sarcsm_5b_4c_084	84	28	0	0	0	7.000	0.000	NaN
sarcsm_5b_4c_012	12	22	0	0	0	7.000	0.000	NaN
sarcsm_5b_4c_073	73	34	0	0	0	3.000	0.000	NaN
sarcsm_5b_4c_049	49	31	0	0	0	6.000	0.000	NaN
sarcsm_5b_4c_094	94	35	0	0	0	6.000	0.000	NaN
sarcsm_5b_4c_068	68	42	0	0	0	6.000	0.000	NaN
sarcsm_5b_4c_088	88	31	0	0	0	6.000	0.000	NaN
sarcsm_5b_4c_021	21	21	0	0	0	6.000	0.000	NaN
sarcsm_5b_4c_076	76	35	0	0	0	7.000	0.000	NaN
sarcsm_5b_4c_031	31	25	0	0	0	6.000	0.000	NaN
sarcsm_5b_4c_060	60	32	0	0	0	6.000	0.000	NaN
sarcsm_5b_4c_003	3	29	0	0	0	6.000	0.000	NaN
sarcsm_5b_4c_032	32	39	0	0	0	6.000	0.000	NaN
sarcsm_5b_4c_014	14	19	0	0	0	4.000	0.000	NaN
sarcsm_5b_4c_056	56	40	0	0	0	6.000	0.000	NaN
sarcsm_5b_4c_090	90	36	0	0	0	6.000	0.000	NaN
sarcsm_5b_4c_027	27	41	0	0	0	6.000	0.000	NaN
sarcsm_5b_4c_071	71	37	0	0	0	6.000	0.000	NaN
sarcsm_5b_4c_087	87	23	0	0	0	7.000	0.000	NaN
sarcsm_5b_4c_098	98	29	0	0	0	6.000	0.000	NaN
sarcsm_5b_4c_011	11	23	0	0	0	7.000	0.000	NaN
sarcsm_5b_4c_039	39	26	0	0	0	7.000	0.000	NaN
sarcsm_5b_4c_075	75	37	0	0	0	3.000	0.000	NaN
sarcsm_5b_4c_077	77	23	0	0	0	6.000	0.000	NaN
sarcsm_5b_4c_025	25	23	0	0	0	3.000	0.000	NaN
sarcsm_5b_4c_067	67	27	0	0	0	6.000	0.000	NaN
sarcsm_5b_4c_059	59	50	0	0	0	7.000	0.000	NaN
sarcsm_5b_4c_009	9	24	0	0	0	4.000	0.000	NaN
sarcsm_5b_4c_089	89	22	0	0	0	6.000	0.000	NaN
sarcsm_5b_4c_063	63	33	0	0	0	8.000	0.000	NaN
sarcsm_5b_4c_020	20	33	0	0	0	7.000	0.000	NaN
sarcsm_5b_4c_057	57	29	0	0	0	7.000	0.000	NaN
sarcsm_5b_4c_042	42	37	0	0	0	3.000	0.000	NaN
sarcsm_5b_4c_093	93	24	0	0	0	7.000	0.000	NaN
sarcsm_5b_4c_064	64	36	0	0	0	7.000	0.000	NaN

Continu

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_ns
sarcsm_5b_4c_008	8	30	0	0	0	7.000	0.000	NaN
sarcsm_5b_4c_024	24	26	0	0	0	4.000	0.000	NaN
sarcsm_5b_4c_007	7	20	0	0	0	6.000	0.000	NaN
sarcsm_5b_4c_050	50	29	0	0	0	7.000	0.000	NaN
sarcsm_5b_4c_091	91	17	0	0	0	4.000	0.000	NaN
sarcsm_5b_4c_086	86	24	0	0	0	6.000	0.000	NaN
sarcsm_5b_4c_004	4	35	0	0	0	6.000	0.000	NaN
sarcsm_5b_4c_058	58	24	0	0	0	6.000	0.000	NaN
sarcsm_5b_4c_074	74	33	0	0	0	6.000	0.000	NaN
sarcsm_5b_4c_019	19	34	0	0	0	6.000	0.000	NaN
sarcsm_5b_4c_052	52	24	0	0	0	7.000	0.000	NaN
sarcsm_5b_4c_083	83	26	0	0	0	4.000	0.000	NaN
sarcsm_5b_4c_092	92	22	0	0	0	7.000	0.000	NaN
sarcsm_5b_4c_097	97	24	0	0	0	7.000	0.000	NaN
sarcsm_5b_4c_070	70	23	0	0	0	3.000	0.000	NaN

constants=8

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_ns
sarcsm_5b_8c_046	46	35	0	0	0	7.000	0.000	NaN
sarcsm_5b_8c_082	82	38	0	0	0	8.000	0.000	NaN
sarcsm_5b_8c_080	80	44	0	0	0	7.000	0.000	NaN
sarcsm_5b_8c_055	55	51	0	0	0	7.000	0.000	NaN
sarcsm_5b_8c_096	96	49	0	0	0	7.000	0.000	NaN
sarcsm_5b_8c_026	26	35	0	0	0	7.000	0.000	NaN
sarcsm_5b_8c_030	30	47	0	0	0	7.000	0.000	NaN
sarcsm_5b_8c_099	99	53	0	0	0	7.000	0.000	NaN
sarcsm_5b_8c_035	35	45	0	0	0	6.000	0.000	NaN
sarcsm_5b_8c_081	81	36	0	0	0	4.000	0.000	NaN
sarcsm_5b_8c_037	37	56	0	0	0	7.000	0.000	NaN
sarcsm_5b_8c_036	36	40	0	0	0	6.000	0.000	NaN
sarcsm_5b_8c_002	2	44	0	0	0	7.000	0.000	NaN
sarcsm_5b_8c_069	69	35	0	0	0	7.000	0.000	NaN
sarcsm_5b_8c_028	28	36	0	0	0	6.000	0.000	NaN
sarcsm_5b_8c_022	22	44	0	0	0	7.000	0.000	NaN
sarcsm_5b_8c_095	95	56	0	0	0	7.000	0.000	NaN
sarcsm_5b_8c_038	38	62	0	0	0	7.000	0.000	NaN
sarcsm_5b_8c_065	65	41	0	0	0	7.000	0.000	NaN
sarcsm_5b_8c_016	16	42	0	0	0	7.000	0.000	NaN
sarcsm_5b_8c_006	6	39	0	0	0	6.000	0.000	NaN
sarcsm_5b_8c_072	72	36	0	0	0	7.000	0.000	NaN
sarcsm_5b_8c_010	10	43	0	0	0	7.000	0.000	NaN
sarcsm_5b_8c_043	43	40	0	0	0	7.000	0.000	NaN
sarcsm_5b_8c_051	51	45	0	0	0	7.000	0.000	NaN
sarcsm_5b_8c_017	17	45	0	0	0	7.000	0.000	NaN
sarcsm_5b_8c_047	47	34	0	0	0	6.000	0.000	NaN
sarcsm_5b_8c_066	66	36	0	0	0	7.000	0.000	NaN
sarcsm_5b_8c_040	40	39	0	0	0	4.000	0.000	NaN
sarcsm_5b_8c_045	45	45	0	0	0	7.000	0.000	NaN

Continu

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_ns
sarcsm_5b_8c_015	15	43	0	0	0	8.000	0.000	NaN
sarcsm_5b_8c_033	33	43	0	0	0	7.000	0.000	NaN
sarcsm_5b_8c_029	29	31	0	0	0	7.000	0.000	NaN
sarcsm_5b_8c_044	44	36	0	0	0	4.000	0.000	NaN
sarcsm_5b_8c_100	100	38	0	0	0	7.000	0.000	NaN
sarcsm_5b_8c_078	78	59	0	0	0	7.000	0.000	NaN
sarcsm_5b_8c_013	13	37	0	0	0	7.000	0.000	NaN
sarcsm_5b_8c_061	61	39	0	0	0	8.000	0.000	NaN
sarcsm_5b_8c_041	41	46	0	0	0	6.000	0.000	NaN
sarcsm_5b_8c_018	18	41	0	0	0	7.000	0.000	NaN
sarcsm_5b_8c_023	23	37	0	0	0	7.000	0.000	NaN
sarcsm_5b_8c_053	53	39	0	0	0	4.000	0.000	NaN
sarcsm_5b_8c_085	85	46	0	0	0	6.000	0.000	NaN
sarcsm_5b_8c_048	48	47	0	0	0	4.000	0.000	NaN
sarcsm_5b_8c_001	1	40	0	0	0	7.000	0.000	NaN
sarcsm_5b_8c_005	5	32	0	0	0	7.000	0.000	NaN
sarcsm_5b_8c_034	34	56	0	0	0	4.000	0.000	NaN
sarcsm_5b_8c_054	54	56	0	0	0	7.000	0.000	NaN
sarcsm_5b_8c_062	62	41	0	0	0	8.000	0.000	NaN
sarcsm_5b_8c_079	79	41	0	0	0	7.000	0.000	NaN
sarcsm_5b_8c_084	84	35	0	0	0	6.000	0.000	NaN
sarcsm_5b_8c_012	12	46	0	0	0	7.000	0.000	NaN
sarcsm_5b_8c_073	73	43	0	0	0	6.000	0.000	NaN
sarcsm_5b_8c_049	49	42	0	0	0	7.000	0.000	NaN
sarcsm_5b_8c_094	94	38	0	0	0	7.000	0.000	NaN
sarcsm_5b_8c_068	68	33	0	0	0	7.000	0.000	NaN
sarcsm_5b_8c_088	88	41	0	0	0	8.000	0.000	NaN
sarcsm_5b_8c_021	21	39	0	0	0	4.000	0.000	NaN
sarcsm_5b_8c_076	76	44	0	0	0	7.000	0.000	NaN
sarcsm_5b_8c_031	31	36	0	0	0	7.000	0.000	NaN
sarcsm_5b_8c_060	60	53	0	0	0	6.000	0.000	NaN
sarcsm_5b_8c_003	3	46	0	0	0	4.000	0.000	NaN
sarcsm_5b_8c_032	32	49	0	0	0	7.000	0.000	NaN
sarcsm_5b_8c_014	14	50	0	0	0	7.000	0.000	NaN
sarcsm_5b_8c_056	56	43	0	0	0	4.000	0.000	NaN
sarcsm_5b_8c_090	90	39	0	0	0	4.000	0.000	NaN
sarcsm_5b_8c_027	27	33	0	0	0	4.000	0.000	NaN
sarcsm_5b_8c_071	71	51	0	0	0	7.000	0.000	NaN
sarcsm_5b_8c_087	87	48	0	0	0	7.000	0.000	NaN
sarcsm_5b_8c_098	98	54	0	0	0	8.000	0.000	NaN
sarcsm_5b_8c_011	11	44	0	0	0	7.000	0.000	NaN
sarcsm_5b_8c_039	39	31	0	0	0	4.000	0.000	NaN
sarcsm_5b_8c_075	75	55	0	0	0	7.000	0.000	NaN
sarcsm_5b_8c_077	77	45	0	0	0	7.000	0.000	NaN
sarcsm_5b_8c_025	25	44	0	0	0	8.000	0.000	NaN
sarcsm_5b_8c_067	67	44	0	0	0	7.000	0.000	NaN
sarcsm_5b_8c_059	59	41	0	0	0	4.000	0.000	NaN
sarcsm_5b_8c_009	9	31	0	0	0	8.000	0.000	NaN
sarcsm_5b_8c_089	89	42	0	0	0	8.000	0.000	NaN
sarcsm_5b_8c_063	63	50	0	0	0	6.000	0.000	NaN

Continu

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_ns
sarcsm_5b_8c_020	20	46	0	0	0	7.000	0.000	NaN
sarcsm_5b_8c_057	57	42	0	0	0	4.000	0.000	NaN
sarcsm_5b_8c_042	42	39	0	0	0	7.000	0.000	NaN
sarcsm_5b_8c_093	93	36	0	0	0	7.000	0.000	NaN
sarcsm_5b_8c_064	64	38	0	0	0	7.000	0.000	NaN
sarcsm_5b_8c_008	8	40	0	0	0	6.000	0.000	NaN
sarcsm_5b_8c_024	24	57	0	0	0	8.000	0.000	NaN
sarcsm_5b_8c_007	7	42	0	0	0	7.000	0.000	NaN
sarcsm_5b_8c_050	50	48	0	0	0	7.000	0.000	NaN
sarcsm_5b_8c_091	91	45	0	0	0	7.000	0.000	NaN
sarcsm_5b_8c_086	86	39	0	0	0	7.000	0.000	NaN
sarcsm_5b_8c_004	4	41	0	0	0	7.000	0.000	NaN
sarcsm_5b_8c_058	58	31	0	0	0	7.000	0.000	NaN
sarcsm_5b_8c_074	74	43	0	0	0	6.000	0.000	NaN
sarcsm_5b_8c_019	19	46	0	0	0	7.000	0.000	NaN
sarcsm_5b_8c_052	52	35	0	0	0	7.000	0.000	NaN
sarcsm_5b_8c_083	83	46	0	0	0	5.000	0.000	NaN
sarcsm_5b_8c_092	92	55	0	0	0	7.000	0.000	NaN
sarcsm_5b_8c_097	97	55	0	0	0	7.000	0.000	NaN
sarcsm_5b_8c_070	70	49	0	0	0	7.000	0.000	NaN

constants=16

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_ns
sarcsm_5b_16c_046	46	51	0	0	0	7.000	0.000	NaN
sarcsm_5b_16c_082	82	59	0	0	0	4.000	0.000	NaN
sarcsm_5b_16c_080	80	43	0	0	0	7.000	0.000	NaN
sarcsm_5b_16c_055	55	60	0	0	0	8.000	0.000	NaN
sarcsm_5b_16c_096	96	57	0	0	0	7.000	0.000	NaN
sarcsm_5b_16c_026	26	63	0	0	0	7.000	0.000	NaN
sarcsm_5b_16c_030	30	47	0	0	0	7.000	0.000	NaN
sarcsm_5b_16c_099	99	77	0	0	0	7.000	0.000	NaN
sarcsm_5b_16c_035	35	49	0	0	0	7.000	0.000	NaN
sarcsm_5b_16c_081	81	42	0	0	0	7.000	0.000	NaN
sarcsm_5b_16c_037	37	41	0	0	0	6.000	0.000	NaN
sarcsm_5b_16c_036	36	53	0	0	0	7.000	0.000	NaN
sarcsm_5b_16c_002	2	56	0	0	0	8.000	0.000	NaN
sarcsm_5b_16c_069	69	52	0	0	0	8.000	0.000	NaN
sarcsm_5b_16c_028	28	55	0	0	0	7.000	0.000	NaN
sarcsm_5b_16c_022	22	53	0	0	0	6.000	0.000	NaN
sarcsm_5b_16c_095	95	41	0	0	0	7.000	0.000	NaN
sarcsm_5b_16c_038	38	57	0	0	0	7.000	0.000	NaN
sarcsm_5b_16c_065	65	49	0	0	0	7.000	0.000	NaN
sarcsm_5b_16c_016	16	58	0	0	0	4.000	0.000	NaN
sarcsm_5b_16c_006	6	76	0	0	0	7.000	0.000	NaN
sarcsm_5b_16c_072	72	54	0	0	0	7.000	0.000	NaN
sarcsm_5b_16c_010	10	45	0	0	0	7.000	0.000	NaN
sarcsm_5b_16c_043	43	50	0	0	0	8.000	0.000	NaN
sarcsm_5b_16c_051	51	47	0	0	0	7.000	0.000	NaN

Contin

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_ns
sarcsm_5b_16c_017	17	46	0	0	0	8.000	0.000	NaN
sarcsm_5b_16c_047	47	56	0	0	0	8.000	0.000	NaN
sarcsm_5b_16c_066	66	51	0	0	0	8.000	0.000	NaN
sarcsm_5b_16c_040	40	49	0	0	0	8.000	0.000	NaN
sarcsm_5b_16c_045	45	43	0	0	0	7.000	0.000	NaN
sarcsm_5b_16c_015	15	51	0	0	0	7.000	0.000	NaN
sarcsm_5b_16c_033	33	54	0	0	0	7.000	0.000	NaN
sarcsm_5b_16c_029	29	48	0	0	0	8.000	0.000	NaN
sarcsm_5b_16c_044	44	71	0	0	0	7.000	0.000	NaN
sarcsm_5b_16c_100	100	54	0	0	0	8.000	0.000	NaN
sarcsm_5b_16c_078	78	71	0	0	0	7.000	0.000	NaN
sarcsm_5b_16c_013	13	44	0	0	0	7.000	0.000	NaN
sarcsm_5b_16c_061	61	46	0	0	0	7.000	0.000	NaN
sarcsm_5b_16c_041	41	54	0	0	0	7.000	0.000	NaN
sarcsm_5b_16c_018	18	51	0	0	0	7.000	0.000	NaN
sarcsm_5b_16c_023	23	45	0	0	0	8.000	0.000	NaN
sarcsm_5b_16c_053	53	53	0	0	0	8.000	0.000	NaN
sarcsm_5b_16c_085	85	48	0	0	0	8.000	0.000	NaN
sarcsm_5b_16c_048	48	56	0	0	0	8.000	0.000	NaN
sarcsm_5b_16c_001	1	57	0	0	0	7.000	0.000	NaN
sarcsm_5b_16c_005	5	59	0	0	0	4.000	0.000	NaN
sarcsm_5b_16c_034	34	54	0	0	0	7.000	0.000	NaN
sarcsm_5b_16c_054	54	69	0	0	0	8.000	0.000	NaN
sarcsm_5b_16c_062	62	49	0	0	0	7.000	0.000	NaN
sarcsm_5b_16c_079	79	89	0	0	0	8.000	0.000	NaN
sarcsm_5b_16c_084	84	61	0	0	0	7.000	0.000	NaN
sarcsm_5b_16c_012	12	41	0	0	0	7.000	0.000	NaN
sarcsm_5b_16c_073	73	53	0	0	0	8.000	0.000	NaN
sarcsm_5b_16c_049	49	42	0	0	0	7.000	0.000	NaN
sarcsm_5b_16c_094	94	57	0	0	0	7.000	0.000	NaN
sarcsm_5b_16c_068	68	59	0	0	0	4.000	0.000	NaN
sarcsm_5b_16c_088	88	47	0	0	0	7.000	0.000	NaN
sarcsm_5b_16c_021	21	51	0	0	0	8.000	0.000	NaN
sarcsm_5b_16c_076	76	57	0	0	0	8.000	0.000	NaN
sarcsm_5b_16c_031	31	54	0	0	0	7.000	0.000	NaN
sarcsm_5b_16c_060	60	51	0	0	0	8.000	0.000	NaN
sarcsm_5b_16c_003	3	55	0	0	0	7.000	0.000	NaN
sarcsm_5b_16c_032	32	51	0	0	0	7.000	0.000	NaN
sarcsm_5b_16c_014	14	59	0	0	0	7.000	0.000	NaN
sarcsm_5b_16c_056	56	36	0	0	0	7.000	0.000	NaN
sarcsm_5b_16c_090	90	54	0	0	0	7.000	0.000	NaN
sarcsm_5b_16c_027	27	33	0	0	0	7.000	0.000	NaN
sarcsm_5b_16c_071	71	57	0	0	0	7.000	0.000	NaN
sarcsm_5b_16c_087	87	71	0	0	0	7.000	0.000	NaN
sarcsm_5b_16c_098	98	45	0	0	0	7.000	0.000	NaN
sarcsm_5b_16c_011	11	57	0	0	0	7.000	0.000	NaN
sarcsm_5b_16c_039	39	41	0	0	0	7.000	0.000	NaN
sarcsm_5b_16c_075	75	72	0	0	0	7.000	0.000	NaN
sarcsm_5b_16c_077	77	52	0	0	0	8.000	0.000	NaN
sarcsm_5b_16c_025	25	54	0	0	0	7.000	0.000	NaN

Contin

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_ns
sarcsm_5b_16c_067	67	48	0	0	0	7.000	0.000	NaN
sarcsm_5b_16c_059	59	51	0	0	0	8.000	0.000	NaN
sarcsm_5b_16c_009	9	55	0	0	0	7.000	0.000	NaN
sarcsm_5b_16c_089	89	52	0	0	0	7.000	0.000	NaN
sarcsm_5b_16c_063	63	51	0	0	0	7.000	0.000	NaN
sarcsm_5b_16c_020	20	50	0	0	0	8.000	0.000	NaN
sarcsm_5b_16c_057	57	57	0	0	0	8.000	0.000	NaN
sarcsm_5b_16c_042	42	73	0	0	0	7.000	0.000	NaN
sarcsm_5b_16c_093	93	69	0	0	0	7.000	0.000	NaN
sarcsm_5b_16c_064	64	51	0	0	0	7.000	0.000	NaN
sarcsm_5b_16c_008	8	60	0	0	0	7.000	0.000	NaN
sarcsm_5b_16c_024	24	55	0	0	0	7.000	0.000	NaN
sarcsm_5b_16c_007	7	37	0	0	0	8.000	0.000	NaN
sarcsm_5b_16c_050	50	55	0	0	0	7.000	0.000	NaN
sarcsm_5b_16c_091	91	56	0	0	0	7.000	0.000	NaN
sarcsm_5b_16c_086	86	55	0	0	0	7.000	0.000	NaN
sarcsm_5b_16c_004	4	41	0	0	0	7.000	0.000	NaN
sarcsm_5b_16c_058	58	53	0	0	0	8.000	0.000	NaN
sarcsm_5b_16c_074	74	47	0	0	0	7.000	0.000	NaN
sarcsm_5b_16c_019	19	48	0	0	0	7.000	0.000	NaN
sarcsm_5b_16c_052	52	53	0	0	0	8.000	0.000	NaN
sarcsm_5b_16c_083	83	47	0	0	0	7.000	0.000	NaN
sarcsm_5b_16c_092	92	54	0	0	0	8.000	0.000	NaN
sarcsm_5b_16c_097	97	39	0	0	0	8.000	0.000	NaN
sarcsm_5b_16c_070	70	57	0	0	0	7.000	0.000	NaN

6-bit

constants=4

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_ns
sarcsm_6b_4c_046	46	29	0	0	0	6.000	0.000	NaN
sarcsm_6b_4c_082	82	24	0	0	0	8.000	0.000	NaN
sarcsm_6b_4c_080	80	32	0	0	0	7.000	0.000	NaN
sarcsm_6b_4c_055	55	28	0	0	0	7.000	0.000	NaN
sarcsm_6b_4c_096	96	26	0	0	0	8.000	0.000	NaN
sarcsm_6b_4c_026	26	32	0	0	0	4.000	0.000	NaN
sarcsm_6b_4c_030	30	38	0	0	0	8.000	0.000	NaN
sarcsm_6b_4c_099	99	41	0	0	0	6.000	0.000	NaN
sarcsm_6b_4c_035	35	32	0	0	0	7.000	0.000	NaN
sarcsm_6b_4c_081	81	28	0	0	0	7.000	0.000	NaN
sarcsm_6b_4c_037	37	31	0	0	0	7.000	0.000	NaN
sarcsm_6b_4c_036	36	37	0	0	0	7.000	0.000	NaN
sarcsm_6b_4c_002	2	27	0	0	0	7.000	0.000	NaN
sarcsm_6b_4c_069	69	25	0	0	0	7.000	0.000	NaN
sarcsm_6b_4c_028	28	45	0	0	0	7.000	0.000	NaN
sarcsm_6b_4c_022	22	32	0	0	0	7.000	0.000	NaN
sarcsm_6b_4c_095	95	29	0	0	0	6.000	0.000	NaN
sarcsm_6b_4c_038	38	25	0	0	0	7.000	0.000	NaN

Contin

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_ns
sarcsm_6b_4c_065	65	23	0	0	0	7.000	0.000	NaN
sarcsm_6b_4c_016	16	26	0	0	0	8.000	0.000	NaN
sarcsm_6b_4c_006	6	22	0	0	0	6.000	0.000	NaN
sarcsm_6b_4c_072	72	27	0	0	0	7.000	0.000	NaN
sarcsm_6b_4c_010	10	38	0	0	0	4.000	0.000	NaN
sarcsm_6b_4c_043	43	42	0	0	0	7.000	0.000	NaN
sarcsm_6b_4c_051	51	27	0	0	0	7.000	0.000	NaN
sarcsm_6b_4c_017	17	46	0	0	0	6.000	0.000	NaN
sarcsm_6b_4c_047	47	25	0	0	0	7.000	0.000	NaN
sarcsm_6b_4c_066	66	34	0	0	0	7.000	0.000	NaN
sarcsm_6b_4c_040	40	40	0	0	0	7.000	0.000	NaN
sarcsm_6b_4c_045	45	34	0	0	0	5.000	0.000	NaN
sarcsm_6b_4c_015	15	36	0	0	0	7.000	0.000	NaN
sarcsm_6b_4c_033	33	26	0	0	0	7.000	0.000	NaN
sarcsm_6b_4c_029	29	38	0	0	0	7.000	0.000	NaN
sarcsm_6b_4c_044	44	38	0	0	0	8.000	0.000	NaN
sarcsm_6b_4c_100	100	37	0	0	0	8.000	0.000	NaN
sarcsm_6b_4c_078	78	20	0	0	0	6.000	0.000	NaN
sarcsm_6b_4c_013	13	26	0	0	0	7.000	0.000	NaN
sarcsm_6b_4c_061	61	32	0	0	0	8.000	0.000	NaN
sarcsm_6b_4c_041	41	23	0	0	0	7.000	0.000	NaN
sarcsm_6b_4c_018	18	36	0	0	0	7.000	0.000	NaN
sarcsm_6b_4c_023	23	27	0	0	0	8.000	0.000	NaN
sarcsm_6b_4c_053	53	31	0	0	0	6.000	0.000	NaN
sarcsm_6b_4c_085	85	29	0	0	0	7.000	0.000	NaN
sarcsm_6b_4c_048	48	26	0	0	0	7.000	0.000	NaN
sarcsm_6b_4c_001	1	32	0	0	0	6.000	0.000	NaN
sarcsm_6b_4c_005	5	48	0	0	0	7.000	0.000	NaN
sarcsm_6b_4c_034	34	31	0	0	0	6.000	0.000	NaN
sarcsm_6b_4c_054	54	24	0	0	0	7.000	0.000	NaN
sarcsm_6b_4c_062	62	25	0	0	0	7.000	0.000	NaN
sarcsm_6b_4c_079	79	45	0	0	0	5.000	0.000	NaN
sarcsm_6b_4c_084	84	24	0	0	0	7.000	0.000	NaN
sarcsm_6b_4c_012	12	29	0	0	0	4.000	0.000	NaN
sarcsm_6b_4c_073	73	50	0	0	0	7.000	0.000	NaN
sarcsm_6b_4c_049	49	28	0	0	0	4.000	0.000	NaN
sarcsm_6b_4c_094	94	21	0	0	0	4.000	0.000	NaN
sarcsm_6b_4c_068	68	27	0	0	0	7.000	0.000	NaN
sarcsm_6b_4c_088	88	32	0	0	0	7.000	0.000	NaN
sarcsm_6b_4c_021	21	34	0	0	0	7.000	0.000	NaN
sarcsm_6b_4c_076	76	30	0	0	0	8.000	0.000	NaN
sarcsm_6b_4c_031	31	30	0	0	0	7.000	0.000	NaN
sarcsm_6b_4c_060	60	29	0	0	0	7.000	0.000	NaN
sarcsm_6b_4c_003	3	25	0	0	0	6.000	0.000	NaN
sarcsm_6b_4c_032	32	31	0	0	0	7.000	0.000	NaN
sarcsm_6b_4c_014	14	42	0	0	0	8.000	0.000	NaN
sarcsm_6b_4c_056	56	32	0	0	0	7.000	0.000	NaN
sarcsm_6b_4c_090	90	42	0	0	0	7.000	0.000	NaN
sarcsm_6b_4c_027	27	27	0	0	0	7.000	0.000	NaN
sarcsm_6b_4c_071	71	29	0	0	0	7.000	0.000	NaN

Continu

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_ns
sarcsn_6b_4c_087	87	30	0	0	0	7.000	0.000	NaN
sarcsn_6b_4c_098	98	23	0	0	0	6.000	0.000	NaN
sarcsn_6b_4c_011	11	30	0	0	0	4.000	0.000	NaN
sarcsn_6b_4c_039	39	26	0	0	0	6.000	0.000	NaN
sarcsn_6b_4c_075	75	31	0	0	0	8.000	0.000	NaN
sarcsn_6b_4c_077	77	34	0	0	0	4.000	0.000	NaN
sarcsn_6b_4c_025	25	25	0	0	0	3.000	0.000	NaN
sarcsn_6b_4c_067	67	36	0	0	0	6.000	0.000	NaN
sarcsn_6b_4c_059	59	48	0	0	0	4.000	0.000	NaN
sarcsn_6b_4c_009	9	26	0	0	0	8.000	0.000	NaN
sarcsn_6b_4c_089	89	50	0	0	0	8.000	0.000	NaN
sarcsn_6b_4c_063	63	29	0	0	0	8.000	0.000	NaN
sarcsn_6b_4c_020	20	51	0	0	0	8.000	0.000	NaN
sarcsn_6b_4c_057	57	28	0	0	0	4.000	0.000	NaN
sarcsn_6b_4c_042	42	41	0	0	0	6.000	0.000	NaN
sarcsn_6b_4c_093	93	24	0	0	0	6.000	0.000	NaN
sarcsn_6b_4c_064	64	31	0	0	0	7.000	0.000	NaN
sarcsn_6b_4c_008	8	31	0	0	0	7.000	0.000	NaN
sarcsn_6b_4c_024	24	34	0	0	0	6.000	0.000	NaN
sarcsn_6b_4c_007	7	30	0	0	0	7.000	0.000	NaN
sarcsn_6b_4c_050	50	24	0	0	0	7.000	0.000	NaN
sarcsn_6b_4c_091	91	37	0	0	0	7.000	0.000	NaN
sarcsn_6b_4c_086	86	45	0	0	0	6.000	0.000	NaN
sarcsn_6b_4c_004	4	31	0	0	0	7.000	0.000	NaN
sarcsn_6b_4c_058	58	36	0	0	0	7.000	0.000	NaN
sarcsn_6b_4c_074	74	33	0	0	0	6.000	0.000	NaN
sarcsn_6b_4c_019	19	23	0	0	0	7.000	0.000	NaN
sarcsn_6b_4c_052	52	23	0	0	0	7.000	0.000	NaN
sarcsn_6b_4c_083	83	32	0	0	0	7.000	0.000	NaN
sarcsn_6b_4c_092	92	29	0	0	0	7.000	0.000	NaN
sarcsn_6b_4c_097	97	12	0	0	0	3.000	0.000	NaN
sarcsn_6b_4c_070	70	29	0	0	0	7.000	0.000	NaN

constants=8

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_ns
sarcsn_6b_8c_046	46	39	0	0	0	7.000	0.000	NaN
sarcsn_6b_8c_082	82	43	0	0	0	7.000	0.000	NaN
sarcsn_6b_8c_080	80	52	0	0	0	7.000	0.000	NaN
sarcsn_6b_8c_055	55	42	0	0	0	7.000	0.000	NaN
sarcsn_6b_8c_096	96	56	0	0	0	8.000	0.000	NaN
sarcsn_6b_8c_026	26	31	0	0	0	7.000	0.000	NaN
sarcsn_6b_8c_030	30	47	0	0	0	4.000	0.000	NaN
sarcsn_6b_8c_099	99	70	0	0	0	7.000	0.000	NaN
sarcsn_6b_8c_035	35	46	0	0	0	8.000	0.000	NaN
sarcsn_6b_8c_081	81	62	0	0	0	7.000	0.000	NaN
sarcsn_6b_8c_037	37	43	0	0	0	8.000	0.000	NaN
sarcsn_6b_8c_036	36	82	0	0	0	8.000	0.000	NaN
sarcsn_6b_8c_002	2	46	0	0	0	6.000	0.000	NaN

Contin

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_ns
sarcsm_6b_8c_069	69	47	0	0	0	7.000	0.000	NaN
sarcsm_6b_8c_028	28	61	0	0	0	8.000	0.000	NaN
sarcsm_6b_8c_022	22	42	0	0	0	4.000	0.000	NaN
sarcsm_6b_8c_095	95	42	0	0	0	7.000	0.000	NaN
sarcsm_6b_8c_038	38	48	0	0	0	8.000	0.000	NaN
sarcsm_6b_8c_065	65	44	0	0	0	8.000	0.000	NaN
sarcsm_6b_8c_016	16	47	0	0	0	8.000	0.000	NaN
sarcsm_6b_8c_006	6	45	0	0	0	7.000	0.000	NaN
sarcsm_6b_8c_072	72	48	0	0	0	7.000	0.000	NaN
sarcsm_6b_8c_010	10	33	0	0	0	7.000	0.000	NaN
sarcsm_6b_8c_043	43	56	0	0	0	7.000	0.000	NaN
sarcsm_6b_8c_051	51	49	0	0	0	8.000	0.000	NaN
sarcsm_6b_8c_017	17	69	0	0	0	7.000	0.000	NaN
sarcsm_6b_8c_047	47	34	0	0	0	7.000	0.000	NaN
sarcsm_6b_8c_066	66	52	0	0	0	8.000	0.000	NaN
sarcsm_6b_8c_040	40	59	0	0	0	7.000	0.000	NaN
sarcsm_6b_8c_045	45	44	0	0	0	8.000	0.000	NaN
sarcsm_6b_8c_015	15	49	0	0	0	8.000	0.000	NaN
sarcsm_6b_8c_033	33	36	0	0	0	7.000	0.000	NaN
sarcsm_6b_8c_029	29	72	0	0	0	8.000	0.000	NaN
sarcsm_6b_8c_044	44	40	0	0	0	7.000	0.000	NaN
sarcsm_6b_8c_100	100	50	0	0	0	8.000	0.000	NaN
sarcsm_6b_8c_078	78	41	0	0	0	7.000	0.000	NaN
sarcsm_6b_8c_013	13	38	0	0	0	8.000	0.000	NaN
sarcsm_6b_8c_061	61	42	0	0	0	7.000	0.000	NaN
sarcsm_6b_8c_041	41	75	0	0	0	8.000	0.000	NaN
sarcsm_6b_8c_018	18	45	0	0	0	6.000	0.000	NaN
sarcsm_6b_8c_023	23	38	0	0	0	4.000	0.000	NaN
sarcsm_6b_8c_053	53	67	0	0	0	7.000	0.000	NaN
sarcsm_6b_8c_085	85	55	0	0	0	7.000	0.000	NaN
sarcsm_6b_8c_048	48	59	0	0	0	7.000	0.000	NaN
sarcsm_6b_8c_001	1	44	0	0	0	8.000	0.000	NaN
sarcsm_6b_8c_005	5	49	0	0	0	4.000	0.000	NaN
sarcsm_6b_8c_034	34	44	0	0	0	8.000	0.000	NaN
sarcsm_6b_8c_054	54	46	0	0	0	8.000	0.000	NaN
sarcsm_6b_8c_062	62	37	0	0	0	8.000	0.000	NaN
sarcsm_6b_8c_079	79	43	0	0	0	7.000	0.000	NaN
sarcsm_6b_8c_084	84	46	0	0	0	7.000	0.000	NaN
sarcsm_6b_8c_012	12	38	0	0	0	7.000	0.000	NaN
sarcsm_6b_8c_073	73	41	0	0	0	6.000	0.000	NaN
sarcsm_6b_8c_049	49	54	0	0	0	7.000	0.000	NaN
sarcsm_6b_8c_094	94	46	0	0	0	8.000	0.000	NaN
sarcsm_6b_8c_068	68	49	0	0	0	7.000	0.000	NaN
sarcsm_6b_8c_088	88	44	0	0	0	7.000	0.000	NaN
sarcsm_6b_8c_021	21	41	0	0	0	7.000	0.000	NaN
sarcsm_6b_8c_076	76	44	0	0	0	7.000	0.000	NaN
sarcsm_6b_8c_031	31	69	0	0	0	8.000	0.000	NaN
sarcsm_6b_8c_060	60	49	0	0	0	8.000	0.000	NaN
sarcsm_6b_8c_003	3	41	0	0	0	7.000	0.000	NaN
sarcsm_6b_8c_032	32	53	0	0	0	7.000	0.000	NaN

Continu

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_ns
sarcsm_6b_8c_014	14	43	0	0	0	7.000	0.000	NaN
sarcsm_6b_8c_056	56	58	0	0	0	7.000	0.000	NaN
sarcsm_6b_8c_090	90	33	0	0	0	7.000	0.000	NaN
sarcsm_6b_8c_027	27	45	0	0	0	8.000	0.000	NaN
sarcsm_6b_8c_071	71	51	0	0	0	7.000	0.000	NaN
sarcsm_6b_8c_087	87	60	0	0	0	8.000	0.000	NaN
sarcsm_6b_8c_098	98	47	0	0	0	8.000	0.000	NaN
sarcsm_6b_8c_011	11	34	0	0	0	7.000	0.000	NaN
sarcsm_6b_8c_039	39	41	0	0	0	7.000	0.000	NaN
sarcsm_6b_8c_075	75	54	0	0	0	7.000	0.000	NaN
sarcsm_6b_8c_077	77	70	0	0	0	8.000	0.000	NaN
sarcsm_6b_8c_025	25	50	0	0	0	7.000	0.000	NaN
sarcsm_6b_8c_067	67	51	0	0	0	7.000	0.000	NaN
sarcsm_6b_8c_059	59	49	0	0	0	7.000	0.000	NaN
sarcsm_6b_8c_009	9	58	0	0	0	8.000	0.000	NaN
sarcsm_6b_8c_089	89	37	0	0	0	7.000	0.000	NaN
sarcsm_6b_8c_063	63	52	0	0	0	8.000	0.000	NaN
sarcsm_6b_8c_020	20	60	0	0	0	8.000	0.000	NaN
sarcsm_6b_8c_057	57	46	0	0	0	6.000	0.000	NaN
sarcsm_6b_8c_042	42	67	0	0	0	8.000	0.000	NaN
sarcsm_6b_8c_093	93	48	0	0	0	8.000	0.000	NaN
sarcsm_6b_8c_064	64	55	0	0	0	7.000	0.000	NaN
sarcsm_6b_8c_008	8	46	0	0	0	7.000	0.000	NaN
sarcsm_6b_8c_024	24	60	0	0	0	7.000	0.000	NaN
sarcsm_6b_8c_007	7	45	0	0	0	4.000	0.000	NaN
sarcsm_6b_8c_050	50	50	0	0	0	7.000	0.000	NaN
sarcsm_6b_8c_091	91	48	0	0	0	8.000	0.000	NaN
sarcsm_6b_8c_086	86	64	0	0	0	8.000	0.000	NaN
sarcsm_6b_8c_004	4	45	0	0	0	8.000	0.000	NaN
sarcsm_6b_8c_058	58	49	0	0	0	7.000	0.000	NaN
sarcsm_6b_8c_074	74	45	0	0	0	8.000	0.000	NaN
sarcsm_6b_8c_019	19	40	0	0	0	7.000	0.000	NaN
sarcsm_6b_8c_052	52	45	0	0	0	8.000	0.000	NaN
sarcsm_6b_8c_083	83	37	0	0	0	7.000	0.000	NaN
sarcsm_6b_8c_092	92	45	0	0	0	7.000	0.000	NaN
sarcsm_6b_8c_097	97	44	0	0	0	7.000	0.000	NaN
sarcsm_6b_8c_070	70	48	0	0	0	7.000	0.000	NaN

constants=16

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_ns
sarcsm_6b_16c_046	46	75	0	0	0	8.000	0.000	NaN
sarcsm_6b_16c_082	82	56	0	0	0	8.000	0.000	NaN
sarcsm_6b_16c_080	80	55	0	0	0	7.000	0.000	NaN
sarcsm_6b_16c_055	55	58	0	0	0	8.000	0.000	NaN
sarcsm_6b_16c_096	96	66	0	0	0	7.000	0.000	NaN
sarcsm_6b_16c_026	26	59	0	0	0	7.000	0.000	NaN
sarcsm_6b_16c_030	30	60	0	0	0	8.000	0.000	NaN
sarcsm_6b_16c_099	99	65	0	0	0	8.000	0.000	NaN

Contin

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_ns
sarcsm_6b_16c_035	35	99	0	0	0	8.000	0.000	NaN
sarcsm_6b_16c_081	81	58	0	0	0	7.000	0.000	NaN
sarcsm_6b_16c_037	37	57	0	0	0	8.000	0.000	NaN
sarcsm_6b_16c_036	36	54	0	0	0	8.000	0.000	NaN
sarcsm_6b_16c_002	2	95	0	0	0	7.000	0.000	NaN
sarcsm_6b_16c_069	69	65	0	0	0	7.000	0.000	NaN
sarcsm_6b_16c_028	28	71	0	0	0	8.000	0.000	NaN
sarcsm_6b_16c_022	22	62	0	0	0	4.000	0.000	NaN
sarcsm_6b_16c_095	95	56	0	0	0	8.000	0.000	NaN
sarcsm_6b_16c_038	38	64	0	0	0	8.000	0.000	NaN
sarcsm_6b_16c_065	65	72	0	0	0	8.000	0.000	NaN
sarcsm_6b_16c_016	16	61	0	0	0	4.000	0.000	NaN
sarcsm_6b_16c_006	6	53	0	0	0	7.000	0.000	NaN
sarcsm_6b_16c_072	72	78	0	0	0	7.000	0.000	NaN
sarcsm_6b_16c_010	10	53	0	0	0	8.000	0.000	NaN
sarcsm_6b_16c_043	43	49	0	0	0	8.000	0.000	NaN
sarcsm_6b_16c_051	51	59	0	0	0	7.000	0.000	NaN
sarcsm_6b_16c_017	17	91	0	0	0	7.000	0.000	NaN
sarcsm_6b_16c_047	47	72	0	0	0	7.000	0.000	NaN
sarcsm_6b_16c_066	66	66	0	0	0	8.000	0.000	NaN
sarcsm_6b_16c_040	40	57	0	0	0	8.000	0.000	NaN
sarcsm_6b_16c_045	45	72	0	0	0	7.000	0.000	NaN
sarcsm_6b_16c_015	15	59	0	0	0	8.000	0.000	NaN
sarcsm_6b_16c_033	33	43	0	0	0	8.000	0.000	NaN
sarcsm_6b_16c_029	29	57	0	0	0	8.000	0.000	NaN
sarcsm_6b_16c_044	44	60	0	0	0	8.000	0.000	NaN
sarcsm_6b_16c_100	100	52	0	0	0	7.000	0.000	NaN
sarcsm_6b_16c_078	78	69	0	0	0	8.000	0.000	NaN
sarcsm_6b_16c_013	13	85	0	0	0	8.000	0.000	NaN
sarcsm_6b_16c_061	61	57	0	0	0	4.000	0.000	NaN
sarcsm_6b_16c_041	41	63	0	0	0	8.000	0.000	NaN
sarcsm_6b_16c_018	18	52	0	0	0	8.000	0.000	NaN
sarcsm_6b_16c_023	23	51	0	0	0	8.000	0.000	NaN
sarcsm_6b_16c_053	53	69	0	0	0	8.000	0.000	NaN
sarcsm_6b_16c_085	85	63	0	0	0	7.000	0.000	NaN
sarcsm_6b_16c_048	48	69	0	0	0	8.000	0.000	NaN
sarcsm_6b_16c_001	1	80	0	0	0	8.000	0.000	NaN
sarcsm_6b_16c_005	5	55	0	0	0	8.000	0.000	NaN
sarcsm_6b_16c_034	34	56	0	0	0	8.000	0.000	NaN
sarcsm_6b_16c_054	54	45	0	0	0	8.000	0.000	NaN
sarcsm_6b_16c_062	62	57	0	0	0	8.000	0.000	NaN
sarcsm_6b_16c_079	79	52	0	0	0	7.000	0.000	NaN
sarcsm_6b_16c_084	84	66	0	0	0	8.000	0.000	NaN
sarcsm_6b_16c_012	12	54	0	0	0	8.000	0.000	NaN
sarcsm_6b_16c_073	73	60	0	0	0	8.000	0.000	NaN
sarcsm_6b_16c_049	49	56	0	0	0	8.000	0.000	NaN
sarcsm_6b_16c_094	94	48	0	0	0	8.000	0.000	NaN
sarcsm_6b_16c_068	68	52	0	0	0	7.000	0.000	NaN
sarcsm_6b_16c_088	88	77	0	0	0	7.000	0.000	NaN
sarcsm_6b_16c_021	21	63	0	0	0	8.000	0.000	NaN

Contin

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_ns
sarcsm_6b_16c_076	76	70	0	0	0	8.000	0.000	NaN
sarcsm_6b_16c_031	31	58	0	0	0	8.000	0.000	NaN
sarcsm_6b_16c_060	60	58	0	0	0	8.000	0.000	NaN
sarcsm_6b_16c_003	3	57	0	0	0	8.000	0.000	NaN
sarcsm_6b_16c_032	32	63	0	0	0	7.000	0.000	NaN
sarcsm_6b_16c_014	14	101	0	0	0	8.000	0.000	NaN
sarcsm_6b_16c_056	56	77	0	0	0	7.000	0.000	NaN
sarcsm_6b_16c_090	90	100	0	0	0	7.000	0.000	NaN
sarcsm_6b_16c_027	27	57	0	0	0	7.000	0.000	NaN
sarcsm_6b_16c_071	71	58	0	0	0	8.000	0.000	NaN
sarcsm_6b_16c_087	87	60	0	0	0	8.000	0.000	NaN
sarcsm_6b_16c_098	98	71	0	0	0	7.000	0.000	NaN
sarcsm_6b_16c_011	11	54	0	0	0	8.000	0.000	NaN
sarcsm_6b_16c_039	39	53	0	0	0	7.000	0.000	NaN
sarcsm_6b_16c_075	75	53	0	0	0	7.000	0.000	NaN
sarcsm_6b_16c_077	77	67	0	0	0	8.000	0.000	NaN
sarcsm_6b_16c_025	25	55	0	0	0	7.000	0.000	NaN
sarcsm_6b_16c_067	67	54	0	0	0	7.000	0.000	NaN
sarcsm_6b_16c_059	59	75	0	0	0	8.000	0.000	NaN
sarcsm_6b_16c_009	9	94	0	0	0	7.000	0.000	NaN
sarcsm_6b_16c_089	89	49	0	0	0	8.000	0.000	NaN
sarcsm_6b_16c_063	63	62	0	0	0	7.000	0.000	NaN
sarcsm_6b_16c_020	20	67	0	0	0	8.000	0.000	NaN
sarcsm_6b_16c_057	57	51	0	0	0	8.000	0.000	NaN
sarcsm_6b_16c_042	42	59	0	0	0	8.000	0.000	NaN
sarcsm_6b_16c_093	93	84	0	0	0	8.000	0.000	NaN
sarcsm_6b_16c_064	64	56	0	0	0	7.000	0.000	NaN
sarcsm_6b_16c_008	8	60	0	0	0	8.000	0.000	NaN
sarcsm_6b_16c_024	24	60	0	0	0	7.000	0.000	NaN
sarcsm_6b_16c_007	7	66	0	0	0	8.000	0.000	NaN
sarcsm_6b_16c_050	50	50	0	0	0	7.000	0.000	NaN
sarcsm_6b_16c_091	91	81	0	0	0	7.000	0.000	NaN
sarcsm_6b_16c_086	86	58	0	0	0	8.000	0.000	NaN
sarcsm_6b_16c_004	4	44	0	0	0	7.000	0.000	NaN
sarcsm_6b_16c_058	58	64	0	0	0	7.000	0.000	NaN
sarcsm_6b_16c_074	74	52	0	0	0	7.000	0.000	NaN
sarcsm_6b_16c_019	19	70	0	0	0	7.000	0.000	NaN
sarcsm_6b_16c_052	52	70	0	0	0	8.000	0.000	NaN
sarcsm_6b_16c_083	83	54	0	0	0	8.000	0.000	NaN
sarcsm_6b_16c_092	92	64	0	0	0	8.000	0.000	NaN
sarcsm_6b_16c_097	97	52	0	0	0	8.000	0.000	NaN
sarcsm_6b_16c_070	70	60	0	0	0	4.000	0.000	NaN

8-bit

constants=4

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_ns
sarcsm_8b_4c_046	46	29	0	0	0	7.000	0.000	NaN

Continu

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_ns
sarcsm_8b_4c_082	82	40	0	0	0	8.000	0.000	NaN
sarcsm_8b_4c_080	80	39	0	0	0	7.000	0.000	NaN
sarcsm_8b_4c_055	55	56	0	0	0	4.000	0.000	NaN
sarcsm_8b_4c_096	96	35	0	0	0	7.000	0.000	NaN
sarcsm_8b_4c_026	26	40	0	0	0	8.000	0.000	NaN
sarcsm_8b_4c_030	30	39	0	0	0	7.000	0.000	NaN
sarcsm_8b_4c_099	99	33	0	0	0	7.000	0.000	NaN
sarcsm_8b_4c_035	35	50	0	0	0	8.000	0.000	NaN
sarcsm_8b_4c_081	81	77	0	0	0	8.000	0.000	NaN
sarcsm_8b_4c_037	37	38	0	0	0	6.000	0.000	NaN
sarcsm_8b_4c_036	36	60	0	0	0	7.000	0.000	NaN
sarcsm_8b_4c_002	2	32	0	0	0	7.000	0.000	NaN
sarcsm_8b_4c_069	69	37	0	0	0	7.000	0.000	NaN
sarcsm_8b_4c_028	28	39	0	0	0	4.000	0.000	NaN
sarcsm_8b_4c_022	22	46	0	0	0	8.000	0.000	NaN
sarcsm_8b_4c_095	95	33	0	0	0	8.000	0.000	NaN
sarcsm_8b_4c_038	38	51	0	0	0	8.000	0.000	NaN
sarcsm_8b_4c_065	65	33	0	0	0	8.000	0.000	NaN
sarcsm_8b_4c_016	16	40	0	0	0	7.000	0.000	NaN
sarcsm_8b_4c_006	6	59	0	0	0	7.000	0.000	NaN
sarcsm_8b_4c_072	72	33	0	0	0	8.000	0.000	NaN
sarcsm_8b_4c_010	10	35	0	0	0	7.000	0.000	NaN
sarcsm_8b_4c_043	43	38	0	0	0	7.000	0.000	NaN
sarcsm_8b_4c_051	51	29	0	0	0	8.000	0.000	NaN
sarcsm_8b_4c_017	17	39	0	0	0	8.000	0.000	NaN
sarcsm_8b_4c_047	47	65	0	0	0	7.000	0.000	NaN
sarcsm_8b_4c_066	66	41	0	0	0	8.000	0.000	NaN
sarcsm_8b_4c_040	40	33	0	0	0	8.000	0.000	NaN
sarcsm_8b_4c_045	45	42	0	0	0	4.000	0.000	NaN
sarcsm_8b_4c_015	15	36	0	0	0	8.000	0.000	NaN
sarcsm_8b_4c_033	33	65	0	0	0	8.000	0.000	NaN
sarcsm_8b_4c_029	29	50	0	0	0	8.000	0.000	NaN
sarcsm_8b_4c_044	44	37	0	0	0	8.000	0.000	NaN
sarcsm_8b_4c_100	100	30	0	0	0	8.000	0.000	NaN
sarcsm_8b_4c_078	78	46	0	0	0	7.000	0.000	NaN
sarcsm_8b_4c_013	13	40	0	0	0	7.000	0.000	NaN
sarcsm_8b_4c_061	61	35	0	0	0	8.000	0.000	NaN
sarcsm_8b_4c_041	41	36	0	0	0	8.000	0.000	NaN
sarcsm_8b_4c_018	18	42	0	0	0	8.000	0.000	NaN
sarcsm_8b_4c_023	23	39	0	0	0	8.000	0.000	NaN
sarcsm_8b_4c_053	53	39	0	0	0	8.000	0.000	NaN
sarcsm_8b_4c_085	85	29	0	0	0	7.000	0.000	NaN
sarcsm_8b_4c_048	48	46	0	0	0	8.000	0.000	NaN
sarcsm_8b_4c_001	1	43	0	0	0	8.000	0.000	NaN
sarcsm_8b_4c_005	5	32	0	0	0	8.000	0.000	NaN
sarcsm_8b_4c_034	34	46	0	0	0	8.000	0.000	NaN
sarcsm_8b_4c_054	54	54	0	0	0	8.000	0.000	NaN
sarcsm_8b_4c_062	62	33	0	0	0	8.000	0.000	NaN
sarcsm_8b_4c_079	79	36	0	0	0	7.000	0.000	NaN
sarcsm_8b_4c_084	84	62	0	0	0	8.000	0.000	NaN

Continu

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_ns
sarcsm_8b_4c_012	12	52	0	0	0	7.000	0.000	NaN
sarcsm_8b_4c_073	73	41	0	0	0	8.000	0.000	NaN
sarcsm_8b_4c_049	49	46	0	0	0	7.000	0.000	NaN
sarcsm_8b_4c_094	94	51	0	0	0	7.000	0.000	NaN
sarcsm_8b_4c_068	68	33	0	0	0	8.000	0.000	NaN
sarcsm_8b_4c_088	88	60	0	0	0	7.000	0.000	NaN
sarcsm_8b_4c_021	21	37	0	0	0	7.000	0.000	NaN
sarcsm_8b_4c_076	76	41	0	0	0	7.000	0.000	NaN
sarcsm_8b_4c_031	31	27	0	0	0	7.000	0.000	NaN
sarcsm_8b_4c_060	60	40	0	0	0	8.000	0.000	NaN
sarcsm_8b_4c_003	3	41	0	0	0	8.000	0.000	NaN
sarcsm_8b_4c_032	32	36	0	0	0	7.000	0.000	NaN
sarcsm_8b_4c_014	14	44	0	0	0	7.000	0.000	NaN
sarcsm_8b_4c_056	56	40	0	0	0	7.000	0.000	NaN
sarcsm_8b_4c_090	90	31	0	0	0	7.000	0.000	NaN
sarcsm_8b_4c_027	27	38	0	0	0	7.000	0.000	NaN
sarcsm_8b_4c_071	71	42	0	0	0	7.000	0.000	NaN
sarcsm_8b_4c_087	87	38	0	0	0	8.000	0.000	NaN
sarcsm_8b_4c_098	98	44	0	0	0	7.000	0.000	NaN
sarcsm_8b_4c_011	11	43	0	0	0	7.000	0.000	NaN
sarcsm_8b_4c_039	39	45	0	0	0	8.000	0.000	NaN
sarcsm_8b_4c_075	75	35	0	0	0	8.000	0.000	NaN
sarcsm_8b_4c_077	77	42	0	0	0	7.000	0.000	NaN
sarcsm_8b_4c_025	25	50	0	0	0	7.000	0.000	NaN
sarcsm_8b_4c_067	67	49	0	0	0	7.000	0.000	NaN
sarcsm_8b_4c_059	59	34	0	0	0	8.000	0.000	NaN
sarcsm_8b_4c_009	9	42	0	0	0	7.000	0.000	NaN
sarcsm_8b_4c_089	89	39	0	0	0	8.000	0.000	NaN
sarcsm_8b_4c_063	63	36	0	0	0	7.000	0.000	NaN
sarcsm_8b_4c_020	20	45	0	0	0	8.000	0.000	NaN
sarcsm_8b_4c_057	57	48	0	0	0	8.000	0.000	NaN
sarcsm_8b_4c_042	42	48	0	0	0	6.000	0.000	NaN
sarcsm_8b_4c_093	93	32	0	0	0	7.000	0.000	NaN
sarcsm_8b_4c_064	64	33	0	0	0	7.000	0.000	NaN
sarcsm_8b_4c_008	8	39	0	0	0	8.000	0.000	NaN
sarcsm_8b_4c_024	24	35	0	0	0	4.000	0.000	NaN
sarcsm_8b_4c_007	7	52	0	0	0	6.000	0.000	NaN
sarcsm_8b_4c_050	50	41	0	0	0	8.000	0.000	NaN
sarcsm_8b_4c_091	91	53	0	0	0	8.000	0.000	NaN
sarcsm_8b_4c_086	86	25	0	0	0	7.000	0.000	NaN
sarcsm_8b_4c_004	4	37	0	0	0	8.000	0.000	NaN
sarcsm_8b_4c_058	58	34	0	0	0	8.000	0.000	NaN
sarcsm_8b_4c_074	74	33	0	0	0	8.000	0.000	NaN
sarcsm_8b_4c_019	19	40	0	0	0	7.000	0.000	NaN
sarcsm_8b_4c_052	52	40	0	0	0	8.000	0.000	NaN
sarcsm_8b_4c_083	83	46	0	0	0	8.000	0.000	NaN
sarcsm_8b_4c_092	92	36	0	0	0	7.000	0.000	NaN
sarcsm_8b_4c_097	97	33	0	0	0	7.000	0.000	NaN
sarcsm_8b_4c_070	70	35	0	0	0	7.000	0.000	NaN

constants=8

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_ns
sarcsm_8b_8c_046	46	68	0	0	0	8.000	0.000	NaN
sarcsm_8b_8c_082	82	59	0	0	0	4.000	0.000	NaN
sarcsm_8b_8c_080	80	58	0	0	0	8.000	0.000	NaN
sarcsm_8b_8c_055	55	48	0	0	0	7.000	0.000	NaN
sarcsm_8b_8c_096	96	75	0	0	0	8.000	0.000	NaN
sarcsm_8b_8c_026	26	58	0	0	0	8.000	0.000	NaN
sarcsm_8b_8c_030	30	60	0	0	0	8.000	0.000	NaN
sarcsm_8b_8c_099	99	71	0	0	0	8.000	0.000	NaN
sarcsm_8b_8c_035	35	61	0	0	0	7.000	0.000	NaN
sarcsm_8b_8c_081	81	55	0	0	0	8.000	0.000	NaN
sarcsm_8b_8c_037	37	58	0	0	0	8.000	0.000	NaN
sarcsm_8b_8c_036	36	46	0	0	0	8.000	0.000	NaN
sarcsm_8b_8c_002	2	55	0	0	0	8.000	0.000	NaN
sarcsm_8b_8c_069	69	72	0	0	0	8.000	0.000	NaN
sarcsm_8b_8c_028	28	57	0	0	0	8.000	0.000	NaN
sarcsm_8b_8c_022	22	52	0	0	0	8.000	0.000	NaN
sarcsm_8b_8c_095	95	58	0	0	0	8.000	0.000	NaN
sarcsm_8b_8c_038	38	69	0	0	0	8.000	0.000	NaN
sarcsm_8b_8c_065	65	56	0	0	0	8.000	0.000	NaN
sarcsm_8b_8c_016	16	59	0	0	0	7.000	0.000	NaN
sarcsm_8b_8c_006	6	53	0	0	0	7.000	0.000	NaN
sarcsm_8b_8c_072	72	65	0	0	0	8.000	0.000	NaN
sarcsm_8b_8c_010	10	53	0	0	0	8.000	0.000	NaN
sarcsm_8b_8c_043	43	65	0	0	0	8.000	0.000	NaN
sarcsm_8b_8c_051	51	80	0	0	0	8.000	0.000	NaN
sarcsm_8b_8c_017	17	48	0	0	0	8.000	0.000	NaN
sarcsm_8b_8c_047	47	64	0	0	0	8.000	0.000	NaN
sarcsm_8b_8c_066	66	49	0	0	0	8.000	0.000	NaN
sarcsm_8b_8c_040	40	71	0	0	0	8.000	0.000	NaN
sarcsm_8b_8c_045	45	55	0	0	0	8.000	0.000	NaN
sarcsm_8b_8c_015	15	61	0	0	0	8.000	0.000	NaN
sarcsm_8b_8c_033	33	50	0	0	0	8.000	0.000	NaN
sarcsm_8b_8c_029	29	82	0	0	0	8.000	0.000	NaN
sarcsm_8b_8c_044	44	61	0	0	0	8.000	0.000	NaN
sarcsm_8b_8c_100	100	67	0	0	0	8.000	0.000	NaN
sarcsm_8b_8c_078	78	62	0	0	0	8.000	0.000	NaN
sarcsm_8b_8c_013	13	46	0	0	0	8.000	0.000	NaN
sarcsm_8b_8c_061	61	65	0	0	0	8.000	0.000	NaN
sarcsm_8b_8c_041	41	68	0	0	0	8.000	0.000	NaN
sarcsm_8b_8c_018	18	51	0	0	0	8.000	0.000	NaN
sarcsm_8b_8c_023	23	50	0	0	0	7.000	0.000	NaN
sarcsm_8b_8c_053	53	51	0	0	0	7.000	0.000	NaN
sarcsm_8b_8c_085	85	49	0	0	0	8.000	0.000	NaN
sarcsm_8b_8c_048	48	58	0	0	0	8.000	0.000	NaN
sarcsm_8b_8c_001	1	55	0	0	0	8.000	0.000	NaN
sarcsm_8b_8c_005	5	71	0	0	0	8.000	0.000	NaN
sarcsm_8b_8c_034	34	56	0	0	0	8.000	0.000	NaN
sarcsm_8b_8c_054	54	66	0	0	0	7.000	0.000	NaN
sarcsm_8b_8c_062	62	78	0	0	0	7.000	0.000	NaN
sarcsm_8b_8c_079	79	85	0	0	0	8.000	0.000	NaN

Continu

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_ns
sarcsm_8b_8c_084	84	63	0	0	0	8.000	0.000	NaN
sarcsm_8b_8c_012	12	57	0	0	0	7.000	0.000	NaN
sarcsm_8b_8c_073	73	67	0	0	0	4.000	0.000	NaN
sarcsm_8b_8c_049	49	56	0	0	0	7.000	0.000	NaN
sarcsm_8b_8c_094	94	57	0	0	0	8.000	0.000	NaN
sarcsm_8b_8c_068	68	49	0	0	0	8.000	0.000	NaN
sarcsm_8b_8c_088	88	75	0	0	0	7.000	0.000	NaN
sarcsm_8b_8c_021	21	56	0	0	0	8.000	0.000	NaN
sarcsm_8b_8c_076	76	74	0	0	0	8.000	0.000	NaN
sarcsm_8b_8c_031	31	44	0	0	0	7.000	0.000	NaN
sarcsm_8b_8c_060	60	59	0	0	0	8.000	0.000	NaN
sarcsm_8b_8c_003	3	53	0	0	0	8.000	0.000	NaN
sarcsm_8b_8c_032	32	56	0	0	0	8.000	0.000	NaN
sarcsm_8b_8c_014	14	63	0	0	0	8.000	0.000	NaN
sarcsm_8b_8c_056	56	50	0	0	0	8.000	0.000	NaN
sarcsm_8b_8c_090	90	49	0	0	0	7.000	0.000	NaN
sarcsm_8b_8c_027	27	56	0	0	0	7.000	0.000	NaN
sarcsm_8b_8c_071	71	83	0	0	0	8.000	0.000	NaN
sarcsm_8b_8c_087	87	74	0	0	0	8.000	0.000	NaN
sarcsm_8b_8c_098	98	52	0	0	0	7.000	0.000	NaN
sarcsm_8b_8c_011	11	58	0	0	0	7.000	0.000	NaN
sarcsm_8b_8c_039	39	50	0	0	0	8.000	0.000	NaN
sarcsm_8b_8c_075	75	55	0	0	0	8.000	0.000	NaN
sarcsm_8b_8c_077	77	61	0	0	0	8.000	0.000	NaN
sarcsm_8b_8c_025	25	64	0	0	0	7.000	0.000	NaN
sarcsm_8b_8c_067	67	59	0	0	0	7.000	0.000	NaN
sarcsm_8b_8c_059	59	133	0	0	0	8.000	0.000	NaN
sarcsm_8b_8c_009	9	54	0	0	0	8.000	0.000	NaN
sarcsm_8b_8c_089	89	51	0	0	0	4.000	0.000	NaN
sarcsm_8b_8c_063	63	60	0	0	0	8.000	0.000	NaN
sarcsm_8b_8c_020	20	66	0	0	0	8.000	0.000	NaN
sarcsm_8b_8c_057	57	54	0	0	0	8.000	0.000	NaN
sarcsm_8b_8c_042	42	88	0	0	0	8.000	0.000	NaN
sarcsm_8b_8c_093	93	61	0	0	0	8.000	0.000	NaN
sarcsm_8b_8c_064	64	59	0	0	0	4.000	0.000	NaN
sarcsm_8b_8c_008	8	59	0	0	0	8.000	0.000	NaN
sarcsm_8b_8c_024	24	65	0	0	0	8.000	0.000	NaN
sarcsm_8b_8c_007	7	53	0	0	0	8.000	0.000	NaN
sarcsm_8b_8c_050	50	52	0	0	0	8.000	0.000	NaN
sarcsm_8b_8c_091	91	54	0	0	0	8.000	0.000	NaN
sarcsm_8b_8c_086	86	56	0	0	0	8.000	0.000	NaN
sarcsm_8b_8c_004	4	58	0	0	0	8.000	0.000	NaN
sarcsm_8b_8c_058	58	66	0	0	0	8.000	0.000	NaN
sarcsm_8b_8c_074	74	50	0	0	0	4.000	0.000	NaN
sarcsm_8b_8c_019	19	61	0	0	0	8.000	0.000	NaN
sarcsm_8b_8c_052	52	72	0	0	0	8.000	0.000	NaN
sarcsm_8b_8c_083	83	68	0	0	0	7.000	0.000	NaN
sarcsm_8b_8c_092	92	60	0	0	0	7.000	0.000	NaN
sarcsm_8b_8c_097	97	56	0	0	0	8.000	0.000	NaN
sarcsm_8b_8c_070	70	68	0	0	0	8.000	0.000	NaN

constants=16

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_ns
sarcsn_8b_16c_046	46	69	0	0	0	8.000	0.000	NaN
sarcsn_8b_16c_082	82	83	0	0	0	8.000	0.000	NaN
sarcsn_8b_16c_080	80	87	0	0	0	8.000	0.000	NaN
sarcsn_8b_16c_055	55	86	0	0	0	8.000	0.000	NaN
sarcsn_8b_16c_096	96	66	0	0	0	8.000	0.000	NaN
sarcsn_8b_16c_026	26	81	0	0	0	8.000	0.000	NaN
sarcsn_8b_16c_030	30	108	0	0	0	8.000	0.000	NaN
sarcsn_8b_16c_099	99	79	0	0	0	8.000	0.000	NaN
sarcsn_8b_16c_035	35	66	0	0	0	8.000	0.000	NaN
sarcsn_8b_16c_081	81	71	0	0	0	8.000	0.000	NaN
sarcsn_8b_16c_037	37	66	0	0	0	8.000	0.000	NaN
sarcsn_8b_16c_036	36	86	0	0	0	7.000	0.000	NaN
sarcsn_8b_16c_002	2	77	0	0	0	8.000	0.000	NaN
sarcsn_8b_16c_069	69	79	0	0	0	8.000	0.000	NaN
sarcsn_8b_16c_028	28	87	0	0	0	8.000	0.000	NaN
sarcsn_8b_16c_022	22	87	0	0	0	8.000	0.000	NaN
sarcsn_8b_16c_095	95	93	0	0	0	8.000	0.000	NaN
sarcsn_8b_16c_038	38	95	0	0	0	8.000	0.000	NaN
sarcsn_8b_16c_065	65	64	0	0	0	8.000	0.000	NaN
sarcsn_8b_16c_016	16	91	0	0	0	8.000	0.000	NaN
sarcsn_8b_16c_006	6	68	0	0	0	8.000	0.000	NaN
sarcsn_8b_16c_072	72	88	0	0	0	8.000	0.000	NaN
sarcsn_8b_16c_010	10	63	0	0	0	8.000	0.000	NaN
sarcsn_8b_16c_043	43	66	0	0	0	8.000	0.000	NaN
sarcsn_8b_16c_051	51	82	0	0	0	8.000	0.000	NaN
sarcsn_8b_16c_017	17	71	0	0	0	8.000	0.000	NaN
sarcsn_8b_16c_047	47	90	0	0	0	8.000	0.000	NaN
sarcsn_8b_16c_066	66	67	0	0	0	8.000	0.000	NaN
sarcsn_8b_16c_040	40	95	0	0	0	8.000	0.000	NaN
sarcsn_8b_16c_045	45	77	0	0	0	8.000	0.000	NaN
sarcsn_8b_16c_015	15	85	0	0	0	8.000	0.000	NaN
sarcsn_8b_16c_033	33	114	0	0	0	8.000	0.000	NaN
sarcsn_8b_16c_029	29	86	0	0	0	7.000	0.000	NaN
sarcsn_8b_16c_044	44	84	0	0	0	8.000	0.000	NaN
sarcsn_8b_16c_100	100	134	0	0	0	8.000	0.000	NaN
sarcsn_8b_16c_078	78	85	0	0	0	8.000	0.000	NaN
sarcsn_8b_16c_013	13	61	0	0	0	8.000	0.000	NaN
sarcsn_8b_16c_061	61	104	0	0	0	7.000	0.000	NaN
sarcsn_8b_16c_041	41	73	0	0	0	8.000	0.000	NaN
sarcsn_8b_16c_018	18	65	0	0	0	8.000	0.000	NaN
sarcsn_8b_16c_023	23	86	0	0	0	8.000	0.000	NaN
sarcsn_8b_16c_053	53	64	0	0	0	8.000	0.000	NaN
sarcsn_8b_16c_085	85	68	0	0	0	8.000	0.000	NaN
sarcsn_8b_16c_048	48	84	0	0	0	8.000	0.000	NaN
sarcsn_8b_16c_001	1	75	0	0	0	8.000	0.000	NaN
sarcsn_8b_16c_005	5	91	0	0	0	8.000	0.000	NaN
sarcsn_8b_16c_034	34	83	0	0	0	8.000	0.000	NaN
sarcsn_8b_16c_054	54	84	0	0	0	8.000	0.000	NaN

Contin

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_ns
sarcsm_8b_16c_062	62	86	0	0	0	8.000	0.000	NaN
sarcsm_8b_16c_079	79	73	0	0	0	8.000	0.000	NaN
sarcsm_8b_16c_084	84	114	0	0	0	8.000	0.000	NaN
sarcsm_8b_16c_012	12	63	0	0	0	7.000	0.000	NaN
sarcsm_8b_16c_073	73	81	0	0	0	8.000	0.000	NaN
sarcsm_8b_16c_049	49	61	0	0	0	8.000	0.000	NaN
sarcsm_8b_16c_094	94	75	0	0	0	8.000	0.000	NaN
sarcsm_8b_16c_068	68	64	0	0	0	8.000	0.000	NaN
sarcsm_8b_16c_088	88	79	0	0	0	8.000	0.000	NaN
sarcsm_8b_16c_021	21	77	0	0	0	8.000	0.000	NaN
sarcsm_8b_16c_076	76	123	0	0	0	7.000	0.000	NaN
sarcsm_8b_16c_031	31	66	0	0	0	8.000	0.000	NaN
sarcsm_8b_16c_060	60	93	0	0	0	8.000	0.000	NaN
sarcsm_8b_16c_003	3	61	0	0	0	8.000	0.000	NaN
sarcsm_8b_16c_032	32	70	0	0	0	8.000	0.000	NaN
sarcsm_8b_16c_014	14	86	0	0	0	8.000	0.000	NaN
sarcsm_8b_16c_056	56	69	0	0	0	8.000	0.000	NaN
sarcsm_8b_16c_090	90	102	0	0	0	8.000	0.000	NaN
sarcsm_8b_16c_027	27	97	0	0	0	8.000	0.000	NaN
sarcsm_8b_16c_071	71	57	0	0	0	8.000	0.000	NaN
sarcsm_8b_16c_087	87	80	0	0	0	8.000	0.000	NaN
sarcsm_8b_16c_098	98	62	0	0	0	8.000	0.000	NaN
sarcsm_8b_16c_011	11	107	0	0	0	8.000	0.000	NaN
sarcsm_8b_16c_039	39	71	0	0	0	8.000	0.000	NaN
sarcsm_8b_16c_075	75	68	0	0	0	8.000	0.000	NaN
sarcsm_8b_16c_077	77	84	0	0	0	8.000	0.000	NaN
sarcsm_8b_16c_025	25	69	0	0	0	8.000	0.000	NaN
sarcsm_8b_16c_067	67	67	0	0	0	8.000	0.000	NaN
sarcsm_8b_16c_059	59	76	0	0	0	8.000	0.000	NaN
sarcsm_8b_16c_009	9	75	0	0	0	8.000	0.000	NaN
sarcsm_8b_16c_089	89	94	0	0	0	8.000	0.000	NaN
sarcsm_8b_16c_063	63	83	0	0	0	7.000	0.000	NaN
sarcsm_8b_16c_020	20	78	0	0	0	8.000	0.000	NaN
sarcsm_8b_16c_057	57	92	0	0	0	8.000	0.000	NaN
sarcsm_8b_16c_042	42	73	0	0	0	8.000	0.000	NaN
sarcsm_8b_16c_093	93	76	0	0	0	8.000	0.000	NaN
sarcsm_8b_16c_064	64	69	0	0	0	8.000	0.000	NaN
sarcsm_8b_16c_008	8	76	0	0	0	8.000	0.000	NaN
sarcsm_8b_16c_024	24	87	0	0	0	8.000	0.000	NaN
sarcsm_8b_16c_007	7	76	0	0	0	7.000	0.000	NaN
sarcsm_8b_16c_050	50	66	0	0	0	8.000	0.000	NaN
sarcsm_8b_16c_091	91	66	0	0	0	8.000	0.000	NaN
sarcsm_8b_16c_086	86	79	0	0	0	8.000	0.000	NaN
sarcsm_8b_16c_004	4	97	0	0	0	8.000	0.000	NaN
sarcsm_8b_16c_058	58	73	0	0	0	8.000	0.000	NaN
sarcsm_8b_16c_074	74	62	0	0	0	8.000	0.000	NaN
sarcsm_8b_16c_019	19	70	0	0	0	8.000	0.000	NaN
sarcsm_8b_16c_052	52	80	0	0	0	8.000	0.000	NaN
sarcsm_8b_16c_083	83	77	0	0	0	8.000	0.000	NaN
sarcsm_8b_16c_092	92	68	0	0	0	8.000	0.000	NaN

Contin

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_ns
sarcsn_8b_16c_097	97	61	0	0	0	8.000	0.000	NaN
sarcsn_8b_16c_070	70	77	0	0	0	8.000	0.000	NaN

10-bit

constants=4

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_ns
sarcsn_10b_4c_046	46	40	0	0	0	9.000	0.000	NaN
sarcsn_10b_4c_082	82	44	0	0	0	9.000	0.000	NaN
sarcsn_10b_4c_080	80	24	0	0	0	7.000	0.000	NaN
sarcsn_10b_4c_055	55	44	0	0	0	8.000	0.000	NaN
sarcsn_10b_4c_096	96	35	0	0	0	9.000	0.000	NaN
sarcsn_10b_4c_026	26	31	0	0	0	7.000	0.000	NaN
sarcsn_10b_4c_030	30	31	0	0	0	7.000	0.000	NaN
sarcsn_10b_4c_099	99	39	0	0	0	9.000	0.000	NaN
sarcsn_10b_4c_035	35	39	0	0	0	9.000	0.000	NaN
sarcsn_10b_4c_081	81	41	0	0	0	7.000	0.000	NaN
sarcsn_10b_4c_037	37	56	0	0	0	6.000	0.000	NaN
sarcsn_10b_4c_036	36	39	0	0	0	9.000	0.000	NaN
sarcsn_10b_4c_002	2	51	0	0	0	8.000	0.000	NaN
sarcsn_10b_4c_069	69	47	0	0	0	9.000	0.000	NaN
sarcsn_10b_4c_028	28	51	0	0	0	10.000	0.000	NaN
sarcsn_10b_4c_022	22	47	0	0	0	8.000	0.000	NaN
sarcsn_10b_4c_095	95	38	0	0	0	8.000	0.000	NaN
sarcsn_10b_4c_038	38	39	0	0	0	9.000	0.000	NaN
sarcsn_10b_4c_065	65	36	0	0	0	9.000	0.000	NaN
sarcsn_10b_4c_016	16	44	0	0	0	9.000	0.000	NaN
sarcsn_10b_4c_006	6	48	0	0	0	9.000	0.000	NaN
sarcsn_10b_4c_072	72	66	0	0	0	8.000	0.000	NaN
sarcsn_10b_4c_010	10	36	0	0	0	8.000	0.000	NaN
sarcsn_10b_4c_043	43	47	0	0	0	9.000	0.000	NaN
sarcsn_10b_4c_051	51	44	0	0	0	9.000	0.000	NaN
sarcsn_10b_4c_017	17	48	0	0	0	9.000	0.000	NaN
sarcsn_10b_4c_047	47	41	0	0	0	8.000	0.000	NaN
sarcsn_10b_4c_066	66	72	0	0	0	9.000	0.000	NaN
sarcsn_10b_4c_040	40	49	0	0	0	8.000	0.000	NaN
sarcsn_10b_4c_045	45	72	0	0	0	9.000	0.000	NaN
sarcsn_10b_4c_015	15	44	0	0	0	9.000	0.000	NaN
sarcsn_10b_4c_033	33	46	0	0	0	9.000	0.000	NaN
sarcsn_10b_4c_029	29	38	0	0	0	9.000	0.000	NaN
sarcsn_10b_4c_044	44	37	0	0	0	7.000	0.000	NaN
sarcsn_10b_4c_100	100	39	0	0	0	9.000	0.000	NaN
sarcsn_10b_4c_078	78	39	0	0	0	9.000	0.000	NaN
sarcsn_10b_4c_013	13	48	0	0	0	9.000	0.000	NaN
sarcsn_10b_4c_061	61	58	0	0	0	8.000	0.000	NaN
sarcsn_10b_4c_041	41	43	0	0	0	9.000	0.000	NaN
sarcsn_10b_4c_018	18	43	0	0	0	9.000	0.000	NaN
sarcsn_10b_4c_023	23	35	0	0	0	7.000	0.000	NaN

Contin

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_ns
sarcsm_10b_4c_053	53	42	0	0	0	8.000	0.000	NaN
sarcsm_10b_4c_085	85	38	0	0	0	7.000	0.000	NaN
sarcsm_10b_4c_048	48	31	0	0	0	8.000	0.000	NaN
sarcsm_10b_4c_001	1	38	0	0	0	8.000	0.000	NaN
sarcsm_10b_4c_005	5	47	0	0	0	9.000	0.000	NaN
sarcsm_10b_4c_034	34	36	0	0	0	9.000	0.000	NaN
sarcsm_10b_4c_054	54	47	0	0	0	10.000	0.000	NaN
sarcsm_10b_4c_062	62	50	0	0	0	9.000	0.000	NaN
sarcsm_10b_4c_079	79	41	0	0	0	9.000	0.000	NaN
sarcsm_10b_4c_084	84	71	0	0	0	10.000	0.000	NaN
sarcsm_10b_4c_012	12	41	0	0	0	7.000	0.000	NaN
sarcsm_10b_4c_073	73	49	0	0	0	5.000	0.000	NaN
sarcsm_10b_4c_049	49	32	0	0	0	9.000	0.000	NaN
sarcsm_10b_4c_094	94	39	0	0	0	7.000	0.000	NaN
sarcsm_10b_4c_068	68	47	0	0	0	9.000	0.000	NaN
sarcsm_10b_4c_088	88	32	0	0	0	7.000	0.000	NaN
sarcsm_10b_4c_021	21	33	0	0	0	8.000	0.000	NaN
sarcsm_10b_4c_076	76	54	0	0	0	9.000	0.000	NaN
sarcsm_10b_4c_031	31	37	0	0	0	6.000	0.000	NaN
sarcsm_10b_4c_060	60	48	0	0	0	7.000	0.000	NaN
sarcsm_10b_4c_003	3	43	0	0	0	9.000	0.000	NaN
sarcsm_10b_4c_032	32	41	0	0	0	8.000	0.000	NaN
sarcsm_10b_4c_014	14	53	0	0	0	8.000	0.000	NaN
sarcsm_10b_4c_056	56	63	0	0	0	8.000	0.000	NaN
sarcsm_10b_4c_090	90	43	0	0	0	9.000	0.000	NaN
sarcsm_10b_4c_027	27	61	0	0	0	9.000	0.000	NaN
sarcsm_10b_4c_071	71	46	0	0	0	8.000	0.000	NaN
sarcsm_10b_4c_087	87	42	0	0	0	7.000	0.000	NaN
sarcsm_10b_4c_098	98	60	0	0	0	8.000	0.000	NaN
sarcsm_10b_4c_011	11	53	0	0	0	8.000	0.000	NaN
sarcsm_10b_4c_039	39	36	0	0	0	9.000	0.000	NaN
sarcsm_10b_4c_075	75	41	0	0	0	8.000	0.000	NaN
sarcsm_10b_4c_077	77	35	0	0	0	9.000	0.000	NaN
sarcsm_10b_4c_025	25	65	0	0	0	8.000	0.000	NaN
sarcsm_10b_4c_067	67	65	0	0	0	9.000	0.000	NaN
sarcsm_10b_4c_059	59	45	0	0	0	8.000	0.000	NaN
sarcsm_10b_4c_009	9	78	0	0	0	10.000	0.000	NaN
sarcsm_10b_4c_089	89	47	0	0	0	10.000	0.000	NaN
sarcsm_10b_4c_063	63	45	0	0	0	9.000	0.000	NaN
sarcsm_10b_4c_020	20	58	0	0	0	8.000	0.000	NaN
sarcsm_10b_4c_057	57	29	0	0	0	6.000	0.000	NaN
sarcsm_10b_4c_042	42	37	0	0	0	8.000	0.000	NaN
sarcsm_10b_4c_093	93	37	0	0	0	9.000	0.000	NaN
sarcsm_10b_4c_064	64	27	0	0	0	7.000	0.000	NaN
sarcsm_10b_4c_008	8	27	0	0	0	7.000	0.000	NaN
sarcsm_10b_4c_024	24	32	0	0	0	8.000	0.000	NaN
sarcsm_10b_4c_007	7	44	0	0	0	9.000	0.000	NaN
sarcsm_10b_4c_050	50	37	0	0	0	9.000	0.000	NaN
sarcsm_10b_4c_091	91	43	0	0	0	7.000	0.000	NaN
sarcsm_10b_4c_086	86	50	0	0	0	8.000	0.000	NaN

Contin

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_ns
sarcsn_10b_4c_004	4	50	0	0	0	10.000	0.000	NaN
sarcsn_10b_4c_058	58	61	0	0	0	9.000	0.000	NaN
sarcsn_10b_4c_074	74	38	0	0	0	9.000	0.000	NaN
sarcsn_10b_4c_019	19	46	0	0	0	8.000	0.000	NaN
sarcsn_10b_4c_052	52	54	0	0	0	7.000	0.000	NaN
sarcsn_10b_4c_083	83	47	0	0	0	8.000	0.000	NaN
sarcsn_10b_4c_092	92	46	0	0	0	8.000	0.000	NaN
sarcsn_10b_4c_097	97	39	0	0	0	8.000	0.000	NaN
sarcsn_10b_4c_070	70	36	0	0	0	8.000	0.000	NaN

constants=8

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_ns
sarcsn_10b_8c_046	46	76	0	0	0	9.000	0.000	NaN
sarcsn_10b_8c_082	82	65	0	0	0	9.000	0.000	NaN
sarcsn_10b_8c_080	80	66	0	0	0	9.000	0.000	NaN
sarcsn_10b_8c_055	55	96	0	0	0	10.000	0.000	NaN
sarcsn_10b_8c_096	96	79	0	0	0	8.000	0.000	NaN
sarcsn_10b_8c_026	26	66	0	0	0	9.000	0.000	NaN
sarcsn_10b_8c_030	30	74	0	0	0	9.000	0.000	NaN
sarcsn_10b_8c_099	99	59	0	0	0	8.000	0.000	NaN
sarcsn_10b_8c_035	35	75	0	0	0	9.000	0.000	NaN
sarcsn_10b_8c_081	81	87	0	0	0	9.000	0.000	NaN
sarcsn_10b_8c_037	37	71	0	0	0	9.000	0.000	NaN
sarcsn_10b_8c_036	36	66	0	0	0	9.000	0.000	NaN
sarcsn_10b_8c_002	2	90	0	0	0	9.000	0.000	NaN
sarcsn_10b_8c_069	69	101	0	0	0	8.000	0.000	NaN
sarcsn_10b_8c_028	28	66	0	0	0	9.000	0.000	NaN
sarcsn_10b_8c_022	22	64	0	0	0	8.000	0.000	NaN
sarcsn_10b_8c_095	95	62	0	0	0	9.000	0.000	NaN
sarcsn_10b_8c_038	38	84	0	0	0	8.000	0.000	NaN
sarcsn_10b_8c_065	65	72	0	0	0	9.000	0.000	NaN
sarcsn_10b_8c_016	16	70	0	0	0	9.000	0.000	NaN
sarcsn_10b_8c_006	6	105	0	0	0	9.000	0.000	NaN
sarcsn_10b_8c_072	72	70	0	0	0	9.000	0.000	NaN
sarcsn_10b_8c_010	10	79	0	0	0	9.000	0.000	NaN
sarcsn_10b_8c_043	43	76	0	0	0	9.000	0.000	NaN
sarcsn_10b_8c_051	51	62	0	0	0	9.000	0.000	NaN
sarcsn_10b_8c_017	17	103	0	0	0	9.000	0.000	NaN
sarcsn_10b_8c_047	47	81	0	0	0	10.000	0.000	NaN
sarcsn_10b_8c_066	66	44	0	0	0	7.000	0.000	NaN
sarcsn_10b_8c_040	40	74	0	0	0	10.000	0.000	NaN
sarcsn_10b_8c_045	45	61	0	0	0	7.000	0.000	NaN
sarcsn_10b_8c_015	15	90	0	0	0	10.000	0.000	NaN
sarcsn_10b_8c_033	33	60	0	0	0	9.000	0.000	NaN
sarcsn_10b_8c_029	29	61	0	0	0	8.000	0.000	NaN
sarcsn_10b_8c_044	44	74	0	0	0	9.000	0.000	NaN
sarcsn_10b_8c_100	100	60	0	0	0	9.000	0.000	NaN
sarcsn_10b_8c_078	78	90	0	0	0	8.000	0.000	NaN

Contin

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_ns
sarcsm_10b_8c_013	13	64	0	0	0	10.000	0.000	NaN
sarcsm_10b_8c_061	61	66	0	0	0	9.000	0.000	NaN
sarcsm_10b_8c_041	41	92	0	0	0	9.000	0.000	NaN
sarcsm_10b_8c_018	18	77	0	0	0	8.000	0.000	NaN
sarcsm_10b_8c_023	23	57	0	0	0	10.000	0.000	NaN
sarcsm_10b_8c_053	53	93	0	0	0	9.000	0.000	NaN
sarcsm_10b_8c_085	85	54	0	0	0	8.000	0.000	NaN
sarcsm_10b_8c_048	48	48	0	0	0	8.000	0.000	NaN
sarcsm_10b_8c_001	1	74	0	0	0	9.000	0.000	NaN
sarcsm_10b_8c_005	5	64	0	0	0	9.000	0.000	NaN
sarcsm_10b_8c_034	34	68	0	0	0	9.000	0.000	NaN
sarcsm_10b_8c_054	54	100	0	0	0	9.000	0.000	NaN
sarcsm_10b_8c_062	62	122	0	0	0	10.000	0.000	NaN
sarcsm_10b_8c_079	79	80	0	0	0	9.000	0.000	NaN
sarcsm_10b_8c_084	84	60	0	0	0	7.000	0.000	NaN
sarcsm_10b_8c_012	12	84	0	0	0	9.000	0.000	NaN
sarcsm_10b_8c_073	73	82	0	0	0	10.000	0.000	NaN
sarcsm_10b_8c_049	49	79	0	0	0	9.000	0.000	NaN
sarcsm_10b_8c_094	94	76	0	0	0	9.000	0.000	NaN
sarcsm_10b_8c_068	68	60	0	0	0	9.000	0.000	NaN
sarcsm_10b_8c_088	88	58	0	0	0	9.000	0.000	NaN
sarcsm_10b_8c_021	21	76	0	0	0	9.000	0.000	NaN
sarcsm_10b_8c_076	76	80	0	0	0	9.000	0.000	NaN
sarcsm_10b_8c_031	31	62	0	0	0	10.000	0.000	NaN
sarcsm_10b_8c_060	60	65	0	0	0	9.000	0.000	NaN
sarcsm_10b_8c_003	3	61	0	0	0	9.000	0.000	NaN
sarcsm_10b_8c_032	32	66	0	0	0	8.000	0.000	NaN
sarcsm_10b_8c_014	14	97	0	0	0	9.000	0.000	NaN
sarcsm_10b_8c_056	56	76	0	0	0	8.000	0.000	NaN
sarcsm_10b_8c_090	90	72	0	0	0	9.000	0.000	NaN
sarcsm_10b_8c_027	27	77	0	0	0	9.000	0.000	NaN
sarcsm_10b_8c_071	71	70	0	0	0	9.000	0.000	NaN
sarcsm_10b_8c_087	87	60	0	0	0	10.000	0.000	NaN
sarcsm_10b_8c_098	98	66	0	0	0	8.000	0.000	NaN
sarcsm_10b_8c_011	11	59	0	0	0	10.000	0.000	NaN
sarcsm_10b_8c_039	39	98	0	0	0	9.000	0.000	NaN
sarcsm_10b_8c_075	75	58	0	0	0	9.000	0.000	NaN
sarcsm_10b_8c_077	77	61	0	0	0	9.000	0.000	NaN
sarcsm_10b_8c_025	25	79	0	0	0	9.000	0.000	NaN
sarcsm_10b_8c_067	67	49	0	0	0	9.000	0.000	NaN
sarcsm_10b_8c_059	59	63	0	0	0	10.000	0.000	NaN
sarcsm_10b_8c_009	9	60	0	0	0	10.000	0.000	NaN
sarcsm_10b_8c_089	89	82	0	0	0	9.000	0.000	NaN
sarcsm_10b_8c_063	63	55	0	0	0	10.000	0.000	NaN
sarcsm_10b_8c_020	20	75	0	0	0	8.000	0.000	NaN
sarcsm_10b_8c_057	57	74	0	0	0	9.000	0.000	NaN
sarcsm_10b_8c_042	42	55	0	0	0	9.000	0.000	NaN
sarcsm_10b_8c_093	93	63	0	0	0	9.000	0.000	NaN
sarcsm_10b_8c_064	64	69	0	0	0	9.000	0.000	NaN
sarcsm_10b_8c_008	8	91	0	0	0	9.000	0.000	NaN

Contin

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_ns
sarcsm_10b_8c_024	24	56	0	0	0	8.000	0.000	NaN
sarcsm_10b_8c_007	7	72	0	0	0	9.000	0.000	NaN
sarcsm_10b_8c_050	50	74	0	0	0	10.000	0.000	NaN
sarcsm_10b_8c_091	91	59	0	0	0	9.000	0.000	NaN
sarcsm_10b_8c_086	86	57	0	0	0	9.000	0.000	NaN
sarcsm_10b_8c_004	4	61	0	0	0	8.000	0.000	NaN
sarcsm_10b_8c_058	58	61	0	0	0	9.000	0.000	NaN
sarcsm_10b_8c_074	74	71	0	0	0	9.000	0.000	NaN
sarcsm_10b_8c_019	19	67	0	0	0	5.000	0.000	NaN
sarcsm_10b_8c_052	52	61	0	0	0	7.000	0.000	NaN
sarcsm_10b_8c_083	83	80	0	0	0	9.000	0.000	NaN
sarcsm_10b_8c_092	92	53	0	0	0	7.000	0.000	NaN
sarcsm_10b_8c_097	97	59	0	0	0	10.000	0.000	NaN
sarcsm_10b_8c_070	70	88	0	0	0	8.000	0.000	NaN

constants=16

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_m
sarcsm_10b_16c_046	46	87	0	0	0	10.000	0.000	NaN
sarcsm_10b_16c_082	82	95	0	0	0	9.000	0.000	NaN
sarcsm_10b_16c_080	80	90	0	0	0	10.000	0.000	NaN
sarcsm_10b_16c_055	55	94	0	0	0	9.000	0.000	NaN
sarcsm_10b_16c_096	96	90	0	0	0	10.000	0.000	NaN
sarcsm_10b_16c_026	26	96	0	0	0	9.000	0.000	NaN
sarcsm_10b_16c_030	30	80	0	0	0	10.000	0.000	NaN
sarcsm_10b_16c_099	99	112	0	0	0	9.000	0.000	NaN
sarcsm_10b_16c_035	35	98	0	0	0	9.000	0.000	NaN
sarcsm_10b_16c_081	81	77	0	0	0	10.000	0.000	NaN
sarcsm_10b_16c_037	37	100	0	0	0	10.000	0.000	NaN
sarcsm_10b_16c_036	36	100	0	0	0	9.000	0.000	NaN
sarcsm_10b_16c_002	2	90	0	0	0	9.000	0.000	NaN
sarcsm_10b_16c_069	69	124	0	0	0	10.000	0.000	NaN
sarcsm_10b_16c_028	28	101	0	0	0	10.000	0.000	NaN
sarcsm_10b_16c_022	22	93	0	0	0	9.000	0.000	NaN
sarcsm_10b_16c_095	95	72	0	0	0	9.000	0.000	NaN
sarcsm_10b_16c_038	38	98	0	0	0	8.000	0.000	NaN
sarcsm_10b_16c_065	65	93	0	0	0	9.000	0.000	NaN
sarcsm_10b_16c_016	16	86	0	0	0	9.000	0.000	NaN
sarcsm_10b_16c_006	6	94	0	0	0	9.000	0.000	NaN
sarcsm_10b_16c_072	72	87	0	0	0	9.000	0.000	NaN
sarcsm_10b_16c_010	10	90	0	0	0	9.000	0.000	NaN
sarcsm_10b_16c_043	43	80	0	0	0	10.000	0.000	NaN
sarcsm_10b_16c_051	51	129	0	0	0	10.000	0.000	NaN
sarcsm_10b_16c_017	17	107	0	0	0	9.000	0.000	NaN
sarcsm_10b_16c_047	47	117	0	0	0	9.000	0.000	NaN
sarcsm_10b_16c_066	66	88	0	0	0	9.000	0.000	NaN
sarcsm_10b_16c_040	40	75	0	0	0	9.000	0.000	NaN
sarcsm_10b_16c_045	45	104	0	0	0	10.000	0.000	NaN
sarcsm_10b_16c_015	15	87	0	0	0	9.000	0.000	NaN

Cont

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack.m
sarcsm_10b_16c_033	33	109	0	0	0	10.000	0.000	NaN
sarcsm_10b_16c_029	29	95	0	0	0	10.000	0.000	NaN
sarcsm_10b_16c_044	44	115	0	0	0	9.000	0.000	NaN
sarcsm_10b_16c_100	100	87	0	0	0	10.000	0.000	NaN
sarcsm_10b_16c_078	78	102	0	0	0	9.000	0.000	NaN
sarcsm_10b_16c_013	13	105	0	0	0	9.000	0.000	NaN
sarcsm_10b_16c_061	61	121	0	0	0	10.000	0.000	NaN
sarcsm_10b_16c_041	41	73	0	0	0	10.000	0.000	NaN
sarcsm_10b_16c_018	18	75	0	0	0	10.000	0.000	NaN
sarcsm_10b_16c_023	23	114	0	0	0	9.000	0.000	NaN
sarcsm_10b_16c_053	53	76	0	0	0	9.000	0.000	NaN
sarcsm_10b_16c_085	85	77	0	0	0	10.000	0.000	NaN
sarcsm_10b_16c_048	48	114	0	0	0	9.000	0.000	NaN
sarcsm_10b_16c_001	1	82	0	0	0	9.000	0.000	NaN
sarcsm_10b_16c_005	5	77	0	0	0	10.000	0.000	NaN
sarcsm_10b_16c_034	34	132	0	0	0	9.000	0.000	NaN
sarcsm_10b_16c_054	54	95	0	0	0	9.000	0.000	NaN
sarcsm_10b_16c_062	62	102	0	0	0	10.000	0.000	NaN
sarcsm_10b_16c_079	79	89	0	0	0	10.000	0.000	NaN
sarcsm_10b_16c_084	84	85	0	0	0	9.000	0.000	NaN
sarcsm_10b_16c_012	12	104	0	0	0	9.000	0.000	NaN
sarcsm_10b_16c_073	73	115	0	0	0	9.000	0.000	NaN
sarcsm_10b_16c_049	49	97	0	0	0	9.000	0.000	NaN
sarcsm_10b_16c_094	94	79	0	0	0	9.000	0.000	NaN
sarcsm_10b_16c_068	68	104	0	0	0	9.000	0.000	NaN
sarcsm_10b_16c_088	88	90	0	0	0	9.000	0.000	NaN
sarcsm_10b_16c_021	21	122	0	0	0	8.000	0.000	NaN
sarcsm_10b_16c_076	76	120	0	0	0	9.000	0.000	NaN
sarcsm_10b_16c_031	31	98	0	0	0	9.000	0.000	NaN
sarcsm_10b_16c_060	60	111	0	0	0	10.000	0.000	NaN
sarcsm_10b_16c_003	3	96	0	0	0	9.000	0.000	NaN
sarcsm_10b_16c_032	32	83	0	0	0	9.000	0.000	NaN
sarcsm_10b_16c_014	14	92	0	0	0	9.000	0.000	NaN
sarcsm_10b_16c_056	56	69	0	0	0	8.000	0.000	NaN
sarcsm_10b_16c_090	90	76	0	0	0	10.000	0.000	NaN
sarcsm_10b_16c_027	27	127	0	0	0	9.000	0.000	NaN
sarcsm_10b_16c_071	71	72	0	0	0	10.000	0.000	NaN
sarcsm_10b_16c_087	87	135	0	0	0	10.000	0.000	NaN
sarcsm_10b_16c_098	98	92	0	0	0	9.000	0.000	NaN
sarcsm_10b_16c_011	11	102	0	0	0	9.000	0.000	NaN
sarcsm_10b_16c_039	39	116	0	0	0	9.000	0.000	NaN
sarcsm_10b_16c_075	75	114	0	0	0	9.000	0.000	NaN
sarcsm_10b_16c_077	77	96	0	0	0	9.000	0.000	NaN
sarcsm_10b_16c_025	25	82	0	0	0	9.000	0.000	NaN
sarcsm_10b_16c_067	67	78	0	0	0	9.000	0.000	NaN
sarcsm_10b_16c_059	59	94	0	0	0	9.000	0.000	NaN
sarcsm_10b_16c_009	9	105	0	0	0	9.000	0.000	NaN
sarcsm_10b_16c_089	89	101	0	0	0	9.000	0.000	NaN
sarcsm_10b_16c_063	63	110	0	0	0	9.000	0.000	NaN
sarcsm_10b_16c_020	20	83	0	0	0	10.000	0.000	NaN

Cont

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack.ns
sarcsm_10b_16c_057	57	116	0	0	0	10.000	0.000	NaN
sarcsm_10b_16c_042	42	106	0	0	0	10.000	0.000	NaN
sarcsm_10b_16c_093	93	92	0	0	0	10.000	0.000	NaN
sarcsm_10b_16c_064	64	101	0	0	0	9.000	0.000	NaN
sarcsm_10b_16c_008	8	109	0	0	0	9.000	0.000	NaN
sarcsm_10b_16c_024	24	84	0	0	0	9.000	0.000	NaN
sarcsm_10b_16c_007	7	84	0	0	0	9.000	0.000	NaN
sarcsm_10b_16c_050	50	73	0	0	0	9.000	0.000	NaN
sarcsm_10b_16c_091	91	97	0	0	0	9.000	0.000	NaN
sarcsm_10b_16c_086	86	106	0	0	0	8.000	0.000	NaN
sarcsm_10b_16c_004	4	64	0	0	0	9.000	0.000	NaN
sarcsm_10b_16c_058	58	91	0	0	0	9.000	0.000	NaN
sarcsm_10b_16c_074	74	79	0	0	0	9.000	0.000	NaN
sarcsm_10b_16c_019	19	103	0	0	0	9.000	0.000	NaN
sarcsm_10b_16c_052	52	92	0	0	0	9.000	0.000	NaN
sarcsm_10b_16c_083	83	96	0	0	0	8.000	0.000	NaN
sarcsm_10b_16c_092	92	100	0	0	0	9.000	0.000	NaN
sarcsm_10b_16c_097	97	121	0	0	0	10.000	0.000	NaN
sarcsm_10b_16c_070	70	110	0	0	0	9.000	0.000	NaN

12-bit

constants=4

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack.ns
sarcsm_12b_4c_046	46	48	0	0	0	10.000	0.000	NaN
sarcsm_12b_4c_082	82	68	0	0	0	9.000	0.000	NaN
sarcsm_12b_4c_080	80	48	0	0	0	8.000	0.000	NaN
sarcsm_12b_4c_055	55	61	0	0	0	9.000	0.000	NaN
sarcsm_12b_4c_096	96	45	0	0	0	7.000	0.000	NaN
sarcsm_12b_4c_026	26	51	0	0	0	8.000	0.000	NaN
sarcsm_12b_4c_030	30	61	0	0	0	10.000	0.000	NaN
sarcsm_12b_4c_099	99	48	0	0	0	9.000	0.000	NaN
sarcsm_12b_4c_035	35	58	0	0	0	10.000	0.000	NaN
sarcsm_12b_4c_081	81	54	0	0	0	9.000	0.000	NaN
sarcsm_12b_4c_037	37	59	0	0	0	9.000	0.000	NaN
sarcsm_12b_4c_036	36	47	0	0	0	8.000	0.000	NaN
sarcsm_12b_4c_002	2	47	0	0	0	8.000	0.000	NaN
sarcsm_12b_4c_069	69	45	0	0	0	9.000	0.000	NaN
sarcsm_12b_4c_028	28	53	0	0	0	10.000	0.000	NaN
sarcsm_12b_4c_022	22	42	0	0	0	9.000	0.000	NaN
sarcsm_12b_4c_095	95	54	0	0	0	9.000	0.000	NaN
sarcsm_12b_4c_038	38	57	0	0	0	8.000	0.000	NaN
sarcsm_12b_4c_065	65	52	0	0	0	9.000	0.000	NaN
sarcsm_12b_4c_016	16	50	0	0	0	8.000	0.000	NaN
sarcsm_12b_4c_006	6	48	0	0	0	8.000	0.000	NaN
sarcsm_12b_4c_072	72	45	0	0	0	10.000	0.000	NaN
sarcsm_12b_4c_010	10	67	0	0	0	9.000	0.000	NaN
sarcsm_12b_4c_043	43	40	0	0	0	9.000	0.000	NaN

Contin

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_ns
sarcsm_12b_4c_051	51	61	0	0	0	9.000	0.000	NaN
sarcsm_12b_4c_017	17	40	0	0	0	9.000	0.000	NaN
sarcsm_12b_4c_047	47	51	0	0	0	10.000	0.000	NaN
sarcsm_12b_4c_066	66	75	0	0	0	9.000	0.000	NaN
sarcsm_12b_4c_040	40	65	0	0	0	9.000	0.000	NaN
sarcsm_12b_4c_045	45	44	0	0	0	9.000	0.000	NaN
sarcsm_12b_4c_015	15	55	0	0	0	9.000	0.000	NaN
sarcsm_12b_4c_033	33	55	0	0	0	9.000	0.000	NaN
sarcsm_12b_4c_029	29	35	0	0	0	10.000	0.000	NaN
sarcsm_12b_4c_044	44	47	0	0	0	9.000	0.000	NaN
sarcsm_12b_4c_100	100	59	0	0	0	9.000	0.000	NaN
sarcsm_12b_4c_078	78	54	0	0	0	9.000	0.000	NaN
sarcsm_12b_4c_013	13	53	0	0	0	9.000	0.000	NaN
sarcsm_12b_4c_061	61	50	0	0	0	8.000	0.000	NaN
sarcsm_12b_4c_041	41	41	0	0	0	9.000	0.000	NaN
sarcsm_12b_4c_018	18	45	0	0	0	8.000	0.000	NaN
sarcsm_12b_4c_023	23	47	0	0	0	9.000	0.000	NaN
sarcsm_12b_4c_053	53	55	0	0	0	7.000	0.000	NaN
sarcsm_12b_4c_085	85	36	0	0	0	7.000	0.000	NaN
sarcsm_12b_4c_048	48	44	0	0	0	7.000	0.000	NaN
sarcsm_12b_4c_001	1	52	0	0	0	10.000	0.000	NaN
sarcsm_12b_4c_005	5	55	0	0	0	9.000	0.000	NaN
sarcsm_12b_4c_034	34	34	0	0	0	9.000	0.000	NaN
sarcsm_12b_4c_054	54	52	0	0	0	9.000	0.000	NaN
sarcsm_12b_4c_062	62	52	0	0	0	10.000	0.000	NaN
sarcsm_12b_4c_079	79	54	0	0	0	10.000	0.000	NaN
sarcsm_12b_4c_084	84	42	0	0	0	10.000	0.000	NaN
sarcsm_12b_4c_012	12	43	0	0	0	9.000	0.000	NaN
sarcsm_12b_4c_073	73	34	0	0	0	9.000	0.000	NaN
sarcsm_12b_4c_049	49	41	0	0	0	10.000	0.000	NaN
sarcsm_12b_4c_094	94	39	0	0	0	8.000	0.000	NaN
sarcsm_12b_4c_068	68	46	0	0	0	9.000	0.000	NaN
sarcsm_12b_4c_088	88	48	0	0	0	6.000	0.000	NaN
sarcsm_12b_4c_021	21	55	0	0	0	9.000	0.000	NaN
sarcsm_12b_4c_076	76	56	0	0	0	9.000	0.000	NaN
sarcsm_12b_4c_031	31	45	0	0	0	8.000	0.000	NaN
sarcsm_12b_4c_060	60	51	0	0	0	10.000	0.000	NaN
sarcsm_12b_4c_003	3	40	0	0	0	8.000	0.000	NaN
sarcsm_12b_4c_032	32	40	0	0	0	8.000	0.000	NaN
sarcsm_12b_4c_014	14	68	0	0	0	9.000	0.000	NaN
sarcsm_12b_4c_056	56	30	0	0	0	8.000	0.000	NaN
sarcsm_12b_4c_090	90	43	0	0	0	9.000	0.000	NaN
sarcsm_12b_4c_027	27	118	0	0	0	10.000	0.000	NaN
sarcsm_12b_4c_071	71	48	0	0	0	9.000	0.000	NaN
sarcsm_12b_4c_087	87	39	0	0	0	8.000	0.000	NaN
sarcsm_12b_4c_098	98	48	0	0	0	9.000	0.000	NaN
sarcsm_12b_4c_011	11	44	0	0	0	10.000	0.000	NaN
sarcsm_12b_4c_039	39	46	0	0	0	9.000	0.000	NaN
sarcsm_12b_4c_075	75	99	0	0	0	9.000	0.000	NaN
sarcsm_12b_4c_077	77	49	0	0	0	9.000	0.000	NaN

Contin

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_ns
sarcsm_12b_4c_025	25	72	0	0	0	9.000	0.000	NaN
sarcsm_12b_4c_067	67	61	0	0	0	7.000	0.000	NaN
sarcsm_12b_4c_059	59	54	0	0	0	10.000	0.000	NaN
sarcsm_12b_4c_009	9	46	0	0	0	9.000	0.000	NaN
sarcsm_12b_4c_089	89	55	0	0	0	10.000	0.000	NaN
sarcsm_12b_4c_063	63	42	0	0	0	9.000	0.000	NaN
sarcsm_12b_4c_020	20	63	0	0	0	9.000	0.000	NaN
sarcsm_12b_4c_057	57	42	0	0	0	8.000	0.000	NaN
sarcsm_12b_4c_042	42	59	0	0	0	9.000	0.000	NaN
sarcsm_12b_4c_093	93	43	0	0	0	10.000	0.000	NaN
sarcsm_12b_4c_064	64	53	0	0	0	9.000	0.000	NaN
sarcsm_12b_4c_008	8	39	0	0	0	7.000	0.000	NaN
sarcsm_12b_4c_024	24	49	0	0	0	9.000	0.000	NaN
sarcsm_12b_4c_007	7	42	0	0	0	8.000	0.000	NaN
sarcsm_12b_4c_050	50	44	0	0	0	10.000	0.000	NaN
sarcsm_12b_4c_091	91	46	0	0	0	9.000	0.000	NaN
sarcsm_12b_4c_086	86	44	0	0	0	9.000	0.000	NaN
sarcsm_12b_4c_004	4	48	0	0	0	10.000	0.000	NaN
sarcsm_12b_4c_058	58	48	0	0	0	8.000	0.000	NaN
sarcsm_12b_4c_074	74	46	0	0	0	10.000	0.000	NaN
sarcsm_12b_4c_019	19	65	0	0	0	10.000	0.000	NaN
sarcsm_12b_4c_052	52	62	0	0	0	10.000	0.000	NaN
sarcsm_12b_4c_083	83	86	0	0	0	10.000	0.000	NaN
sarcsm_12b_4c_092	92	69	0	0	0	8.000	0.000	NaN
sarcsm_12b_4c_097	97	41	0	0	0	10.000	0.000	NaN
sarcsm_12b_4c_070	70	64	0	0	0	7.000	0.000	NaN

constants=8

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_ns
sarcsm_12b_8c_046	46	94	0	0	0	10.000	0.000	NaN
sarcsm_12b_8c_082	82	76	0	0	0	9.000	0.000	NaN
sarcsm_12b_8c_080	80	87	0	0	0	9.000	0.000	NaN
sarcsm_12b_8c_055	55	94	0	0	0	9.000	0.000	NaN
sarcsm_12b_8c_096	96	96	0	0	0	9.000	0.000	NaN
sarcsm_12b_8c_026	26	85	0	0	0	10.000	0.000	NaN
sarcsm_12b_8c_030	30	103	0	0	0	10.000	0.000	NaN
sarcsm_12b_8c_099	99	75	0	0	0	9.000	0.000	NaN
sarcsm_12b_8c_035	35	94	0	0	0	9.000	0.000	NaN
sarcsm_12b_8c_081	81	95	0	0	0	10.000	0.000	NaN
sarcsm_12b_8c_037	37	77	0	0	0	10.000	0.000	NaN
sarcsm_12b_8c_036	36	83	0	0	0	9.000	0.000	NaN
sarcsm_12b_8c_002	2	66	0	0	0	10.000	0.000	NaN
sarcsm_12b_8c_069	69	86	0	0	0	9.000	0.000	NaN
sarcsm_12b_8c_028	28	82	0	0	0	9.000	0.000	NaN
sarcsm_12b_8c_022	22	89	0	0	0	10.000	0.000	NaN
sarcsm_12b_8c_095	95	70	0	0	0	10.000	0.000	NaN
sarcsm_12b_8c_038	38	67	0	0	0	9.000	0.000	NaN
sarcsm_12b_8c_065	65	57	0	0	0	10.000	0.000	NaN

Contin

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_ns
sarcsm_12b_8c_016	16	87	0	0	0	9.000	0.000	NaN
sarcsm_12b_8c_006	6	92	0	0	0	10.000	0.000	NaN
sarcsm_12b_8c_072	72	72	0	0	0	9.000	0.000	NaN
sarcsm_12b_8c_010	10	86	0	0	0	10.000	0.000	NaN
sarcsm_12b_8c_043	43	67	0	0	0	10.000	0.000	NaN
sarcsm_12b_8c_051	51	62	0	0	0	10.000	0.000	NaN
sarcsm_12b_8c_017	17	108	0	0	0	10.000	0.000	NaN
sarcsm_12b_8c_047	47	88	0	0	0	10.000	0.000	NaN
sarcsm_12b_8c_066	66	102	0	0	0	9.000	0.000	NaN
sarcsm_12b_8c_040	40	84	0	0	0	10.000	0.000	NaN
sarcsm_12b_8c_045	45	87	0	0	0	9.000	0.000	NaN
sarcsm_12b_8c_015	15	71	0	0	0	10.000	0.000	NaN
sarcsm_12b_8c_033	33	71	0	0	0	10.000	0.000	NaN
sarcsm_12b_8c_029	29	105	0	0	0	9.000	0.000	NaN
sarcsm_12b_8c_044	44	70	0	0	0	10.000	0.000	NaN
sarcsm_12b_8c_100	100	71	0	0	0	9.000	0.000	NaN
sarcsm_12b_8c_078	78	82	0	0	0	9.000	0.000	NaN
sarcsm_12b_8c_013	13	65	0	0	0	9.000	0.000	NaN
sarcsm_12b_8c_061	61	69	0	0	0	10.000	0.000	NaN
sarcsm_12b_8c_041	41	85	0	0	0	9.000	0.000	NaN
sarcsm_12b_8c_018	18	61	0	0	0	10.000	0.000	NaN
sarcsm_12b_8c_023	23	87	0	0	0	10.000	0.000	NaN
sarcsm_12b_8c_053	53	98	0	0	0	9.000	0.000	NaN
sarcsm_12b_8c_085	85	80	0	0	0	9.000	0.000	NaN
sarcsm_12b_8c_048	48	82	0	0	0	9.000	0.000	NaN
sarcsm_12b_8c_001	1	110	0	0	0	9.000	0.000	NaN
sarcsm_12b_8c_005	5	91	0	0	0	10.000	0.000	NaN
sarcsm_12b_8c_034	34	74	0	0	0	10.000	0.000	NaN
sarcsm_12b_8c_054	54	82	0	0	0	10.000	0.000	NaN
sarcsm_12b_8c_062	62	104	0	0	0	10.000	0.000	NaN
sarcsm_12b_8c_079	79	66	0	0	0	9.000	0.000	NaN
sarcsm_12b_8c_084	84	80	0	0	0	9.000	0.000	NaN
sarcsm_12b_8c_012	12	95	0	0	0	9.000	0.000	NaN
sarcsm_12b_8c_073	73	71	0	0	0	10.000	0.000	NaN
sarcsm_12b_8c_049	49	59	0	0	0	9.000	0.000	NaN
sarcsm_12b_8c_094	94	73	0	0	0	9.000	0.000	NaN
sarcsm_12b_8c_068	68	88	0	0	0	9.000	0.000	NaN
sarcsm_12b_8c_088	88	71	0	0	0	9.000	0.000	NaN
sarcsm_12b_8c_021	21	72	0	0	0	9.000	0.000	NaN
sarcsm_12b_8c_076	76	171	0	0	0	10.000	0.000	NaN
sarcsm_12b_8c_031	31	59	0	0	0	8.000	0.000	NaN
sarcsm_12b_8c_060	60	66	0	0	0	10.000	0.000	NaN
sarcsm_12b_8c_003	3	115	0	0	0	10.000	0.000	NaN
sarcsm_12b_8c_032	32	87	0	0	0	10.000	0.000	NaN
sarcsm_12b_8c_014	14	84	0	0	0	9.000	0.000	NaN
sarcsm_12b_8c_056	56	85	0	0	0	10.000	0.000	NaN
sarcsm_12b_8c_090	90	66	0	0	0	9.000	0.000	NaN
sarcsm_12b_8c_027	27	72	0	0	0	9.000	0.000	NaN
sarcsm_12b_8c_071	71	84	0	0	0	9.000	0.000	NaN
sarcsm_12b_8c_087	87	101	0	0	0	10.000	0.000	NaN

Contin

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_ns
sarcsm_12b_8c_098	98	76	0	0	0	9.000	0.000	NaN
sarcsm_12b_8c_011	11	81	0	0	0	10.000	0.000	NaN
sarcsm_12b_8c_039	39	90	0	0	0	9.000	0.000	NaN
sarcsm_12b_8c_075	75	97	0	0	0	10.000	0.000	NaN
sarcsm_12b_8c_077	77	79	0	0	0	8.000	0.000	NaN
sarcsm_12b_8c_025	25	60	0	0	0	10.000	0.000	NaN
sarcsm_12b_8c_067	67	83	0	0	0	8.000	0.000	NaN
sarcsm_12b_8c_059	59	133	0	0	0	10.000	0.000	NaN
sarcsm_12b_8c_009	9	104	0	0	0	10.000	0.000	NaN
sarcsm_12b_8c_089	89	70	0	0	0	10.000	0.000	NaN
sarcsm_12b_8c_063	63	76	0	0	0	10.000	0.000	NaN
sarcsm_12b_8c_020	20	82	0	0	0	9.000	0.000	NaN
sarcsm_12b_8c_057	57	91	0	0	0	9.000	0.000	NaN
sarcsm_12b_8c_042	42	80	0	0	0	10.000	0.000	NaN
sarcsm_12b_8c_093	93	121	0	0	0	10.000	0.000	NaN
sarcsm_12b_8c_064	64	77	0	0	0	10.000	0.000	NaN
sarcsm_12b_8c_008	8	85	0	0	0	10.000	0.000	NaN
sarcsm_12b_8c_024	24	66	0	0	0	9.000	0.000	NaN
sarcsm_12b_8c_007	7	85	0	0	0	10.000	0.000	NaN
sarcsm_12b_8c_050	50	71	0	0	0	10.000	0.000	NaN
sarcsm_12b_8c_091	91	66	0	0	0	9.000	0.000	NaN
sarcsm_12b_8c_086	86	68	0	0	0	9.000	0.000	NaN
sarcsm_12b_8c_004	4	97	0	0	0	10.000	0.000	NaN
sarcsm_12b_8c_058	58	72	0	0	0	10.000	0.000	NaN
sarcsm_12b_8c_074	74	94	0	0	0	9.000	0.000	NaN
sarcsm_12b_8c_019	19	96	0	0	0	9.000	0.000	NaN
sarcsm_12b_8c_052	52	61	0	0	0	9.000	0.000	NaN
sarcsm_12b_8c_083	83	83	0	0	0	10.000	0.000	NaN
sarcsm_12b_8c_092	92	93	0	0	0	9.000	0.000	NaN
sarcsm_12b_8c_097	97	106	0	0	0	10.000	0.000	NaN
sarcsm_12b_8c_070	70	62	0	0	0	9.000	0.000	NaN

constants=16

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_m
sarcsm_12b_16c_046	46	90	0	0	0	10.000	0.000	NaN
sarcsm_12b_16c_082	82	128	0	0	0	9.000	0.000	NaN
sarcsm_12b_16c_080	80	98	0	0	0	9.000	0.000	NaN
sarcsm_12b_16c_055	55	126	0	0	0	9.000	0.000	NaN
sarcsm_12b_16c_096	96	108	0	0	0	10.000	0.000	NaN
sarcsm_12b_16c_026	26	111	0	0	0	9.000	0.000	NaN
sarcsm_12b_16c_030	30	120	0	0	0	9.000	0.000	NaN
sarcsm_12b_16c_099	99	112	0	0	0	10.000	0.000	NaN
sarcsm_12b_16c_035	35	103	0	0	0	10.000	0.000	NaN
sarcsm_12b_16c_081	81	102	0	0	0	10.000	0.000	NaN
sarcsm_12b_16c_037	37	139	0	0	0	9.000	0.000	NaN
sarcsm_12b_16c_036	36	134	0	0	0	10.000	0.000	NaN
sarcsm_12b_16c_002	2	177	0	0	0	10.000	0.000	NaN
sarcsm_12b_16c_069	69	117	0	0	0	10.000	0.000	NaN

Cont

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_m
sarcsm_12b_16c_028	28	106	0	0	0	10.000	0.000	NaN
sarcsm_12b_16c_022	22	113	0	0	0	9.000	0.000	NaN
sarcsm_12b_16c_095	95	113	0	0	0	10.000	0.000	NaN
sarcsm_12b_16c_038	38	114	0	0	0	9.000	0.000	NaN
sarcsm_12b_16c_065	65	126	0	0	0	10.000	0.000	NaN
sarcsm_12b_16c_016	16	112	0	0	0	10.000	0.000	NaN
sarcsm_12b_16c_006	6	158	0	0	0	10.000	0.000	NaN
sarcsm_12b_16c_072	72	112	0	0	0	10.000	0.000	NaN
sarcsm_12b_16c_010	10	128	0	0	0	10.000	0.000	NaN
sarcsm_12b_16c_043	43	124	0	0	0	10.000	0.000	NaN
sarcsm_12b_16c_051	51	105	0	0	0	9.000	0.000	NaN
sarcsm_12b_16c_017	17	106	0	0	0	10.000	0.000	NaN
sarcsm_12b_16c_047	47	114	0	0	0	10.000	0.000	NaN
sarcsm_12b_16c_066	66	116	0	0	0	9.000	0.000	NaN
sarcsm_12b_16c_040	40	109	0	0	0	9.000	0.000	NaN
sarcsm_12b_16c_045	45	103	0	0	0	10.000	0.000	NaN
sarcsm_12b_16c_015	15	113	0	0	0	10.000	0.000	NaN
sarcsm_12b_16c_033	33	118	0	0	0	9.000	0.000	NaN
sarcsm_12b_16c_029	29	111	0	0	0	9.000	0.000	NaN
sarcsm_12b_16c_044	44	95	0	0	0	9.000	0.000	NaN
sarcsm_12b_16c_100	100	115	0	0	0	10.000	0.000	NaN
sarcsm_12b_16c_078	78	115	0	0	0	9.000	0.000	NaN
sarcsm_12b_16c_013	13	96	0	0	0	9.000	0.000	NaN
sarcsm_12b_16c_061	61	116	0	0	0	10.000	0.000	NaN
sarcsm_12b_16c_041	41	129	0	0	0	9.000	0.000	NaN
sarcsm_12b_16c_018	18	112	0	0	0	10.000	0.000	NaN
sarcsm_12b_16c_023	23	127	0	0	0	10.000	0.000	NaN
sarcsm_12b_16c_053	53	106	0	0	0	10.000	0.000	NaN
sarcsm_12b_16c_085	85	98	0	0	0	10.000	0.000	NaN
sarcsm_12b_16c_048	48	100	0	0	0	10.000	0.000	NaN
sarcsm_12b_16c_001	1	124	0	0	0	10.000	0.000	NaN
sarcsm_12b_16c_005	5	114	0	0	0	10.000	0.000	NaN
sarcsm_12b_16c_034	34	113	0	0	0	9.000	0.000	NaN
sarcsm_12b_16c_054	54	116	0	0	0	10.000	0.000	NaN
sarcsm_12b_16c_062	62	121	0	0	0	10.000	0.000	NaN
sarcsm_12b_16c_079	79	108	0	0	0	10.000	0.000	NaN
sarcsm_12b_16c_084	84	106	0	0	0	9.000	0.000	NaN
sarcsm_12b_16c_012	12	108	0	0	0	10.000	0.000	NaN
sarcsm_12b_16c_073	73	127	0	0	0	9.000	0.000	NaN
sarcsm_12b_16c_049	49	116	0	0	0	10.000	0.000	NaN
sarcsm_12b_16c_094	94	142	0	0	0	10.000	0.000	NaN
sarcsm_12b_16c_068	68	101	0	0	0	10.000	0.000	NaN
sarcsm_12b_16c_088	88	112	0	0	0	9.000	0.000	NaN
sarcsm_12b_16c_021	21	150	0	0	0	10.000	0.000	NaN
sarcsm_12b_16c_076	76	104	0	0	0	10.000	0.000	NaN
sarcsm_12b_16c_031	31	87	0	0	0	10.000	0.000	NaN
sarcsm_12b_16c_060	60	120	0	0	0	10.000	0.000	NaN
sarcsm_12b_16c_003	3	99	0	0	0	10.000	0.000	NaN
sarcsm_12b_16c_032	32	117	0	0	0	10.000	0.000	NaN
sarcsm_12b_16c_014	14	120	0	0	0	10.000	0.000	NaN

Cont

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_ns
sarcsm_12b_16c_056	56	115	0	0	0	10.000	0.000	NaN
sarcsm_12b_16c_090	90	100	0	0	0	9.000	0.000	NaN
sarcsm_12b_16c_027	27	127	0	0	0	9.000	0.000	NaN
sarcsm_12b_16c_071	71	103	0	0	0	10.000	0.000	NaN
sarcsm_12b_16c_087	87	92	0	0	0	9.000	0.000	NaN
sarcsm_12b_16c_098	98	148	0	0	0	9.000	0.000	NaN
sarcsm_12b_16c_011	11	139	0	0	0	10.000	0.000	NaN
sarcsm_12b_16c_039	39	124	0	0	0	10.000	0.000	NaN
sarcsm_12b_16c_075	75	130	0	0	0	10.000	0.000	NaN
sarcsm_12b_16c_077	77	125	0	0	0	10.000	0.000	NaN
sarcsm_12b_16c_025	25	108	0	0	0	10.000	0.000	NaN
sarcsm_12b_16c_067	67	116	0	0	0	10.000	0.000	NaN
sarcsm_12b_16c_059	59	112	0	0	0	10.000	0.000	NaN
sarcsm_12b_16c_009	9	156	0	0	0	10.000	0.000	NaN
sarcsm_12b_16c_089	89	106	0	0	0	10.000	0.000	NaN
sarcsm_12b_16c_063	63	85	0	0	0	10.000	0.000	NaN
sarcsm_12b_16c_020	20	102	0	0	0	9.000	0.000	NaN
sarcsm_12b_16c_057	57	129	0	0	0	9.000	0.000	NaN
sarcsm_12b_16c_042	42	98	0	0	0	9.000	0.000	NaN
sarcsm_12b_16c_093	93	100	0	0	0	10.000	0.000	NaN
sarcsm_12b_16c_064	64	105	0	0	0	9.000	0.000	NaN
sarcsm_12b_16c_008	8	92	0	0	0	10.000	0.000	NaN
sarcsm_12b_16c_024	24	97	0	0	0	10.000	0.000	NaN
sarcsm_12b_16c_007	7	119	0	0	0	10.000	0.000	NaN
sarcsm_12b_16c_050	50	94	0	0	0	9.000	0.000	NaN
sarcsm_12b_16c_091	91	135	0	0	0	10.000	0.000	NaN
sarcsm_12b_16c_086	86	120	0	0	0	10.000	0.000	NaN
sarcsm_12b_16c_004	4	113	0	0	0	9.000	0.000	NaN
sarcsm_12b_16c_058	58	121	0	0	0	9.000	0.000	NaN
sarcsm_12b_16c_074	74	130	0	0	0	9.000	0.000	NaN
sarcsm_12b_16c_019	19	148	0	0	0	10.000	0.000	NaN
sarcsm_12b_16c_052	52	141	0	0	0	10.000	0.000	NaN
sarcsm_12b_16c_083	83	74	0	0	0	10.000	0.000	NaN
sarcsm_12b_16c_092	92	84	0	0	0	9.000	0.000	NaN
sarcsm_12b_16c_097	97	105	0	0	0	10.000	0.000	NaN
sarcsm_12b_16c_070	70	96	0	0	0	10.000	0.000	NaN

xcvu9p-flgb2104-2-e

5-bit

constants=4

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_ns
sarcsm_5b_4c_046	46	25	0	0	0	0.000	4.000	NaN
sarcsm_5b_4c_082	82	24	0	0	0	0.000	4.000	NaN
sarcsm_5b_4c_080	80	24	0	0	0	0.000	4.000	NaN
sarcsm_5b_4c_055	55	38	0	0	0	0.000	4.000	NaN
sarcsm_5b_4c_096	96	24	0	0	0	0.000	4.000	NaN

Continu

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_ns
sarcsm_5b_4c_026	26	26	0	0	0	0.000	4.000	NaN
sarcsm_5b_4c_030	30	28	0	0	0	0.000	4.000	NaN
sarcsm_5b_4c_099	99	23	0	0	0	0.000	4.000	NaN
sarcsm_5b_4c_035	35	32	0	0	0	0.000	4.000	NaN
sarcsm_5b_4c_081	81	29	0	0	0	0.000	4.000	NaN
sarcsm_5b_4c_037	37	34	0	0	0	0.000	4.000	NaN
sarcsm_5b_4c_036	36	29	0	0	0	0.000	4.000	NaN
sarcsm_5b_4c_002	2	34	0	0	0	0.000	2.000	NaN
sarcsm_5b_4c_069	69	22	0	0	0	0.000	4.000	NaN
sarcsm_5b_4c_028	28	33	0	0	0	0.000	4.000	NaN
sarcsm_5b_4c_022	22	24	0	0	0	0.000	2.000	NaN
sarcsm_5b_4c_095	95	36	0	0	0	0.000	4.000	NaN
sarcsm_5b_4c_038	38	25	0	0	0	0.000	4.000	NaN
sarcsm_5b_4c_065	65	28	0	0	0	0.000	4.000	NaN
sarcsm_5b_4c_016	16	32	0	0	0	0.000	4.000	NaN
sarcsm_5b_4c_006	6	33	0	0	0	0.000	3.000	NaN
sarcsm_5b_4c_072	72	23	0	0	0	0.000	4.000	NaN
sarcsm_5b_4c_010	10	25	0	0	0	0.000	4.000	NaN
sarcsm_5b_4c_043	43	37	0	0	0	0.000	4.000	NaN
sarcsm_5b_4c_051	51	26	0	0	0	0.000	4.000	NaN
sarcsm_5b_4c_017	17	20	0	0	0	0.000	4.000	NaN
sarcsm_5b_4c_047	47	24	0	0	0	0.000	4.000	NaN
sarcsm_5b_4c_066	66	36	0	0	0	0.000	4.000	NaN
sarcsm_5b_4c_040	40	22	0	0	0	0.000	4.000	NaN
sarcsm_5b_4c_045	45	29	0	0	0	0.000	4.000	NaN
sarcsm_5b_4c_015	15	22	0	0	0	0.000	4.000	NaN
sarcsm_5b_4c_033	33	31	0	0	0	0.000	4.000	NaN
sarcsm_5b_4c_029	29	35	0	0	0	0.000	4.000	NaN
sarcsm_5b_4c_044	44	43	0	0	0	0.000	4.000	NaN
sarcsm_5b_4c_100	100	22	0	0	0	0.000	2.000	NaN
sarcsm_5b_4c_078	78	21	0	0	0	0.000	4.000	NaN
sarcsm_5b_4c_013	13	23	0	0	0	0.000	4.000	NaN
sarcsm_5b_4c_061	61	33	0	0	0	0.000	4.000	NaN
sarcsm_5b_4c_041	41	40	0	0	0	0.000	3.000	NaN
sarcsm_5b_4c_018	18	28	0	0	0	0.000	4.000	NaN
sarcsm_5b_4c_023	23	25	0	0	0	0.000	4.000	NaN
sarcsm_5b_4c_053	53	28	0	0	0	0.000	2.000	NaN
sarcsm_5b_4c_085	85	23	0	0	0	0.000	4.000	NaN
sarcsm_5b_4c_048	48	34	0	0	0	0.000	4.000	NaN
sarcsm_5b_4c_001	1	43	0	0	0	0.000	4.000	NaN
sarcsm_5b_4c_005	5	27	0	0	0	0.000	4.000	NaN
sarcsm_5b_4c_034	34	29	0	0	0	0.000	4.000	NaN
sarcsm_5b_4c_054	54	30	0	0	0	0.000	2.000	NaN
sarcsm_5b_4c_062	62	37	0	0	0	0.000	4.000	NaN
sarcsm_5b_4c_079	79	34	0	0	0	0.000	2.000	NaN
sarcsm_5b_4c_084	84	28	0	0	0	0.000	4.000	NaN
sarcsm_5b_4c_012	12	22	0	0	0	0.000	4.000	NaN
sarcsm_5b_4c_073	73	34	0	0	0	0.000	2.000	NaN
sarcsm_5b_4c_049	49	31	0	0	0	0.000	4.000	NaN
sarcsm_5b_4c_094	94	35	0	0	0	0.000	4.000	NaN

Continu

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_ns
sarcsm_5b_4c_068	68	42	0	0	0	0.000	4.000	NaN
sarcsm_5b_4c_088	88	31	0	0	0	0.000	4.000	NaN
sarcsm_5b_4c_021	21	21	0	0	0	0.000	4.000	NaN
sarcsm_5b_4c_076	76	35	0	0	0	0.000	4.000	NaN
sarcsm_5b_4c_031	31	25	0	0	0	0.000	4.000	NaN
sarcsm_5b_4c_060	60	32	0	0	0	0.000	4.000	NaN
sarcsm_5b_4c_003	3	29	0	0	0	0.000	4.000	NaN
sarcsm_5b_4c_032	32	39	0	0	0	0.000	4.000	NaN
sarcsm_5b_4c_014	14	19	0	0	0	0.000	2.000	NaN
sarcsm_5b_4c_056	56	40	0	0	0	0.000	4.000	NaN
sarcsm_5b_4c_090	90	36	0	0	0	0.000	4.000	NaN
sarcsm_5b_4c_027	27	41	0	0	0	0.000	4.000	NaN
sarcsm_5b_4c_071	71	37	0	0	0	0.000	4.000	NaN
sarcsm_5b_4c_087	87	23	0	0	0	0.000	4.000	NaN
sarcsm_5b_4c_098	98	29	0	0	0	0.000	4.000	NaN
sarcsm_5b_4c_011	11	23	0	0	0	0.000	4.000	NaN
sarcsm_5b_4c_039	39	26	0	0	0	0.000	4.000	NaN
sarcsm_5b_4c_075	75	37	0	0	0	0.000	2.000	NaN
sarcsm_5b_4c_077	77	23	0	0	0	0.000	4.000	NaN
sarcsm_5b_4c_025	25	23	0	0	0	0.000	2.000	NaN
sarcsm_5b_4c_067	67	27	0	0	0	0.000	4.000	NaN
sarcsm_5b_4c_059	59	50	0	0	0	0.000	4.000	NaN
sarcsm_5b_4c_009	9	24	0	0	0	0.000	2.000	NaN
sarcsm_5b_4c_089	89	22	0	0	0	0.000	4.000	NaN
sarcsm_5b_4c_063	63	33	0	0	0	0.000	4.000	NaN
sarcsm_5b_4c_020	20	33	0	0	0	0.000	4.000	NaN
sarcsm_5b_4c_057	57	29	0	0	0	0.000	4.000	NaN
sarcsm_5b_4c_042	42	37	0	0	0	0.000	2.000	NaN
sarcsm_5b_4c_093	93	24	0	0	0	0.000	4.000	NaN
sarcsm_5b_4c_064	64	36	0	0	0	0.000	4.000	NaN
sarcsm_5b_4c_008	8	30	0	0	0	0.000	4.000	NaN
sarcsm_5b_4c_024	24	26	0	0	0	0.000	2.000	NaN
sarcsm_5b_4c_007	7	20	0	0	0	0.000	4.000	NaN
sarcsm_5b_4c_050	50	29	0	0	0	0.000	4.000	NaN
sarcsm_5b_4c_091	91	17	0	0	0	0.000	2.000	NaN
sarcsm_5b_4c_086	86	24	0	0	0	0.000	4.000	NaN
sarcsm_5b_4c_004	4	35	0	0	0	0.000	4.000	NaN
sarcsm_5b_4c_058	58	24	0	0	0	0.000	3.000	NaN
sarcsm_5b_4c_074	74	33	0	0	0	0.000	4.000	NaN
sarcsm_5b_4c_019	19	34	0	0	0	0.000	4.000	NaN
sarcsm_5b_4c_052	52	24	0	0	0	0.000	4.000	NaN
sarcsm_5b_4c_083	83	26	0	0	0	0.000	2.000	NaN
sarcsm_5b_4c_092	92	22	0	0	0	0.000	4.000	NaN
sarcsm_5b_4c_097	97	24	0	0	0	0.000	4.000	NaN
sarcsm_5b_4c_070	70	23	0	0	0	0.000	2.000	NaN

constants=8

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_ns
sarcsm_5b_8c_046	46	35	0	0	0	0.000	4.000	NaN
sarcsm_5b_8c_082	82	38	0	0	0	0.000	4.000	NaN
sarcsm_5b_8c_080	80	44	0	0	0	0.000	4.000	NaN
sarcsm_5b_8c_055	55	51	0	0	0	0.000	4.000	NaN
sarcsm_5b_8c_096	96	49	0	0	0	0.000	4.000	NaN
sarcsm_5b_8c_026	26	35	0	0	0	0.000	4.000	NaN
sarcsm_5b_8c_030	30	47	0	0	0	0.000	4.000	NaN
sarcsm_5b_8c_099	99	53	0	0	0	0.000	4.000	NaN
sarcsm_5b_8c_035	35	45	0	0	0	0.000	4.000	NaN
sarcsm_5b_8c_081	81	36	0	0	0	0.000	2.000	NaN
sarcsm_5b_8c_037	37	56	0	0	0	0.000	4.000	NaN
sarcsm_5b_8c_036	36	40	0	0	0	0.000	4.000	NaN
sarcsm_5b_8c_002	2	44	0	0	0	0.000	4.000	NaN
sarcsm_5b_8c_069	69	35	0	0	0	0.000	4.000	NaN
sarcsm_5b_8c_028	28	36	0	0	0	0.000	4.000	NaN
sarcsm_5b_8c_022	22	44	0	0	0	0.000	4.000	NaN
sarcsm_5b_8c_095	95	56	0	0	0	0.000	4.000	NaN
sarcsm_5b_8c_038	38	62	0	0	0	0.000	4.000	NaN
sarcsm_5b_8c_065	65	41	0	0	0	0.000	4.000	NaN
sarcsm_5b_8c_016	16	42	0	0	0	0.000	4.000	NaN
sarcsm_5b_8c_006	6	39	0	0	0	0.000	4.000	NaN
sarcsm_5b_8c_072	72	36	0	0	0	0.000	4.000	NaN
sarcsm_5b_8c_010	10	43	0	0	0	0.000	4.000	NaN
sarcsm_5b_8c_043	43	40	0	0	0	0.000	4.000	NaN
sarcsm_5b_8c_051	51	45	0	0	0	0.000	4.000	NaN
sarcsm_5b_8c_017	17	45	0	0	0	0.000	4.000	NaN
sarcsm_5b_8c_047	47	34	0	0	0	0.000	4.000	NaN
sarcsm_5b_8c_066	66	36	0	0	0	0.000	4.000	NaN
sarcsm_5b_8c_040	40	39	0	0	0	0.000	2.000	NaN
sarcsm_5b_8c_045	45	45	0	0	0	0.000	4.000	NaN
sarcsm_5b_8c_015	15	43	0	0	0	0.000	4.000	NaN
sarcsm_5b_8c_033	33	43	0	0	0	0.000	4.000	NaN
sarcsm_5b_8c_029	29	31	0	0	0	0.000	4.000	NaN
sarcsm_5b_8c_044	44	36	0	0	0	0.000	2.000	NaN
sarcsm_5b_8c_100	100	38	0	0	0	0.000	4.000	NaN
sarcsm_5b_8c_078	78	59	0	0	0	0.000	4.000	NaN
sarcsm_5b_8c_013	13	37	0	0	0	0.000	4.000	NaN
sarcsm_5b_8c_061	61	39	0	0	0	0.000	4.000	NaN
sarcsm_5b_8c_041	41	46	0	0	0	0.000	3.000	NaN
sarcsm_5b_8c_018	18	41	0	0	0	0.000	4.000	NaN
sarcsm_5b_8c_023	23	37	0	0	0	0.000	4.000	NaN
sarcsm_5b_8c_053	53	39	0	0	0	0.000	2.000	NaN
sarcsm_5b_8c_085	85	46	0	0	0	0.000	4.000	NaN
sarcsm_5b_8c_048	48	47	0	0	0	0.000	2.000	NaN
sarcsm_5b_8c_001	1	40	0	0	0	0.000	4.000	NaN
sarcsm_5b_8c_005	5	32	0	0	0	0.000	4.000	NaN
sarcsm_5b_8c_034	34	56	0	0	0	0.000	2.000	NaN
sarcsm_5b_8c_054	54	56	0	0	0	0.000	4.000	NaN
sarcsm_5b_8c_062	62	50	0	0	0	0.000	2.000	NaN
sarcsm_5b_8c_079	79	41	0	0	0	0.000	4.000	NaN

Continu

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_ns
sarcsm_5b_8c_084	84	35	0	0	0	0.000	4.000	NaN
sarcsm_5b_8c_012	12	46	0	0	0	0.000	4.000	NaN
sarcsm_5b_8c_073	73	43	0	0	0	0.000	4.000	NaN
sarcsm_5b_8c_049	49	42	0	0	0	0.000	4.000	NaN
sarcsm_5b_8c_094	94	38	0	0	0	0.000	4.000	NaN
sarcsm_5b_8c_068	68	33	0	0	0	0.000	4.000	NaN
sarcsm_5b_8c_088	88	41	0	0	0	0.000	4.000	NaN
sarcsm_5b_8c_021	21	39	0	0	0	0.000	2.000	NaN
sarcsm_5b_8c_076	76	44	0	0	0	0.000	4.000	NaN
sarcsm_5b_8c_031	31	36	0	0	0	0.000	4.000	NaN
sarcsm_5b_8c_060	60	53	0	0	0	0.000	4.000	NaN
sarcsm_5b_8c_003	3	46	0	0	0	0.000	2.000	NaN
sarcsm_5b_8c_032	32	49	0	0	0	0.000	4.000	NaN
sarcsm_5b_8c_014	14	50	0	0	0	0.000	4.000	NaN
sarcsm_5b_8c_056	56	43	0	0	0	0.000	2.000	NaN
sarcsm_5b_8c_090	90	39	0	0	0	0.000	2.000	NaN
sarcsm_5b_8c_027	27	33	0	0	0	0.000	2.000	NaN
sarcsm_5b_8c_071	71	51	0	0	0	0.000	4.000	NaN
sarcsm_5b_8c_087	87	48	0	0	0	0.000	4.000	NaN
sarcsm_5b_8c_098	98	52	0	0	0	0.000	2.000	NaN
sarcsm_5b_8c_011	11	44	0	0	0	0.000	4.000	NaN
sarcsm_5b_8c_039	39	31	0	0	0	0.000	2.000	NaN
sarcsm_5b_8c_075	75	55	0	0	0	0.000	4.000	NaN
sarcsm_5b_8c_077	77	45	0	0	0	0.000	4.000	NaN
sarcsm_5b_8c_025	25	44	0	0	0	0.000	4.000	NaN
sarcsm_5b_8c_067	67	44	0	0	0	0.000	4.000	NaN
sarcsm_5b_8c_059	59	41	0	0	0	0.000	2.000	NaN
sarcsm_5b_8c_009	9	31	0	0	0	0.000	4.000	NaN
sarcsm_5b_8c_089	89	42	0	0	0	0.000	4.000	NaN
sarcsm_5b_8c_063	63	50	0	0	0	0.000	4.000	NaN
sarcsm_5b_8c_020	20	46	0	0	0	0.000	4.000	NaN
sarcsm_5b_8c_057	57	42	0	0	0	0.000	2.000	NaN
sarcsm_5b_8c_042	42	39	0	0	0	0.000	4.000	NaN
sarcsm_5b_8c_093	93	36	0	0	0	0.000	4.000	NaN
sarcsm_5b_8c_064	64	38	0	0	0	0.000	4.000	NaN
sarcsm_5b_8c_008	8	40	0	0	0	0.000	3.000	NaN
sarcsm_5b_8c_024	24	57	0	0	0	0.000	4.000	NaN
sarcsm_5b_8c_007	7	42	0	0	0	0.000	4.000	NaN
sarcsm_5b_8c_050	50	48	0	0	0	0.000	4.000	NaN
sarcsm_5b_8c_091	91	45	0	0	0	0.000	4.000	NaN
sarcsm_5b_8c_086	86	39	0	0	0	0.000	4.000	NaN
sarcsm_5b_8c_004	4	41	0	0	0	0.000	4.000	NaN
sarcsm_5b_8c_058	58	31	0	0	0	0.000	4.000	NaN
sarcsm_5b_8c_074	74	43	0	0	0	0.000	4.000	NaN
sarcsm_5b_8c_019	19	46	0	0	0	0.000	4.000	NaN
sarcsm_5b_8c_052	52	35	0	0	0	0.000	4.000	NaN
sarcsm_5b_8c_083	83	46	0	0	0	0.000	3.000	NaN
sarcsm_5b_8c_092	92	55	0	0	0	0.000	4.000	NaN
sarcsm_5b_8c_097	97	55	0	0	0	0.000	4.000	NaN
sarcsm_5b_8c_070	70	49	0	0	0	0.000	4.000	NaN

constants=16

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_ns
sarcsm_5b_16c_046	46	51	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_082	82	59	0	0	0	0.000	2.000	NaN
sarcsm_5b_16c_080	80	43	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_055	55	60	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_096	96	57	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_026	26	63	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_030	30	47	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_099	99	77	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_035	35	49	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_081	81	42	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_037	37	41	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_036	36	53	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_002	2	59	0	0	0	0.000	2.000	NaN
sarcsm_5b_16c_069	69	52	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_028	28	55	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_022	22	53	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_095	95	41	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_038	38	57	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_065	65	49	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_016	16	58	0	0	0	0.000	2.000	NaN
sarcsm_5b_16c_006	6	76	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_072	72	54	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_010	10	45	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_043	43	50	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_051	51	47	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_017	17	46	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_047	47	56	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_066	66	51	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_040	40	49	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_045	45	43	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_015	15	51	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_033	33	54	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_029	29	61	0	0	0	0.000	2.000	NaN
sarcsm_5b_16c_044	44	71	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_100	100	60	0	0	0	0.000	2.000	NaN
sarcsm_5b_16c_078	78	71	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_013	13	44	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_061	61	46	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_041	41	54	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_018	18	51	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_023	23	45	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_053	53	53	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_085	85	61	0	0	0	0.000	2.000	NaN
sarcsm_5b_16c_048	48	56	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_001	1	57	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_005	5	59	0	0	0	0.000	2.000	NaN
sarcsm_5b_16c_034	34	54	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_054	54	56	0	0	0	0.000	2.000	NaN

Contin

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_ns
sarcsm_5b_16c_062	62	49	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_079	79	89	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_084	84	61	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_012	12	41	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_073	73	53	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_049	49	42	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_094	94	57	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_068	68	59	0	0	0	0.000	2.000	NaN
sarcsm_5b_16c_088	88	47	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_021	21	59	0	0	0	0.000	2.000	NaN
sarcsm_5b_16c_076	76	65	0	0	0	0.000	2.000	NaN
sarcsm_5b_16c_031	31	54	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_060	60	58	0	0	0	0.000	2.000	NaN
sarcsm_5b_16c_003	3	55	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_032	32	51	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_014	14	59	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_056	56	36	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_090	90	54	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_027	27	33	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_071	71	57	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_087	87	71	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_098	98	45	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_011	11	57	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_039	39	41	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_075	75	72	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_077	77	52	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_025	25	54	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_067	67	48	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_059	59	51	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_009	9	55	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_089	89	52	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_063	63	51	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_020	20	64	0	0	0	0.000	2.000	NaN
sarcsm_5b_16c_057	57	57	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_042	42	73	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_093	93	69	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_064	64	51	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_008	8	60	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_024	24	55	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_007	7	37	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_050	50	55	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_091	91	56	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_086	86	55	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_004	4	41	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_058	58	53	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_074	74	47	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_019	19	48	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_052	52	53	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_083	83	47	0	0	0	0.000	4.000	NaN
sarcsm_5b_16c_092	92	54	0	0	0	0.000	4.000	NaN

Contin

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_ns
sarcsn_5b_16c_097	97	39	0	0	0	0.000	4.000	NaN
sarcsn_5b_16c_070	70	57	0	0	0	0.000	4.000	NaN

6-bit

constants=4

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_ns
sarcsn_6b_4c_046	46	29	0	0	0	0.000	4.000	NaN
sarcsn_6b_4c_082	82	24	0	0	0	0.000	4.000	NaN
sarcsn_6b_4c_080	80	32	0	0	0	0.000	4.000	NaN
sarcsn_6b_4c_055	55	28	0	0	0	0.000	4.000	NaN
sarcsn_6b_4c_096	96	26	0	0	0	0.000	4.000	NaN
sarcsn_6b_4c_026	26	32	0	0	0	0.000	2.000	NaN
sarcsn_6b_4c_030	30	38	0	0	0	0.000	4.000	NaN
sarcsn_6b_4c_099	99	41	0	0	0	0.000	4.000	NaN
sarcsn_6b_4c_035	35	32	0	0	0	0.000	4.000	NaN
sarcsn_6b_4c_081	81	28	0	0	0	0.000	4.000	NaN
sarcsn_6b_4c_037	37	31	0	0	0	0.000	4.000	NaN
sarcsn_6b_4c_036	36	37	0	0	0	0.000	4.000	NaN
sarcsn_6b_4c_002	2	27	0	0	0	0.000	4.000	NaN
sarcsn_6b_4c_069	69	25	0	0	0	0.000	4.000	NaN
sarcsn_6b_4c_028	28	45	0	0	0	0.000	4.000	NaN
sarcsn_6b_4c_022	22	32	0	0	0	0.000	4.000	NaN
sarcsn_6b_4c_095	95	29	0	0	0	0.000	4.000	NaN
sarcsn_6b_4c_038	38	25	0	0	0	0.000	4.000	NaN
sarcsn_6b_4c_065	65	23	0	0	0	0.000	4.000	NaN
sarcsn_6b_4c_016	16	26	0	0	0	0.000	4.000	NaN
sarcsn_6b_4c_006	6	22	0	0	0	0.000	4.000	NaN
sarcsn_6b_4c_072	72	27	0	0	0	0.000	4.000	NaN
sarcsn_6b_4c_010	10	38	0	0	0	0.000	2.000	NaN
sarcsn_6b_4c_043	43	42	0	0	0	0.000	4.000	NaN
sarcsn_6b_4c_051	51	27	0	0	0	0.000	4.000	NaN
sarcsn_6b_4c_017	17	46	0	0	0	0.000	4.000	NaN
sarcsn_6b_4c_047	47	25	0	0	0	0.000	4.000	NaN
sarcsn_6b_4c_066	66	34	0	0	0	0.000	4.000	NaN
sarcsn_6b_4c_040	40	40	0	0	0	0.000	4.000	NaN
sarcsn_6b_4c_045	45	34	0	0	0	0.000	3.000	NaN
sarcsn_6b_4c_015	15	36	0	0	0	0.000	4.000	NaN
sarcsn_6b_4c_033	33	26	0	0	0	0.000	4.000	NaN
sarcsn_6b_4c_029	29	38	0	0	0	0.000	4.000	NaN
sarcsn_6b_4c_044	44	38	0	0	0	0.000	4.000	NaN
sarcsn_6b_4c_100	100	37	0	0	0	0.000	4.000	NaN
sarcsn_6b_4c_078	78	20	0	0	0	0.000	4.000	NaN
sarcsn_6b_4c_013	13	26	0	0	0	0.000	4.000	NaN
sarcsn_6b_4c_061	61	32	0	0	0	0.000	4.000	NaN
sarcsn_6b_4c_041	41	23	0	0	0	0.000	4.000	NaN
sarcsn_6b_4c_018	18	36	0	0	0	0.000	4.000	NaN
sarcsn_6b_4c_023	23	27	0	0	0	0.000	4.000	NaN

Contin

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_ns
sarcsm_6b_4c_053	53	31	0	0	0	0.000	4.000	NaN
sarcsm_6b_4c_085	85	29	0	0	0	0.000	4.000	NaN
sarcsm_6b_4c_048	48	26	0	0	0	0.000	4.000	NaN
sarcsm_6b_4c_001	1	32	0	0	0	0.000	3.000	NaN
sarcsm_6b_4c_005	5	48	0	0	0	0.000	4.000	NaN
sarcsm_6b_4c_034	34	31	0	0	0	0.000	3.000	NaN
sarcsm_6b_4c_054	54	24	0	0	0	0.000	4.000	NaN
sarcsm_6b_4c_062	62	25	0	0	0	0.000	4.000	NaN
sarcsm_6b_4c_079	79	45	0	0	0	0.000	3.000	NaN
sarcsm_6b_4c_084	84	24	0	0	0	0.000	4.000	NaN
sarcsm_6b_4c_012	12	29	0	0	0	0.000	2.000	NaN
sarcsm_6b_4c_073	73	50	0	0	0	0.000	4.000	NaN
sarcsm_6b_4c_049	49	28	0	0	0	0.000	2.000	NaN
sarcsm_6b_4c_094	94	21	0	0	0	0.000	2.000	NaN
sarcsm_6b_4c_068	68	27	0	0	0	0.000	4.000	NaN
sarcsm_6b_4c_088	88	32	0	0	0	0.000	4.000	NaN
sarcsm_6b_4c_021	21	34	0	0	0	0.000	4.000	NaN
sarcsm_6b_4c_076	76	30	0	0	0	0.000	4.000	NaN
sarcsm_6b_4c_031	31	30	0	0	0	0.000	4.000	NaN
sarcsm_6b_4c_060	60	29	0	0	0	0.000	4.000	NaN
sarcsm_6b_4c_003	3	25	0	0	0	0.000	4.000	NaN
sarcsm_6b_4c_032	32	31	0	0	0	0.000	4.000	NaN
sarcsm_6b_4c_014	14	42	0	0	0	0.000	4.000	NaN
sarcsm_6b_4c_056	56	32	0	0	0	0.000	4.000	NaN
sarcsm_6b_4c_090	90	42	0	0	0	0.000	4.000	NaN
sarcsm_6b_4c_027	27	27	0	0	0	0.000	4.000	NaN
sarcsm_6b_4c_071	71	29	0	0	0	0.000	4.000	NaN
sarcsm_6b_4c_087	87	30	0	0	0	0.000	4.000	NaN
sarcsm_6b_4c_098	98	23	0	0	0	0.000	4.000	NaN
sarcsm_6b_4c_011	11	30	0	0	0	0.000	2.000	NaN
sarcsm_6b_4c_039	39	18	0	0	0	0.000	2.000	NaN
sarcsm_6b_4c_075	75	31	0	0	0	0.000	4.000	NaN
sarcsm_6b_4c_077	77	34	0	0	0	0.000	2.000	NaN
sarcsm_6b_4c_025	25	25	0	0	0	0.000	2.000	NaN
sarcsm_6b_4c_067	67	36	0	0	0	0.000	4.000	NaN
sarcsm_6b_4c_059	59	48	0	0	0	0.000	2.000	NaN
sarcsm_6b_4c_009	9	26	0	0	0	0.000	4.000	NaN
sarcsm_6b_4c_089	89	50	0	0	0	0.000	4.000	NaN
sarcsm_6b_4c_063	63	29	0	0	0	0.000	4.000	NaN
sarcsm_6b_4c_020	20	51	0	0	0	0.000	4.000	NaN
sarcsm_6b_4c_057	57	28	0	0	0	0.000	2.000	NaN
sarcsm_6b_4c_042	42	38	0	0	0	0.000	2.000	NaN
sarcsm_6b_4c_093	93	24	0	0	0	0.000	4.000	NaN
sarcsm_6b_4c_064	64	31	0	0	0	0.000	4.000	NaN
sarcsm_6b_4c_008	8	31	0	0	0	0.000	4.000	NaN
sarcsm_6b_4c_024	24	34	0	0	0	0.000	4.000	NaN
sarcsm_6b_4c_007	7	30	0	0	0	0.000	4.000	NaN
sarcsm_6b_4c_050	50	24	0	0	0	0.000	4.000	NaN
sarcsm_6b_4c_091	91	37	0	0	0	0.000	4.000	NaN
sarcsm_6b_4c_086	86	45	0	0	0	0.000	4.000	NaN

Continu

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_ns
sarcsm_6b_4c_004	4	31	0	0	0	0.000	4.000	NaN
sarcsm_6b_4c_058	58	36	0	0	0	0.000	4.000	NaN
sarcsm_6b_4c_074	74	33	0	0	0	0.000	3.000	NaN
sarcsm_6b_4c_019	19	23	0	0	0	0.000	4.000	NaN
sarcsm_6b_4c_052	52	23	0	0	0	0.000	4.000	NaN
sarcsm_6b_4c_083	83	32	0	0	0	0.000	4.000	NaN
sarcsm_6b_4c_092	92	29	0	0	0	0.000	4.000	NaN
sarcsm_6b_4c_097	97	12	0	0	0	0.000	2.000	NaN
sarcsm_6b_4c_070	70	29	0	0	0	0.000	4.000	NaN

constants=8

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_ns
sarcsm_6b_8c_046	46	39	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_082	82	43	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_080	80	52	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_055	55	42	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_096	96	56	0	0	0	0.000	2.000	NaN
sarcsm_6b_8c_026	26	31	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_030	30	47	0	0	0	0.000	2.000	NaN
sarcsm_6b_8c_099	99	70	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_035	35	46	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_081	81	62	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_037	37	43	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_036	36	82	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_002	2	46	0	0	0	0.000	3.000	NaN
sarcsm_6b_8c_069	69	47	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_028	28	61	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_022	22	42	0	0	0	0.000	2.000	NaN
sarcsm_6b_8c_095	95	42	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_038	38	48	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_065	65	44	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_016	16	47	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_006	6	45	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_072	72	48	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_010	10	33	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_043	43	56	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_051	51	49	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_017	17	69	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_047	47	34	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_066	66	52	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_040	40	59	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_045	45	44	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_015	15	49	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_033	33	36	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_029	29	60	0	0	0	0.000	2.000	NaN
sarcsm_6b_8c_044	44	40	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_100	100	50	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_078	78	41	0	0	0	0.000	4.000	NaN

Continu

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_ns
sarcsm_6b_8c_013	13	38	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_061	61	42	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_041	41	75	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_018	18	45	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_023	23	38	0	0	0	0.000	2.000	NaN
sarcsm_6b_8c_053	53	67	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_085	85	55	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_048	48	59	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_001	1	50	0	0	0	0.000	2.000	NaN
sarcsm_6b_8c_005	5	49	0	0	0	0.000	2.000	NaN
sarcsm_6b_8c_034	34	44	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_054	54	46	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_062	62	37	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_079	79	43	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_084	84	46	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_012	12	38	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_073	73	41	0	0	0	0.000	3.000	NaN
sarcsm_6b_8c_049	49	54	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_094	94	46	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_068	68	49	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_088	88	44	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_021	21	41	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_076	76	44	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_031	31	69	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_060	60	58	0	0	0	0.000	2.000	NaN
sarcsm_6b_8c_003	3	41	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_032	32	53	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_014	14	43	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_056	56	58	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_090	90	33	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_027	27	45	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_071	71	51	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_087	87	56	0	0	0	0.000	2.000	NaN
sarcsm_6b_8c_098	98	47	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_011	11	34	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_039	39	41	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_075	75	54	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_077	77	70	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_025	25	50	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_067	67	51	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_059	59	49	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_009	9	51	0	0	0	0.000	2.000	NaN
sarcsm_6b_8c_089	89	37	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_063	63	52	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_020	20	60	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_057	57	46	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_042	42	67	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_093	93	48	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_064	64	55	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_008	8	46	0	0	0	0.000	4.000	NaN

Continu

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_ns
sarcsm_6b_8c_024	24	60	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_007	7	45	0	0	0	0.000	2.000	NaN
sarcsm_6b_8c_050	50	50	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_091	91	48	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_086	86	64	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_004	4	45	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_058	58	49	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_074	74	45	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_019	19	40	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_052	52	45	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_083	83	37	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_092	92	45	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_097	97	44	0	0	0	0.000	4.000	NaN
sarcsm_6b_8c_070	70	48	0	0	0	0.000	4.000	NaN

constants=16

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_ns
sarcsm_6b_16c_046	46	75	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_082	82	56	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_080	80	55	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_055	55	58	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_096	96	66	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_026	26	59	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_030	30	60	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_099	99	65	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_035	35	99	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_081	81	58	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_037	37	57	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_036	36	54	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_002	2	95	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_069	69	65	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_028	28	69	0	0	0	0.000	2.000	NaN
sarcsm_6b_16c_022	22	62	0	0	0	0.000	2.000	NaN
sarcsm_6b_16c_095	95	56	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_038	38	64	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_065	65	72	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_016	16	61	0	0	0	0.000	2.000	NaN
sarcsm_6b_16c_006	6	53	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_072	72	78	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_010	10	53	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_043	43	49	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_051	51	59	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_017	17	91	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_047	47	72	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_066	66	66	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_040	40	57	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_045	45	72	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_015	15	59	0	0	0	0.000	4.000	NaN

Contin

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_ns
sarcsm_6b_16c_033	33	43	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_029	29	57	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_044	44	60	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_100	100	52	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_078	78	69	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_013	13	85	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_061	61	57	0	0	0	0.000	2.000	NaN
sarcsm_6b_16c_041	41	63	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_018	18	52	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_023	23	51	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_053	53	69	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_085	85	63	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_048	48	79	0	0	0	0.000	2.000	NaN
sarcsm_6b_16c_001	1	80	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_005	5	55	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_034	34	56	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_054	54	45	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_062	62	57	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_079	79	52	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_084	84	66	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_012	12	54	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_073	73	60	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_049	49	56	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_094	94	48	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_068	68	52	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_088	88	77	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_021	21	63	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_076	76	70	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_031	31	58	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_060	60	58	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_003	3	57	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_032	32	63	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_014	14	101	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_056	56	77	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_090	90	100	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_027	27	57	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_071	71	58	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_087	87	60	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_098	98	71	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_011	11	54	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_039	39	53	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_075	75	53	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_077	77	67	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_025	25	55	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_067	67	54	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_059	59	75	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_009	9	94	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_089	89	49	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_063	63	62	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_020	20	67	0	0	0	0.000	4.000	NaN

Contin

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_ns
sarcsm_6b_16c_057	57	51	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_042	42	59	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_093	93	84	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_064	64	56	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_008	8	72	0	0	0	0.000	2.000	NaN
sarcsm_6b_16c_024	24	60	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_007	7	66	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_050	50	50	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_091	91	81	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_086	86	58	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_004	4	44	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_058	58	64	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_074	74	52	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_019	19	70	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_052	52	70	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_083	83	54	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_092	92	64	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_097	97	52	0	0	0	0.000	4.000	NaN
sarcsm_6b_16c_070	70	60	0	0	0	0.000	2.000	NaN

8-bit

constants=4

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_ns
sarcsm_8b_4c_046	46	29	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_082	82	40	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_080	80	39	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_055	55	56	0	0	0	0.000	2.000	NaN
sarcsm_8b_4c_096	96	35	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_026	26	40	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_030	30	39	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_099	99	33	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_035	35	50	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_081	81	77	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_037	37	38	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_036	36	60	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_002	2	32	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_069	69	37	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_028	28	39	0	0	0	0.000	2.000	NaN
sarcsm_8b_4c_022	22	46	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_095	95	33	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_038	38	51	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_065	65	33	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_016	16	40	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_006	6	59	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_072	72	33	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_010	10	35	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_043	43	38	0	0	0	0.000	4.000	NaN

Contin

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_ns
sarcsm_8b_4c_051	51	29	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_017	17	39	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_047	47	65	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_066	66	41	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_040	40	33	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_045	45	42	0	0	0	0.000	2.000	NaN
sarcsm_8b_4c_015	15	36	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_033	33	65	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_029	29	50	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_044	44	37	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_100	100	30	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_078	78	46	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_013	13	40	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_061	61	35	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_041	41	36	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_018	18	42	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_023	23	39	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_053	53	39	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_085	85	29	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_048	48	46	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_001	1	43	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_005	5	32	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_034	34	46	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_054	54	54	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_062	62	33	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_079	79	36	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_084	84	62	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_012	12	52	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_073	73	41	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_049	49	46	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_094	94	51	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_068	68	33	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_088	88	60	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_021	21	37	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_076	76	41	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_031	31	27	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_060	60	40	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_003	3	41	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_032	32	36	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_014	14	44	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_056	56	40	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_090	90	31	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_027	27	38	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_071	71	42	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_087	87	38	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_098	98	44	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_011	11	43	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_039	39	45	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_075	75	35	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_077	77	42	0	0	0	0.000	4.000	NaN

Continu

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_ns
sarcsm_8b_4c_025	25	50	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_067	67	49	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_059	59	34	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_009	9	42	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_089	89	39	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_063	63	36	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_020	20	45	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_057	57	48	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_042	42	48	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_093	93	32	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_064	64	33	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_008	8	39	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_024	24	35	0	0	0	0.000	2.000	NaN
sarcsm_8b_4c_007	7	52	0	0	0	0.000	3.000	NaN
sarcsm_8b_4c_050	50	41	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_091	91	53	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_086	86	25	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_004	4	37	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_058	58	34	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_074	74	33	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_019	19	40	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_052	52	40	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_083	83	46	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_092	92	36	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_097	97	33	0	0	0	0.000	4.000	NaN
sarcsm_8b_4c_070	70	35	0	0	0	0.000	4.000	NaN

constants=8

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_ns
sarcsm_8b_8c_046	46	68	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_082	82	59	0	0	0	0.000	2.000	NaN
sarcsm_8b_8c_080	80	58	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_055	55	48	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_096	96	75	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_026	26	58	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_030	30	60	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_099	99	71	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_035	35	61	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_081	81	55	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_037	37	58	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_036	36	46	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_002	2	55	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_069	69	72	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_028	28	57	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_022	22	52	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_095	95	58	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_038	38	69	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_065	65	56	0	0	0	0.000	4.000	NaN

Continu

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_ns
sarcsm_8b_8c_016	16	59	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_006	6	53	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_072	72	65	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_010	10	53	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_043	43	65	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_051	51	80	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_017	17	48	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_047	47	64	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_066	66	49	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_040	40	71	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_045	45	55	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_015	15	61	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_033	33	50	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_029	29	82	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_044	44	61	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_100	100	67	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_078	78	62	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_013	13	46	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_061	61	65	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_041	41	68	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_018	18	51	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_023	23	50	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_053	53	51	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_085	85	49	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_048	48	58	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_001	1	55	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_005	5	71	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_034	34	56	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_054	54	66	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_062	62	78	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_079	79	85	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_084	84	63	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_012	12	57	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_073	73	67	0	0	0	0.000	2.000	NaN
sarcsm_8b_8c_049	49	56	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_094	94	57	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_068	68	49	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_088	88	75	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_021	21	56	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_076	76	74	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_031	31	44	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_060	60	59	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_003	3	53	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_032	32	56	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_014	14	63	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_056	56	50	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_090	90	49	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_027	27	56	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_071	71	83	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_087	87	74	0	0	0	0.000	4.000	NaN

Continu

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_ns
sarcsm_8b_8c_098	98	52	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_011	11	58	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_039	39	50	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_075	75	55	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_077	77	61	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_025	25	64	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_067	67	59	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_059	59	133	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_009	9	54	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_089	89	51	0	0	0	0.000	2.000	NaN
sarcsm_8b_8c_063	63	60	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_020	20	66	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_057	57	54	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_042	42	88	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_093	93	61	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_064	64	59	0	0	0	0.000	2.000	NaN
sarcsm_8b_8c_008	8	59	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_024	24	65	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_007	7	53	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_050	50	52	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_091	91	54	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_086	86	56	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_004	4	58	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_058	58	66	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_074	74	50	0	0	0	0.000	2.000	NaN
sarcsm_8b_8c_019	19	61	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_052	52	72	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_083	83	68	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_092	92	60	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_097	97	56	0	0	0	0.000	4.000	NaN
sarcsm_8b_8c_070	70	68	0	0	0	0.000	4.000	NaN

constants=16

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_ns
sarcsm_8b_16c_046	46	69	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_082	82	83	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_080	80	87	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_055	55	86	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_096	96	66	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_026	26	81	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_030	30	108	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_099	99	79	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_035	35	66	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_081	81	71	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_037	37	66	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_036	36	86	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_002	2	77	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_069	69	79	0	0	0	0.000	4.000	NaN

Contin

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_ns
sarcsm_8b_16c_028	28	87	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_022	22	87	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_095	95	93	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_038	38	95	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_065	65	64	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_016	16	91	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_006	6	68	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_072	72	88	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_010	10	63	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_043	43	66	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_051	51	82	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_017	17	71	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_047	47	90	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_066	66	67	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_040	40	95	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_045	45	77	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_015	15	85	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_033	33	114	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_029	29	86	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_044	44	84	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_100	100	134	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_078	78	85	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_013	13	61	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_061	61	104	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_041	41	73	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_018	18	65	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_023	23	86	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_053	53	64	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_085	85	68	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_048	48	84	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_001	1	75	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_005	5	91	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_034	34	83	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_054	54	84	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_062	62	86	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_079	79	73	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_084	84	114	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_012	12	63	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_073	73	81	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_049	49	61	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_094	94	75	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_068	68	64	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_088	88	79	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_021	21	77	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_076	76	123	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_031	31	66	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_060	60	93	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_003	3	61	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_032	32	70	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_014	14	86	0	0	0	0.000	4.000	NaN

Contin

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_ns
sarcsm_8b_16c_056	56	69	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_090	90	102	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_027	27	97	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_071	71	57	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_087	87	80	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_098	98	62	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_011	11	107	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_039	39	71	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_075	75	68	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_077	77	84	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_025	25	69	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_067	67	67	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_059	59	76	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_009	9	75	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_089	89	94	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_063	63	83	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_020	20	78	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_057	57	92	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_042	42	73	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_093	93	76	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_064	64	69	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_008	8	76	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_024	24	87	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_007	7	76	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_050	50	66	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_091	91	66	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_086	86	79	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_004	4	97	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_058	58	73	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_074	74	62	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_019	19	70	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_052	52	80	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_083	83	77	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_092	92	68	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_097	97	61	0	0	0	0.000	4.000	NaN
sarcsm_8b_16c_070	70	77	0	0	0	0.000	4.000	NaN

10-bit

constants=4

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_ns
sarcsm_10b_4c_046	46	40	0	0	0	0.000	5.000	NaN
sarcsm_10b_4c_082	82	44	0	0	0	0.000	5.000	NaN
sarcsm_10b_4c_080	80	24	0	0	0	0.000	4.000	NaN
sarcsm_10b_4c_055	55	44	0	0	0	0.000	5.000	NaN
sarcsm_10b_4c_096	96	35	0	0	0	0.000	5.000	NaN
sarcsm_10b_4c_026	26	31	0	0	0	0.000	4.000	NaN
sarcsm_10b_4c_030	30	31	0	0	0	0.000	4.000	NaN

Contin

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_ns
sarcsm_10b_4c_099	99	39	0	0	0	0.000	5.000	NaN
sarcsm_10b_4c_035	35	39	0	0	0	0.000	5.000	NaN
sarcsm_10b_4c_081	81	41	0	0	0	0.000	4.000	NaN
sarcsm_10b_4c_037	37	56	0	0	0	0.000	3.000	NaN
sarcsm_10b_4c_036	36	39	0	0	0	0.000	5.000	NaN
sarcsm_10b_4c_002	2	51	0	0	0	0.000	4.000	NaN
sarcsm_10b_4c_069	69	47	0	0	0	0.000	5.000	NaN
sarcsm_10b_4c_028	28	51	0	0	0	0.000	6.000	NaN
sarcsm_10b_4c_022	22	47	0	0	0	0.000	4.000	NaN
sarcsm_10b_4c_095	95	38	0	0	0	0.000	4.000	NaN
sarcsm_10b_4c_038	38	39	0	0	0	0.000	5.000	NaN
sarcsm_10b_4c_065	65	36	0	0	0	0.000	5.000	NaN
sarcsm_10b_4c_016	16	44	0	0	0	0.000	5.000	NaN
sarcsm_10b_4c_006	6	48	0	0	0	0.000	5.000	NaN
sarcsm_10b_4c_072	72	66	0	0	0	0.000	4.000	NaN
sarcsm_10b_4c_010	10	36	0	0	0	0.000	4.000	NaN
sarcsm_10b_4c_043	43	47	0	0	0	0.000	5.000	NaN
sarcsm_10b_4c_051	51	44	0	0	0	0.000	5.000	NaN
sarcsm_10b_4c_017	17	48	0	0	0	0.000	5.000	NaN
sarcsm_10b_4c_047	47	41	0	0	0	0.000	4.000	NaN
sarcsm_10b_4c_066	66	72	0	0	0	0.000	5.000	NaN
sarcsm_10b_4c_040	40	49	0	0	0	0.000	4.000	NaN
sarcsm_10b_4c_045	45	72	0	0	0	0.000	5.000	NaN
sarcsm_10b_4c_015	15	44	0	0	0	0.000	5.000	NaN
sarcsm_10b_4c_033	33	46	0	0	0	0.000	5.000	NaN
sarcsm_10b_4c_029	29	38	0	0	0	0.000	5.000	NaN
sarcsm_10b_4c_044	44	37	0	0	0	0.000	4.000	NaN
sarcsm_10b_4c_100	100	39	0	0	0	0.000	5.000	NaN
sarcsm_10b_4c_078	78	39	0	0	0	0.000	5.000	NaN
sarcsm_10b_4c_013	13	48	0	0	0	0.000	5.000	NaN
sarcsm_10b_4c_061	61	58	0	0	0	0.000	5.000	NaN
sarcsm_10b_4c_041	41	43	0	0	0	0.000	5.000	NaN
sarcsm_10b_4c_018	18	43	0	0	0	0.000	5.000	NaN
sarcsm_10b_4c_023	23	35	0	0	0	0.000	4.000	NaN
sarcsm_10b_4c_053	53	42	0	0	0	0.000	4.000	NaN
sarcsm_10b_4c_085	85	38	0	0	0	0.000	4.000	NaN
sarcsm_10b_4c_048	48	31	0	0	0	0.000	5.000	NaN
sarcsm_10b_4c_001	1	38	0	0	0	0.000	4.000	NaN
sarcsm_10b_4c_005	5	47	0	0	0	0.000	5.000	NaN
sarcsm_10b_4c_034	34	36	0	0	0	0.000	5.000	NaN
sarcsm_10b_4c_054	54	47	0	0	0	0.000	6.000	NaN
sarcsm_10b_4c_062	62	50	0	0	0	0.000	5.000	NaN
sarcsm_10b_4c_079	79	41	0	0	0	0.000	5.000	NaN
sarcsm_10b_4c_084	84	71	0	0	0	0.000	6.000	NaN
sarcsm_10b_4c_012	12	41	0	0	0	0.000	4.000	NaN
sarcsm_10b_4c_073	73	49	0	0	0	0.000	3.000	NaN
sarcsm_10b_4c_049	49	32	0	0	0	0.000	5.000	NaN
sarcsm_10b_4c_094	94	39	0	0	0	0.000	4.000	NaN
sarcsm_10b_4c_068	68	47	0	0	0	0.000	5.000	NaN
sarcsm_10b_4c_088	88	32	0	0	0	0.000	4.000	NaN

Contin

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_ns
sarcsm_10b_4c_021	21	33	0	0	0	0.000	4.000	NaN
sarcsm_10b_4c_076	76	54	0	0	0	0.000	5.000	NaN
sarcsm_10b_4c_031	31	37	0	0	0	0.000	4.000	NaN
sarcsm_10b_4c_060	60	48	0	0	0	0.000	4.000	NaN
sarcsm_10b_4c_003	3	43	0	0	0	0.000	5.000	NaN
sarcsm_10b_4c_032	32	41	0	0	0	0.000	4.000	NaN
sarcsm_10b_4c_014	14	53	0	0	0	0.000	4.000	NaN
sarcsm_10b_4c_056	56	63	0	0	0	0.000	4.000	NaN
sarcsm_10b_4c_090	90	43	0	0	0	0.000	5.000	NaN
sarcsm_10b_4c_027	27	61	0	0	0	0.000	5.000	NaN
sarcsm_10b_4c_071	71	46	0	0	0	0.000	5.000	NaN
sarcsm_10b_4c_087	87	42	0	0	0	0.000	4.000	NaN
sarcsm_10b_4c_098	98	60	0	0	0	0.000	5.000	NaN
sarcsm_10b_4c_011	11	53	0	0	0	0.000	5.000	NaN
sarcsm_10b_4c_039	39	36	0	0	0	0.000	5.000	NaN
sarcsm_10b_4c_075	75	41	0	0	0	0.000	4.000	NaN
sarcsm_10b_4c_077	77	35	0	0	0	0.000	5.000	NaN
sarcsm_10b_4c_025	25	65	0	0	0	0.000	4.000	NaN
sarcsm_10b_4c_067	67	65	0	0	0	0.000	5.000	NaN
sarcsm_10b_4c_059	59	45	0	0	0	0.000	4.000	NaN
sarcsm_10b_4c_009	9	78	0	0	0	0.000	6.000	NaN
sarcsm_10b_4c_089	89	47	0	0	0	0.000	6.000	NaN
sarcsm_10b_4c_063	63	45	0	0	0	0.000	5.000	NaN
sarcsm_10b_4c_020	20	58	0	0	0	0.000	5.000	NaN
sarcsm_10b_4c_057	57	29	0	0	0	0.000	4.000	NaN
sarcsm_10b_4c_042	42	37	0	0	0	0.000	5.000	NaN
sarcsm_10b_4c_093	93	37	0	0	0	0.000	5.000	NaN
sarcsm_10b_4c_064	64	27	0	0	0	0.000	4.000	NaN
sarcsm_10b_4c_008	8	27	0	0	0	0.000	4.000	NaN
sarcsm_10b_4c_024	24	32	0	0	0	0.000	4.000	NaN
sarcsm_10b_4c_007	7	44	0	0	0	0.000	5.000	NaN
sarcsm_10b_4c_050	50	37	0	0	0	0.000	5.000	NaN
sarcsm_10b_4c_091	91	43	0	0	0	0.000	4.000	NaN
sarcsm_10b_4c_086	86	50	0	0	0	0.000	5.000	NaN
sarcsm_10b_4c_004	4	50	0	0	0	0.000	6.000	NaN
sarcsm_10b_4c_058	58	61	0	0	0	0.000	5.000	NaN
sarcsm_10b_4c_074	74	38	0	0	0	0.000	5.000	NaN
sarcsm_10b_4c_019	19	46	0	0	0	0.000	4.000	NaN
sarcsm_10b_4c_052	52	54	0	0	0	0.000	4.000	NaN
sarcsm_10b_4c_083	83	47	0	0	0	0.000	5.000	NaN
sarcsm_10b_4c_092	92	46	0	0	0	0.000	4.000	NaN
sarcsm_10b_4c_097	97	39	0	0	0	0.000	5.000	NaN
sarcsm_10b_4c_070	70	36	0	0	0	0.000	4.000	NaN

constants=8

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_ns
sarcsm_10b_8c_046	46	76	0	0	0	0.000	5.000	NaN
sarcsm_10b_8c_082	82	65	0	0	0	0.000	5.000	NaN

Contin

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_ns
sarcsm_10b_8c_080	80	66	0	0	0	0.000	5.000	NaN
sarcsm_10b_8c_055	55	96	0	0	0	0.000	6.000	NaN
sarcsm_10b_8c_096	96	79	0	0	0	0.000	5.000	NaN
sarcsm_10b_8c_026	26	66	0	0	0	0.000	5.000	NaN
sarcsm_10b_8c_030	30	74	0	0	0	0.000	5.000	NaN
sarcsm_10b_8c_099	99	59	0	0	0	0.000	5.000	NaN
sarcsm_10b_8c_035	35	75	0	0	0	0.000	5.000	NaN
sarcsm_10b_8c_081	81	87	0	0	0	0.000	5.000	NaN
sarcsm_10b_8c_037	37	71	0	0	0	0.000	5.000	NaN
sarcsm_10b_8c_036	36	66	0	0	0	0.000	5.000	NaN
sarcsm_10b_8c_002	2	90	0	0	0	0.000	5.000	NaN
sarcsm_10b_8c_069	69	101	0	0	0	0.000	5.000	NaN
sarcsm_10b_8c_028	28	66	0	0	0	0.000	5.000	NaN
sarcsm_10b_8c_022	22	64	0	0	0	0.000	4.000	NaN
sarcsm_10b_8c_095	95	62	0	0	0	0.000	5.000	NaN
sarcsm_10b_8c_038	38	84	0	0	0	0.000	5.000	NaN
sarcsm_10b_8c_065	65	72	0	0	0	0.000	5.000	NaN
sarcsm_10b_8c_016	16	70	0	0	0	0.000	5.000	NaN
sarcsm_10b_8c_006	6	105	0	0	0	0.000	5.000	NaN
sarcsm_10b_8c_072	72	70	0	0	0	0.000	5.000	NaN
sarcsm_10b_8c_010	10	79	0	0	0	0.000	5.000	NaN
sarcsm_10b_8c_043	43	76	0	0	0	0.000	5.000	NaN
sarcsm_10b_8c_051	51	62	0	0	0	0.000	5.000	NaN
sarcsm_10b_8c_017	17	103	0	0	0	0.000	5.000	NaN
sarcsm_10b_8c_047	47	81	0	0	0	0.000	6.000	NaN
sarcsm_10b_8c_066	66	44	0	0	0	0.000	4.000	NaN
sarcsm_10b_8c_040	40	74	0	0	0	0.000	6.000	NaN
sarcsm_10b_8c_045	45	61	0	0	0	0.000	4.000	NaN
sarcsm_10b_8c_015	15	90	0	0	0	0.000	6.000	NaN
sarcsm_10b_8c_033	33	60	0	0	0	0.000	5.000	NaN
sarcsm_10b_8c_029	29	61	0	0	0	0.000	5.000	NaN
sarcsm_10b_8c_044	44	74	0	0	0	0.000	5.000	NaN
sarcsm_10b_8c_100	100	60	0	0	0	0.000	5.000	NaN
sarcsm_10b_8c_078	78	90	0	0	0	0.000	5.000	NaN
sarcsm_10b_8c_013	13	64	0	0	0	0.000	6.000	NaN
sarcsm_10b_8c_061	61	66	0	0	0	0.000	5.000	NaN
sarcsm_10b_8c_041	41	92	0	0	0	0.000	5.000	NaN
sarcsm_10b_8c_018	18	77	0	0	0	0.000	5.000	NaN
sarcsm_10b_8c_023	23	57	0	0	0	0.000	6.000	NaN
sarcsm_10b_8c_053	53	93	0	0	0	0.000	5.000	NaN
sarcsm_10b_8c_085	85	54	0	0	0	0.000	5.000	NaN
sarcsm_10b_8c_048	48	48	0	0	0	0.000	4.000	NaN
sarcsm_10b_8c_001	1	74	0	0	0	0.000	5.000	NaN
sarcsm_10b_8c_005	5	64	0	0	0	0.000	5.000	NaN
sarcsm_10b_8c_034	34	68	0	0	0	0.000	5.000	NaN
sarcsm_10b_8c_054	54	100	0	0	0	0.000	5.000	NaN
sarcsm_10b_8c_062	62	123	0	0	0	0.000	6.000	NaN
sarcsm_10b_8c_079	79	80	0	0	0	0.000	5.000	NaN
sarcsm_10b_8c_084	84	60	0	0	0	0.000	4.000	NaN
sarcsm_10b_8c_012	12	84	0	0	0	0.000	5.000	NaN

Contin

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_ns
sarcsm_10b_8c_073	73	82	0	0	0	0.000	6.000	NaN
sarcsm_10b_8c_049	49	79	0	0	0	0.000	5.000	NaN
sarcsm_10b_8c_094	94	76	0	0	0	0.000	5.000	NaN
sarcsm_10b_8c_068	68	60	0	0	0	0.000	5.000	NaN
sarcsm_10b_8c_088	88	58	0	0	0	0.000	5.000	NaN
sarcsm_10b_8c_021	21	76	0	0	0	0.000	5.000	NaN
sarcsm_10b_8c_076	76	80	0	0	0	0.000	5.000	NaN
sarcsm_10b_8c_031	31	62	0	0	0	0.000	6.000	NaN
sarcsm_10b_8c_060	60	65	0	0	0	0.000	5.000	NaN
sarcsm_10b_8c_003	3	61	0	0	0	0.000	5.000	NaN
sarcsm_10b_8c_032	32	66	0	0	0	0.000	5.000	NaN
sarcsm_10b_8c_014	14	97	0	0	0	0.000	5.000	NaN
sarcsm_10b_8c_056	56	76	0	0	0	0.000	5.000	NaN
sarcsm_10b_8c_090	90	72	0	0	0	0.000	5.000	NaN
sarcsm_10b_8c_027	27	77	0	0	0	0.000	5.000	NaN
sarcsm_10b_8c_071	71	70	0	0	0	0.000	5.000	NaN
sarcsm_10b_8c_087	87	60	0	0	0	0.000	6.000	NaN
sarcsm_10b_8c_098	98	66	0	0	0	0.000	5.000	NaN
sarcsm_10b_8c_011	11	59	0	0	0	0.000	6.000	NaN
sarcsm_10b_8c_039	39	98	0	0	0	0.000	5.000	NaN
sarcsm_10b_8c_075	75	58	0	0	0	0.000	5.000	NaN
sarcsm_10b_8c_077	77	61	0	0	0	0.000	5.000	NaN
sarcsm_10b_8c_025	25	79	0	0	0	0.000	5.000	NaN
sarcsm_10b_8c_067	67	49	0	0	0	0.000	5.000	NaN
sarcsm_10b_8c_059	59	63	0	0	0	0.000	6.000	NaN
sarcsm_10b_8c_009	9	60	0	0	0	0.000	6.000	NaN
sarcsm_10b_8c_089	89	82	0	0	0	0.000	5.000	NaN
sarcsm_10b_8c_063	63	55	0	0	0	0.000	6.000	NaN
sarcsm_10b_8c_020	20	75	0	0	0	0.000	5.000	NaN
sarcsm_10b_8c_057	57	74	0	0	0	0.000	5.000	NaN
sarcsm_10b_8c_042	42	55	0	0	0	0.000	5.000	NaN
sarcsm_10b_8c_093	93	63	0	0	0	0.000	5.000	NaN
sarcsm_10b_8c_064	64	69	0	0	0	0.000	5.000	NaN
sarcsm_10b_8c_008	8	91	0	0	0	0.000	5.000	NaN
sarcsm_10b_8c_024	24	56	0	0	0	0.000	4.000	NaN
sarcsm_10b_8c_007	7	72	0	0	0	0.000	5.000	NaN
sarcsm_10b_8c_050	50	74	0	0	0	0.000	6.000	NaN
sarcsm_10b_8c_091	91	59	0	0	0	0.000	5.000	NaN
sarcsm_10b_8c_086	86	57	0	0	0	0.000	5.000	NaN
sarcsm_10b_8c_004	4	61	0	0	0	0.000	4.000	NaN
sarcsm_10b_8c_058	58	61	0	0	0	0.000	5.000	NaN
sarcsm_10b_8c_074	74	71	0	0	0	0.000	5.000	NaN
sarcsm_10b_8c_019	19	67	0	0	0	0.000	3.000	NaN
sarcsm_10b_8c_052	52	61	0	0	0	0.000	4.000	NaN
sarcsm_10b_8c_083	83	80	0	0	0	0.000	5.000	NaN
sarcsm_10b_8c_092	92	53	0	0	0	0.000	4.000	NaN
sarcsm_10b_8c_097	97	59	0	0	0	0.000	6.000	NaN
sarcsm_10b_8c_070	70	88	0	0	0	0.000	4.000	NaN

constants=16

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_m
sarcsm_10b_16c_046	46	87	0	0	0	0.000	6.000	NaN
sarcsm_10b_16c_082	82	95	0	0	0	0.000	5.000	NaN
sarcsm_10b_16c_080	80	90	0	0	0	0.000	6.000	NaN
sarcsm_10b_16c_055	55	94	0	0	0	0.000	5.000	NaN
sarcsm_10b_16c_096	96	90	0	0	0	0.000	6.000	NaN
sarcsm_10b_16c_026	26	96	0	0	0	0.000	5.000	NaN
sarcsm_10b_16c_030	30	80	0	0	0	0.000	6.000	NaN
sarcsm_10b_16c_099	99	112	0	0	0	0.000	5.000	NaN
sarcsm_10b_16c_035	35	98	0	0	0	0.000	5.000	NaN
sarcsm_10b_16c_081	81	77	0	0	0	0.000	6.000	NaN
sarcsm_10b_16c_037	37	100	0	0	0	0.000	6.000	NaN
sarcsm_10b_16c_036	36	100	0	0	0	0.000	5.000	NaN
sarcsm_10b_16c_002	2	90	0	0	0	0.000	5.000	NaN
sarcsm_10b_16c_069	69	124	0	0	0	0.000	6.000	NaN
sarcsm_10b_16c_028	28	101	0	0	0	0.000	6.000	NaN
sarcsm_10b_16c_022	22	93	0	0	0	0.000	5.000	NaN
sarcsm_10b_16c_095	95	72	0	0	0	0.000	5.000	NaN
sarcsm_10b_16c_038	38	98	0	0	0	0.000	5.000	NaN
sarcsm_10b_16c_065	65	93	0	0	0	0.000	5.000	NaN
sarcsm_10b_16c_016	16	86	0	0	0	0.000	5.000	NaN
sarcsm_10b_16c_006	6	94	0	0	0	0.000	5.000	NaN
sarcsm_10b_16c_072	72	87	0	0	0	0.000	5.000	NaN
sarcsm_10b_16c_010	10	90	0	0	0	0.000	5.000	NaN
sarcsm_10b_16c_043	43	80	0	0	0	0.000	6.000	NaN
sarcsm_10b_16c_051	51	129	0	0	0	0.000	6.000	NaN
sarcsm_10b_16c_017	17	107	0	0	0	0.000	5.000	NaN
sarcsm_10b_16c_047	47	117	0	0	0	0.000	5.000	NaN
sarcsm_10b_16c_066	66	88	0	0	0	0.000	5.000	NaN
sarcsm_10b_16c_040	40	75	0	0	0	0.000	5.000	NaN
sarcsm_10b_16c_045	45	104	0	0	0	0.000	6.000	NaN
sarcsm_10b_16c_015	15	87	0	0	0	0.000	5.000	NaN
sarcsm_10b_16c_033	33	109	0	0	0	0.000	6.000	NaN
sarcsm_10b_16c_029	29	95	0	0	0	0.000	6.000	NaN
sarcsm_10b_16c_044	44	115	0	0	0	0.000	5.000	NaN
sarcsm_10b_16c_100	100	87	0	0	0	0.000	6.000	NaN
sarcsm_10b_16c_078	78	102	0	0	0	0.000	5.000	NaN
sarcsm_10b_16c_013	13	105	0	0	0	0.000	5.000	NaN
sarcsm_10b_16c_061	61	121	0	0	0	0.000	6.000	NaN
sarcsm_10b_16c_041	41	73	0	0	0	0.000	6.000	NaN
sarcsm_10b_16c_018	18	75	0	0	0	0.000	6.000	NaN
sarcsm_10b_16c_023	23	114	0	0	0	0.000	5.000	NaN
sarcsm_10b_16c_053	53	76	0	0	0	0.000	5.000	NaN
sarcsm_10b_16c_085	85	77	0	0	0	0.000	6.000	NaN
sarcsm_10b_16c_048	48	114	0	0	0	0.000	5.000	NaN
sarcsm_10b_16c_001	1	82	0	0	0	0.000	5.000	NaN
sarcsm_10b_16c_005	5	77	0	0	0	0.000	6.000	NaN
sarcsm_10b_16c_034	34	132	0	0	0	0.000	5.000	NaN
sarcsm_10b_16c_054	54	95	0	0	0	0.000	5.000	NaN
sarcsm_10b_16c_062	62	102	0	0	0	0.000	6.000	NaN
sarcsm_10b_16c_079	79	89	0	0	0	0.000	6.000	NaN

Cont

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_m
sarcsm_10b_16c_084	84	85	0	0	0	0.000	5.000	NaN
sarcsm_10b_16c_012	12	104	0	0	0	0.000	5.000	NaN
sarcsm_10b_16c_073	73	115	0	0	0	0.000	5.000	NaN
sarcsm_10b_16c_049	49	97	0	0	0	0.000	5.000	NaN
sarcsm_10b_16c_094	94	79	0	0	0	0.000	5.000	NaN
sarcsm_10b_16c_068	68	104	0	0	0	0.000	5.000	NaN
sarcsm_10b_16c_088	88	90	0	0	0	0.000	5.000	NaN
sarcsm_10b_16c_021	21	122	0	0	0	0.000	5.000	NaN
sarcsm_10b_16c_076	76	120	0	0	0	0.000	5.000	NaN
sarcsm_10b_16c_031	31	98	0	0	0	0.000	5.000	NaN
sarcsm_10b_16c_060	60	111	0	0	0	0.000	6.000	NaN
sarcsm_10b_16c_003	3	96	0	0	0	0.000	5.000	NaN
sarcsm_10b_16c_032	32	83	0	0	0	0.000	5.000	NaN
sarcsm_10b_16c_014	14	92	0	0	0	0.000	5.000	NaN
sarcsm_10b_16c_056	56	69	0	0	0	0.000	5.000	NaN
sarcsm_10b_16c_090	90	76	0	0	0	0.000	6.000	NaN
sarcsm_10b_16c_027	27	127	0	0	0	0.000	5.000	NaN
sarcsm_10b_16c_071	71	72	0	0	0	0.000	6.000	NaN
sarcsm_10b_16c_087	87	135	0	0	0	0.000	6.000	NaN
sarcsm_10b_16c_098	98	92	0	0	0	0.000	5.000	NaN
sarcsm_10b_16c_011	11	102	0	0	0	0.000	5.000	NaN
sarcsm_10b_16c_039	39	116	0	0	0	0.000	5.000	NaN
sarcsm_10b_16c_075	75	114	0	0	0	0.000	5.000	NaN
sarcsm_10b_16c_077	77	96	0	0	0	0.000	5.000	NaN
sarcsm_10b_16c_025	25	82	0	0	0	0.000	5.000	NaN
sarcsm_10b_16c_067	67	78	0	0	0	0.000	5.000	NaN
sarcsm_10b_16c_059	59	94	0	0	0	0.000	5.000	NaN
sarcsm_10b_16c_009	9	105	0	0	0	0.000	5.000	NaN
sarcsm_10b_16c_089	89	101	0	0	0	0.000	5.000	NaN
sarcsm_10b_16c_063	63	110	0	0	0	0.000	5.000	NaN
sarcsm_10b_16c_020	20	83	0	0	0	0.000	6.000	NaN
sarcsm_10b_16c_057	57	116	0	0	0	0.000	6.000	NaN
sarcsm_10b_16c_042	42	106	0	0	0	0.000	6.000	NaN
sarcsm_10b_16c_093	93	92	0	0	0	0.000	6.000	NaN
sarcsm_10b_16c_064	64	101	0	0	0	0.000	5.000	NaN
sarcsm_10b_16c_008	8	109	0	0	0	0.000	5.000	NaN
sarcsm_10b_16c_024	24	84	0	0	0	0.000	5.000	NaN
sarcsm_10b_16c_007	7	84	0	0	0	0.000	5.000	NaN
sarcsm_10b_16c_050	50	73	0	0	0	0.000	5.000	NaN
sarcsm_10b_16c_091	91	97	0	0	0	0.000	5.000	NaN
sarcsm_10b_16c_086	86	106	0	0	0	0.000	5.000	NaN
sarcsm_10b_16c_004	4	64	0	0	0	0.000	5.000	NaN
sarcsm_10b_16c_058	58	91	0	0	0	0.000	5.000	NaN
sarcsm_10b_16c_074	74	79	0	0	0	0.000	5.000	NaN
sarcsm_10b_16c_019	19	103	0	0	0	0.000	5.000	NaN
sarcsm_10b_16c_052	52	92	0	0	0	0.000	5.000	NaN
sarcsm_10b_16c_083	83	96	0	0	0	0.000	5.000	NaN
sarcsm_10b_16c_092	92	100	0	0	0	0.000	5.000	NaN
sarcsm_10b_16c_097	97	121	0	0	0	0.000	6.000	NaN
sarcsm_10b_16c_070	70	110	0	0	0	0.000	5.000	NaN

12-bit

constants=4

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_ns
sarcsm_12b_4c_046	46	48	0	0	0	0.000	6.000	NaN
sarcsm_12b_4c_082	82	68	0	0	0	0.000	5.000	NaN
sarcsm_12b_4c_080	80	48	0	0	0	0.000	5.000	NaN
sarcsm_12b_4c_055	55	61	0	0	0	0.000	5.000	NaN
sarcsm_12b_4c_096	96	45	0	0	0	0.000	4.000	NaN
sarcsm_12b_4c_026	26	51	0	0	0	0.000	5.000	NaN
sarcsm_12b_4c_030	30	61	0	0	0	0.000	6.000	NaN
sarcsm_12b_4c_099	99	48	0	0	0	0.000	5.000	NaN
sarcsm_12b_4c_035	35	58	0	0	0	0.000	6.000	NaN
sarcsm_12b_4c_081	81	54	0	0	0	0.000	5.000	NaN
sarcsm_12b_4c_037	37	59	0	0	0	0.000	5.000	NaN
sarcsm_12b_4c_036	36	47	0	0	0	0.000	4.000	NaN
sarcsm_12b_4c_002	2	47	0	0	0	0.000	4.000	NaN
sarcsm_12b_4c_069	69	45	0	0	0	0.000	5.000	NaN
sarcsm_12b_4c_028	28	53	0	0	0	0.000	6.000	NaN
sarcsm_12b_4c_022	22	42	0	0	0	0.000	5.000	NaN
sarcsm_12b_4c_095	95	54	0	0	0	0.000	5.000	NaN
sarcsm_12b_4c_038	38	57	0	0	0	0.000	5.000	NaN
sarcsm_12b_4c_065	65	52	0	0	0	0.000	5.000	NaN
sarcsm_12b_4c_016	16	50	0	0	0	0.000	5.000	NaN
sarcsm_12b_4c_006	6	48	0	0	0	0.000	5.000	NaN
sarcsm_12b_4c_072	72	45	0	0	0	0.000	6.000	NaN
sarcsm_12b_4c_010	10	67	0	0	0	0.000	5.000	NaN
sarcsm_12b_4c_043	43	40	0	0	0	0.000	5.000	NaN
sarcsm_12b_4c_051	51	61	0	0	0	0.000	5.000	NaN
sarcsm_12b_4c_017	17	40	0	0	0	0.000	5.000	NaN
sarcsm_12b_4c_047	47	51	0	0	0	0.000	6.000	NaN
sarcsm_12b_4c_066	66	75	0	0	0	0.000	5.000	NaN
sarcsm_12b_4c_040	40	65	0	0	0	0.000	5.000	NaN
sarcsm_12b_4c_045	45	44	0	0	0	0.000	5.000	NaN
sarcsm_12b_4c_015	15	55	0	0	0	0.000	5.000	NaN
sarcsm_12b_4c_033	33	55	0	0	0	0.000	5.000	NaN
sarcsm_12b_4c_029	29	35	0	0	0	0.000	6.000	NaN
sarcsm_12b_4c_044	44	47	0	0	0	0.000	5.000	NaN
sarcsm_12b_4c_100	100	59	0	0	0	0.000	5.000	NaN
sarcsm_12b_4c_078	78	54	0	0	0	0.000	5.000	NaN
sarcsm_12b_4c_013	13	53	0	0	0	0.000	5.000	NaN
sarcsm_12b_4c_061	61	50	0	0	0	0.000	5.000	NaN
sarcsm_12b_4c_041	41	41	0	0	0	0.000	5.000	NaN
sarcsm_12b_4c_018	18	45	0	0	0	0.000	5.000	NaN
sarcsm_12b_4c_023	23	47	0	0	0	0.000	5.000	NaN
sarcsm_12b_4c_053	53	55	0	0	0	0.000	4.000	NaN
sarcsm_12b_4c_085	85	36	0	0	0	0.000	4.000	NaN
sarcsm_12b_4c_048	48	44	0	0	0	0.000	4.000	NaN
sarcsm_12b_4c_001	1	52	0	0	0	0.000	6.000	NaN
sarcsm_12b_4c_005	5	55	0	0	0	0.000	5.000	NaN
sarcsm_12b_4c_034	34	34	0	0	0	0.000	5.000	NaN

Contin

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_ns
sarcsm_12b_4c_054	54	52	0	0	0	0.000	5.000	NaN
sarcsm_12b_4c_062	62	52	0	0	0	0.000	6.000	NaN
sarcsm_12b_4c_079	79	54	0	0	0	0.000	6.000	NaN
sarcsm_12b_4c_084	84	42	0	0	0	0.000	6.000	NaN
sarcsm_12b_4c_012	12	43	0	0	0	0.000	5.000	NaN
sarcsm_12b_4c_073	73	34	0	0	0	0.000	5.000	NaN
sarcsm_12b_4c_049	49	41	0	0	0	0.000	6.000	NaN
sarcsm_12b_4c_094	94	39	0	0	0	0.000	5.000	NaN
sarcsm_12b_4c_068	68	46	0	0	0	0.000	5.000	NaN
sarcsm_12b_4c_088	88	48	0	0	0	0.000	4.000	NaN
sarcsm_12b_4c_021	21	55	0	0	0	0.000	5.000	NaN
sarcsm_12b_4c_076	76	56	0	0	0	0.000	5.000	NaN
sarcsm_12b_4c_031	31	45	0	0	0	0.000	4.000	NaN
sarcsm_12b_4c_060	60	51	0	0	0	0.000	6.000	NaN
sarcsm_12b_4c_003	3	40	0	0	0	0.000	5.000	NaN
sarcsm_12b_4c_032	32	40	0	0	0	0.000	5.000	NaN
sarcsm_12b_4c_014	14	68	0	0	0	0.000	5.000	NaN
sarcsm_12b_4c_056	56	30	0	0	0	0.000	5.000	NaN
sarcsm_12b_4c_090	90	43	0	0	0	0.000	5.000	NaN
sarcsm_12b_4c_027	27	118	0	0	0	0.000	6.000	NaN
sarcsm_12b_4c_071	71	48	0	0	0	0.000	5.000	NaN
sarcsm_12b_4c_087	87	39	0	0	0	0.000	5.000	NaN
sarcsm_12b_4c_098	98	48	0	0	0	0.000	5.000	NaN
sarcsm_12b_4c_011	11	44	0	0	0	0.000	6.000	NaN
sarcsm_12b_4c_039	39	46	0	0	0	0.000	5.000	NaN
sarcsm_12b_4c_075	75	99	0	0	0	0.000	5.000	NaN
sarcsm_12b_4c_077	77	49	0	0	0	0.000	5.000	NaN
sarcsm_12b_4c_025	25	72	0	0	0	0.000	5.000	NaN
sarcsm_12b_4c_067	67	61	0	0	0	0.000	4.000	NaN
sarcsm_12b_4c_059	59	54	0	0	0	0.000	6.000	NaN
sarcsm_12b_4c_009	9	46	0	0	0	0.000	5.000	NaN
sarcsm_12b_4c_089	89	55	0	0	0	0.000	6.000	NaN
sarcsm_12b_4c_063	63	42	0	0	0	0.000	5.000	NaN
sarcsm_12b_4c_020	20	63	0	0	0	0.000	5.000	NaN
sarcsm_12b_4c_057	57	42	0	0	0	0.000	4.000	NaN
sarcsm_12b_4c_042	42	59	0	0	0	0.000	5.000	NaN
sarcsm_12b_4c_093	93	43	0	0	0	0.000	6.000	NaN
sarcsm_12b_4c_064	64	53	0	0	0	0.000	5.000	NaN
sarcsm_12b_4c_008	8	39	0	0	0	0.000	4.000	NaN
sarcsm_12b_4c_024	24	49	0	0	0	0.000	5.000	NaN
sarcsm_12b_4c_007	7	42	0	0	0	0.000	4.000	NaN
sarcsm_12b_4c_050	50	44	0	0	0	0.000	6.000	NaN
sarcsm_12b_4c_091	91	46	0	0	0	0.000	5.000	NaN
sarcsm_12b_4c_086	86	44	0	0	0	0.000	5.000	NaN
sarcsm_12b_4c_004	4	48	0	0	0	0.000	6.000	NaN
sarcsm_12b_4c_058	58	48	0	0	0	0.000	5.000	NaN
sarcsm_12b_4c_074	74	46	0	0	0	0.000	6.000	NaN
sarcsm_12b_4c_019	19	65	0	0	0	0.000	6.000	NaN
sarcsm_12b_4c_052	52	62	0	0	0	0.000	6.000	NaN
sarcsm_12b_4c_083	83	86	0	0	0	0.000	6.000	NaN

Contin

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_ns
sarcsm_12b_4c_092	92	69	0	0	0	0.000	4.000	NaN
sarcsm_12b_4c_097	97	41	0	0	0	0.000	6.000	NaN
sarcsm_12b_4c_070	70	64	0	0	0	0.000	4.000	NaN

constants=8

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_ns
sarcsm_12b_8c_046	46	94	0	0	0	0.000	6.000	NaN
sarcsm_12b_8c_082	82	76	0	0	0	0.000	5.000	NaN
sarcsm_12b_8c_080	80	87	0	0	0	0.000	5.000	NaN
sarcsm_12b_8c_055	55	94	0	0	0	0.000	5.000	NaN
sarcsm_12b_8c_096	96	96	0	0	0	0.000	5.000	NaN
sarcsm_12b_8c_026	26	85	0	0	0	0.000	6.000	NaN
sarcsm_12b_8c_030	30	103	0	0	0	0.000	6.000	NaN
sarcsm_12b_8c_099	99	75	0	0	0	0.000	5.000	NaN
sarcsm_12b_8c_035	35	94	0	0	0	0.000	5.000	NaN
sarcsm_12b_8c_081	81	95	0	0	0	0.000	6.000	NaN
sarcsm_12b_8c_037	37	77	0	0	0	0.000	6.000	NaN
sarcsm_12b_8c_036	36	83	0	0	0	0.000	5.000	NaN
sarcsm_12b_8c_002	2	66	0	0	0	0.000	6.000	NaN
sarcsm_12b_8c_069	69	86	0	0	0	0.000	5.000	NaN
sarcsm_12b_8c_028	28	82	0	0	0	0.000	5.000	NaN
sarcsm_12b_8c_022	22	89	0	0	0	0.000	6.000	NaN
sarcsm_12b_8c_095	95	70	0	0	0	0.000	6.000	NaN
sarcsm_12b_8c_038	38	67	0	0	0	0.000	5.000	NaN
sarcsm_12b_8c_065	65	57	0	0	0	0.000	6.000	NaN
sarcsm_12b_8c_016	16	87	0	0	0	0.000	5.000	NaN
sarcsm_12b_8c_006	6	92	0	0	0	0.000	6.000	NaN
sarcsm_12b_8c_072	72	72	0	0	0	0.000	5.000	NaN
sarcsm_12b_8c_010	10	86	0	0	0	0.000	6.000	NaN
sarcsm_12b_8c_043	43	67	0	0	0	0.000	6.000	NaN
sarcsm_12b_8c_051	51	62	0	0	0	0.000	6.000	NaN
sarcsm_12b_8c_017	17	108	0	0	0	0.000	6.000	NaN
sarcsm_12b_8c_047	47	88	0	0	0	0.000	6.000	NaN
sarcsm_12b_8c_066	66	102	0	0	0	0.000	5.000	NaN
sarcsm_12b_8c_040	40	84	0	0	0	0.000	6.000	NaN
sarcsm_12b_8c_045	45	87	0	0	0	0.000	5.000	NaN
sarcsm_12b_8c_015	15	71	0	0	0	0.000	6.000	NaN
sarcsm_12b_8c_033	33	71	0	0	0	0.000	6.000	NaN
sarcsm_12b_8c_029	29	105	0	0	0	0.000	5.000	NaN
sarcsm_12b_8c_044	44	70	0	0	0	0.000	6.000	NaN
sarcsm_12b_8c_100	100	71	0	0	0	0.000	5.000	NaN
sarcsm_12b_8c_078	78	82	0	0	0	0.000	5.000	NaN
sarcsm_12b_8c_013	13	65	0	0	0	0.000	5.000	NaN
sarcsm_12b_8c_061	61	69	0	0	0	0.000	6.000	NaN
sarcsm_12b_8c_041	41	85	0	0	0	0.000	5.000	NaN
sarcsm_12b_8c_018	18	61	0	0	0	0.000	6.000	NaN
sarcsm_12b_8c_023	23	87	0	0	0	0.000	6.000	NaN
sarcsm_12b_8c_053	53	98	0	0	0	0.000	5.000	NaN

Contin

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_ns
sarcsm_12b_8c_085	85	80	0	0	0	0.000	5.000	NaN
sarcsm_12b_8c_048	48	82	0	0	0	0.000	5.000	NaN
sarcsm_12b_8c_001	1	110	0	0	0	0.000	5.000	NaN
sarcsm_12b_8c_005	5	91	0	0	0	0.000	6.000	NaN
sarcsm_12b_8c_034	34	74	0	0	0	0.000	6.000	NaN
sarcsm_12b_8c_054	54	82	0	0	0	0.000	6.000	NaN
sarcsm_12b_8c_062	62	104	0	0	0	0.000	6.000	NaN
sarcsm_12b_8c_079	79	66	0	0	0	0.000	5.000	NaN
sarcsm_12b_8c_084	84	80	0	0	0	0.000	5.000	NaN
sarcsm_12b_8c_012	12	95	0	0	0	0.000	5.000	NaN
sarcsm_12b_8c_073	73	71	0	0	0	0.000	6.000	NaN
sarcsm_12b_8c_049	49	59	0	0	0	0.000	5.000	NaN
sarcsm_12b_8c_094	94	73	0	0	0	0.000	5.000	NaN
sarcsm_12b_8c_068	68	88	0	0	0	0.000	5.000	NaN
sarcsm_12b_8c_088	88	71	0	0	0	0.000	5.000	NaN
sarcsm_12b_8c_021	21	72	0	0	0	0.000	5.000	NaN
sarcsm_12b_8c_076	76	171	0	0	0	0.000	6.000	NaN
sarcsm_12b_8c_031	31	59	0	0	0	0.000	4.000	NaN
sarcsm_12b_8c_060	60	66	0	0	0	0.000	6.000	NaN
sarcsm_12b_8c_003	3	115	0	0	0	0.000	6.000	NaN
sarcsm_12b_8c_032	32	87	0	0	0	0.000	6.000	NaN
sarcsm_12b_8c_014	14	84	0	0	0	0.000	5.000	NaN
sarcsm_12b_8c_056	56	85	0	0	0	0.000	6.000	NaN
sarcsm_12b_8c_090	90	66	0	0	0	0.000	5.000	NaN
sarcsm_12b_8c_027	27	72	0	0	0	0.000	5.000	NaN
sarcsm_12b_8c_071	71	84	0	0	0	0.000	5.000	NaN
sarcsm_12b_8c_087	87	101	0	0	0	0.000	6.000	NaN
sarcsm_12b_8c_098	98	76	0	0	0	0.000	5.000	NaN
sarcsm_12b_8c_011	11	81	0	0	0	0.000	6.000	NaN
sarcsm_12b_8c_039	39	90	0	0	0	0.000	5.000	NaN
sarcsm_12b_8c_075	75	97	0	0	0	0.000	6.000	NaN
sarcsm_12b_8c_077	77	79	0	0	0	0.000	5.000	NaN
sarcsm_12b_8c_025	25	60	0	0	0	0.000	6.000	NaN
sarcsm_12b_8c_067	67	83	0	0	0	0.000	5.000	NaN
sarcsm_12b_8c_059	59	133	0	0	0	0.000	6.000	NaN
sarcsm_12b_8c_009	9	104	0	0	0	0.000	6.000	NaN
sarcsm_12b_8c_089	89	70	0	0	0	0.000	6.000	NaN
sarcsm_12b_8c_063	63	76	0	0	0	0.000	6.000	NaN
sarcsm_12b_8c_020	20	82	0	0	0	0.000	5.000	NaN
sarcsm_12b_8c_057	57	91	0	0	0	0.000	5.000	NaN
sarcsm_12b_8c_042	42	80	0	0	0	0.000	6.000	NaN
sarcsm_12b_8c_093	93	121	0	0	0	0.000	6.000	NaN
sarcsm_12b_8c_064	64	77	0	0	0	0.000	6.000	NaN
sarcsm_12b_8c_008	8	85	0	0	0	0.000	6.000	NaN
sarcsm_12b_8c_024	24	66	0	0	0	0.000	5.000	NaN
sarcsm_12b_8c_007	7	85	0	0	0	0.000	6.000	NaN
sarcsm_12b_8c_050	50	71	0	0	0	0.000	6.000	NaN
sarcsm_12b_8c_091	91	66	0	0	0	0.000	5.000	NaN
sarcsm_12b_8c_086	86	68	0	0	0	0.000	5.000	NaN
sarcsm_12b_8c_004	4	97	0	0	0	0.000	6.000	NaN

Contin

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_ns
sarcsm_12b_8c_058	58	72	0	0	0	0.000	6.000	NaN
sarcsm_12b_8c_074	74	94	0	0	0	0.000	5.000	NaN
sarcsm_12b_8c_019	19	96	0	0	0	0.000	5.000	NaN
sarcsm_12b_8c_052	52	61	0	0	0	0.000	5.000	NaN
sarcsm_12b_8c_083	83	83	0	0	0	0.000	6.000	NaN
sarcsm_12b_8c_092	92	93	0	0	0	0.000	5.000	NaN
sarcsm_12b_8c_097	97	106	0	0	0	0.000	6.000	NaN
sarcsm_12b_8c_070	70	62	0	0	0	0.000	5.000	NaN

constants=16

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_m
sarcsm_12b_16c_046	46	90	0	0	0	0.000	6.000	NaN
sarcsm_12b_16c_082	82	128	0	0	0	0.000	5.000	NaN
sarcsm_12b_16c_080	80	98	0	0	0	0.000	5.000	NaN
sarcsm_12b_16c_055	55	126	0	0	0	0.000	5.000	NaN
sarcsm_12b_16c_096	96	108	0	0	0	0.000	6.000	NaN
sarcsm_12b_16c_026	26	111	0	0	0	0.000	5.000	NaN
sarcsm_12b_16c_030	30	120	0	0	0	0.000	5.000	NaN
sarcsm_12b_16c_099	99	112	0	0	0	0.000	6.000	NaN
sarcsm_12b_16c_035	35	103	0	0	0	0.000	6.000	NaN
sarcsm_12b_16c_081	81	102	0	0	0	0.000	6.000	NaN
sarcsm_12b_16c_037	37	139	0	0	0	0.000	5.000	NaN
sarcsm_12b_16c_036	36	134	0	0	0	0.000	6.000	NaN
sarcsm_12b_16c_002	2	177	0	0	0	0.000	6.000	NaN
sarcsm_12b_16c_069	69	117	0	0	0	0.000	6.000	NaN
sarcsm_12b_16c_028	28	106	0	0	0	0.000	6.000	NaN
sarcsm_12b_16c_022	22	113	0	0	0	0.000	5.000	NaN
sarcsm_12b_16c_095	95	113	0	0	0	0.000	6.000	NaN
sarcsm_12b_16c_038	38	114	0	0	0	0.000	5.000	NaN
sarcsm_12b_16c_065	65	126	0	0	0	0.000	6.000	NaN
sarcsm_12b_16c_016	16	112	0	0	0	0.000	6.000	NaN
sarcsm_12b_16c_006	6	158	0	0	0	0.000	6.000	NaN
sarcsm_12b_16c_072	72	112	0	0	0	0.000	6.000	NaN
sarcsm_12b_16c_010	10	128	0	0	0	0.000	6.000	NaN
sarcsm_12b_16c_043	43	124	0	0	0	0.000	6.000	NaN
sarcsm_12b_16c_051	51	105	0	0	0	0.000	5.000	NaN
sarcsm_12b_16c_017	17	106	0	0	0	0.000	6.000	NaN
sarcsm_12b_16c_047	47	114	0	0	0	0.000	6.000	NaN
sarcsm_12b_16c_066	66	116	0	0	0	0.000	5.000	NaN
sarcsm_12b_16c_040	40	109	0	0	0	0.000	5.000	NaN
sarcsm_12b_16c_045	45	103	0	0	0	0.000	6.000	NaN
sarcsm_12b_16c_015	15	113	0	0	0	0.000	6.000	NaN
sarcsm_12b_16c_033	33	118	0	0	0	0.000	5.000	NaN
sarcsm_12b_16c_029	29	111	0	0	0	0.000	5.000	NaN
sarcsm_12b_16c_044	44	95	0	0	0	0.000	5.000	NaN
sarcsm_12b_16c_100	100	115	0	0	0	0.000	6.000	NaN
sarcsm_12b_16c_078	78	115	0	0	0	0.000	5.000	NaN
sarcsm_12b_16c_013	13	96	0	0	0	0.000	5.000	NaN

Cont

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack_m
sarcsm_12b_16c_061	61	116	0	0	0	0.000	6.000	NaN
sarcsm_12b_16c_041	41	129	0	0	0	0.000	5.000	NaN
sarcsm_12b_16c_018	18	112	0	0	0	0.000	6.000	NaN
sarcsm_12b_16c_023	23	127	0	0	0	0.000	6.000	NaN
sarcsm_12b_16c_053	53	106	0	0	0	0.000	6.000	NaN
sarcsm_12b_16c_085	85	98	0	0	0	0.000	6.000	NaN
sarcsm_12b_16c_048	48	100	0	0	0	0.000	6.000	NaN
sarcsm_12b_16c_001	1	124	0	0	0	0.000	6.000	NaN
sarcsm_12b_16c_005	5	114	0	0	0	0.000	6.000	NaN
sarcsm_12b_16c_034	34	113	0	0	0	0.000	5.000	NaN
sarcsm_12b_16c_054	54	116	0	0	0	0.000	6.000	NaN
sarcsm_12b_16c_062	62	121	0	0	0	0.000	6.000	NaN
sarcsm_12b_16c_079	79	108	0	0	0	0.000	6.000	NaN
sarcsm_12b_16c_084	84	106	0	0	0	0.000	5.000	NaN
sarcsm_12b_16c_012	12	108	0	0	0	0.000	6.000	NaN
sarcsm_12b_16c_073	73	127	0	0	0	0.000	5.000	NaN
sarcsm_12b_16c_049	49	116	0	0	0	0.000	6.000	NaN
sarcsm_12b_16c_094	94	142	0	0	0	0.000	6.000	NaN
sarcsm_12b_16c_068	68	101	0	0	0	0.000	6.000	NaN
sarcsm_12b_16c_088	88	112	0	0	0	0.000	5.000	NaN
sarcsm_12b_16c_021	21	150	0	0	0	0.000	6.000	NaN
sarcsm_12b_16c_076	76	104	0	0	0	0.000	6.000	NaN
sarcsm_12b_16c_031	31	87	0	0	0	0.000	6.000	NaN
sarcsm_12b_16c_060	60	120	0	0	0	0.000	6.000	NaN
sarcsm_12b_16c_003	3	99	0	0	0	0.000	6.000	NaN
sarcsm_12b_16c_032	32	117	0	0	0	0.000	6.000	NaN
sarcsm_12b_16c_014	14	120	0	0	0	0.000	6.000	NaN
sarcsm_12b_16c_056	56	115	0	0	0	0.000	6.000	NaN
sarcsm_12b_16c_090	90	100	0	0	0	0.000	5.000	NaN
sarcsm_12b_16c_027	27	127	0	0	0	0.000	5.000	NaN
sarcsm_12b_16c_071	71	103	0	0	0	0.000	6.000	NaN
sarcsm_12b_16c_087	87	92	0	0	0	0.000	5.000	NaN
sarcsm_12b_16c_098	98	148	0	0	0	0.000	5.000	NaN
sarcsm_12b_16c_011	11	139	0	0	0	0.000	6.000	NaN
sarcsm_12b_16c_039	39	124	0	0	0	0.000	6.000	NaN
sarcsm_12b_16c_075	75	130	0	0	0	0.000	6.000	NaN
sarcsm_12b_16c_077	77	125	0	0	0	0.000	6.000	NaN
sarcsm_12b_16c_025	25	108	0	0	0	0.000	6.000	NaN
sarcsm_12b_16c_067	67	116	0	0	0	0.000	6.000	NaN
sarcsm_12b_16c_059	59	112	0	0	0	0.000	6.000	NaN
sarcsm_12b_16c_009	9	156	0	0	0	0.000	6.000	NaN
sarcsm_12b_16c_089	89	106	0	0	0	0.000	6.000	NaN
sarcsm_12b_16c_063	63	85	0	0	0	0.000	6.000	NaN
sarcsm_12b_16c_020	20	102	0	0	0	0.000	5.000	NaN
sarcsm_12b_16c_057	57	129	0	0	0	0.000	5.000	NaN
sarcsm_12b_16c_042	42	98	0	0	0	0.000	5.000	NaN
sarcsm_12b_16c_093	93	100	0	0	0	0.000	6.000	NaN
sarcsm_12b_16c_064	64	105	0	0	0	0.000	5.000	NaN
sarcsm_12b_16c_008	8	92	0	0	0	0.000	6.000	NaN
sarcsm_12b_16c_024	24	97	0	0	0	0.000	6.000	NaN

Cont

design	bench_case_id	fpga_lut	fpga_ff	fpga_dsp	fpga_bram	fpga_carry4	fpga_carry8	fpga_slack.m
sarcsn_12b_16c_007	7	119	0	0	0	0.000	6.000	NaN
sarcsn_12b_16c_050	50	94	0	0	0	0.000	5.000	NaN
sarcsn_12b_16c_091	91	135	0	0	0	0.000	6.000	NaN
sarcsn_12b_16c_086	86	120	0	0	0	0.000	6.000	NaN
sarcsn_12b_16c_004	4	113	0	0	0	0.000	5.000	NaN
sarcsn_12b_16c_058	58	121	0	0	0	0.000	5.000	NaN
sarcsn_12b_16c_074	74	130	0	0	0	0.000	5.000	NaN
sarcsn_12b_16c_019	19	148	0	0	0	0.000	6.000	NaN
sarcsn_12b_16c_052	52	141	0	0	0	0.000	6.000	NaN
sarcsn_12b_16c_083	83	74	0	0	0	0.000	6.000	NaN
sarcsn_12b_16c_092	92	84	0	0	0	0.000	5.000	NaN
sarcsn_12b_16c_097	97	105	0	0	0	0.000	6.000	NaN
sarcsn_12b_16c_070	70	96	0	0	0	0.000	6.000	NaN