UNIVERSIDAD DE SAN CARLOS DE GUATEMALA FACULTAD DE INGENIERÍA ORGANIZACIÓN COMPUTACIONAL



# Practica 1

Integrantes: Carné:

Byron Manuel Hernández López 201904522
Isamir Alessandro Armas Cano 201901403
Daniel Estuardo Salvatierra Macajola 202202768
Carlos Daniel Catalan Catalan 201520557
Pablo Isai Cutzal Mazariegos 202209622

## Introducción

La presente práctica tiene como objetivo diseñar e implementar un circuito combinacional capaz de controlar un display de 7 segmentos para la visualización de caracteres alfanuméricos. Este proyecto responde a la necesidad de la Municipalidad de Guatemala de actualizar sus semáforos.

Para lograr este objetivo, se aplicaron conocimientos de lógica combinacional y se emplearon compuertas transistorizadas junto con compuertas lógicos para la implementación del sistema. Un punto clave en el desarrollo del circuito fue la optimización de las funciones lógicas mediante el uso de Mapas de Karnaugh, los cuales permitieron minimizar expresiones booleanas, reduciendo así la complejidad y mejorando la eficiencia del circuito.

La práctica se desarrollará mediante la construcción física de los circuitos en una placa de cobre y una protoboard, asegurando un diseño funcional y eficiente.

# **Objetivos**

#### General:

 Fortalecer en los estudiantes su comprensión sobre el diseño y análisis de circuitos digitales.

## Específicos:

- → Optimizar funciones lógicas mediante el uso de Mapas de Karnaugh.
- → Diseñar y construir un circuito el cual sea capaz de darle solución al problema presente.
- → Reforzar los conocimientos obtenidos en clase mediante el análisis y diseño de dicho circuito.

#### Contenido

#### a. Funciones booleanas

Las funciones booleanas son expresiones matemáticas basadas en el álgebra de Boole, que emplean variables binarias (0 y 1) y operadores lógicos como AND ( $\land$ ), OR ( $\lor$ ) y NOT ( $\neg$ ). Estas funciones permiten modelar el comportamiento de circuitos digitales, donde las señales pueden estar en un estado alto (1) o bajo (0).

En el diseño de circuitos lógicos, las funciones booleanas definen cómo se deben combinar las entradas para producir una salida deseada. Por ejemplo, en un display de 7 segmentos, cada segmento se enciende o apaga según combinaciones específicas de las entradas, que representan un número en binario.

Las funciones booleanas pueden expresarse en diferentes formas:

- Forma canónica de suma de productos (SOP): Expresión en términos de minitérminos (AND de variables).
- Forma canónica de producto de sumas (POS): Expresión en términos de maxitérminos (OR de variables).
- Forma simplificada: Una versión optimizada de la función, obtenida mediante métodos como los mapas de Karnaugh o álgebra booleana.

Para nuestro circuito, las funciones de cada segmento fueron obtenidas a partir de los mapas de Karnaugh, resultando en las siguientes expresiones:

Segmento a: 
$$F_a = z\bar{x} + z\bar{y} + \bar{y}\bar{x}$$

Segmento b: 
$$F_b = \bar{y}x + zx + y\bar{x}$$

Segmento c: 
$$F_c = \bar{z}\bar{y} + zy\bar{x}$$

Segmento d: 
$$F_d = \bar{y}\bar{x} + z\bar{y} + z\bar{x}$$

Segmento e: 
$$F_e = y + z\bar{x}$$

Segmento f: 
$$F_f = \bar{y}\bar{x} + z\bar{y} + \bar{z}yx$$

Segmento g: 
$$F_g = \bar{y}\bar{x} + z\bar{x} + \bar{z}yx$$

Segmento punto: 
$$F_p = \bar{z}\bar{y}$$

Cada función representa la activación de un segmento en función de las variables de entrada, que corresponden a los bits del número mostrado en el display.

#### b. mapas de Karnaught

Los mapas de Karnaugh (K-maps) son herramientas gráficas utilizadas para simplificar expresiones booleanas y minimizar el número de compuertas lógicas en un circuito. Se organizan en una tabla donde cada celda representa un valor de salida de la función booleana para una combinación específica de entradas.

El proceso para simplificar una función con mapas de Karnaugh es:

- 1. Construir la tabla con las combinaciones de entradas y sus respectivas salidas.
- 2. Colocar los valores de la función en el mapa de Karnaugh.
- 3. **Agrupar los unos (1s)** en conjuntos de 1, 2, 4, 8, etc., siguiendo la regla de que deben ser potencias de dos y formar áreas contiguas.
- 4. **Derivar la expresión simplificada** observando qué variables permanecen constantes en cada agrupación.

Al reducir una función booleana con mapas de Karnaugh, se disminuye la cantidad de compuertas lógicas necesarias en el circuito, lo que lo hace más eficiente y económico.

#### c. diagramas de diseño del circuito

Los diagramas de circuitos son representaciones gráficas que muestran la disposición y conexión de los componentes electrónicos en un diseño. Se utilizan para visualizar y analizar el funcionamiento de un circuito antes de su implementación física.

Existen distintos tipos de diagramas utilizados en el diseño de circuitos digitales:


- Diagramas esquemáticos: Representan los componentes mediante símbolos estandarizados, como compuertas lógicas, resistencias y transistores.
- **Diagramas de conexión**: Muestran cómo se interconectan los componentes en una placa o protoboard.
- **Diagramas de bloques**: Ilustran de manera general cómo se organizan las distintas partes del sistema sin detallar las conexiones internas.


El uso de herramientas como **Proteus** facilita la simulación y verificación del funcionamiento del circuito antes de construirlo físicamente, permitiendo detectar y corregir errores en el diseño.

#### d. Equipo utilizado

- 1. Protoboard
- 2. compuertas lógicas
- 3. Transistores
- 4. Resistencias
- 5. Puentes, (UTP).
- 6. Display
- 7. Borneras

- 8. Bateria de 5V
- 9. Broca 1\32
- 10. Placa de cobre
- e. Presupuesto (Utilizado para la parte física)





#### Gastos totales.

Q159 en todos los componentes que se usaron para crear el circuito.

Q 41 en gastos complementarios.

Un total de gastos de Q200.00


#### Conclusión

La práctica de simulación de un visualizador de 7 segmentos permitió aplicar los conocimientos adquiridos sobre lógica combinacional, diseño de circuitos y el uso de compuertas lógicas. A lo largo del desarrollo, se implementaron circuitos utilizando tanto compuertas transistorizadas como lógica TTL, lo que reforzó la comprensión de estos conceptos y su aplicación en sistemas digitales.

El diseño del semáforo y su versión en espejo representó un desafío que requirió la optimización de funciones lógicas mediante mapas de Karnaugh, así como la correcta integración de los componentes electrónicos para garantizar el funcionamiento del circuito. Además, la simulación en Proteus permitió verificar el comportamiento del diseño antes de su implementación física, asegurando su correcta operatividad.

En términos generales, esta práctica sirvió para consolidar habilidades en el diseño y análisis de circuitos digitales, además de fomentar el trabajo en equipo y la documentación estructurada de proyectos de electrónica digital. El conocimiento adquirido en esta experiencia será clave para abordar futuros desarrollos en el área de sistemas digitales y automatización.

## Anexos.



Fuente: Elaboración propia.