미래에너지특론


3. pn접합 (pn junction)

한국기술교육대학교

에너지신소재화학공학부


나 윤 채


<u>반도체란 무엇일까? 반도체의 기본원리와 8대 공정 - YouTube</u>




- pn접합 형성 과정
- n형 반도체에 전자가 과잉, p형 반도체에 정공이 과잉 상태로 존재
- n형 반도체와 p형 반도체의 접합이 이루어지면 정공과 전자가 농도 구배에 의해 이동하여 서로 만남.
- 만난 전자와 정공은 재결합하여 사라짐.
- 전자와 정공은 전하를 띠고 있으므로 사라진 만큼 도펀트이온이 드러나 접합면 주변에 전하층이 형성.
 - → 공간 전하층 (space charge layer) 또는 공핍층 (depletion layer): 내부 전기장 형성
- 전자와 정공의 확산 성분과 전기장이 균형을 이루게 됨.
- 열적 평형상태 (thermal equilibrium)에 도달함.

- 공간전하층 (space charge layer)의 형성
 - p형 반도체 내에는 음으로 대전된 억셉터 이온이 남는다.
 - n형 반도체 내에는 양으로 대전된 도너 이온이 남는다.
 - n영역에서 p영역으로 전기장이 생성 → 공간전하층 (또는 공간전하영역)
 - 전기장에 의해서 모든 전자와 정공은 공간전하층 밖으로 밀려나게 된다. → 공핍층 (공핍영역)






1) p와 n 재료가 상호 분리되어 있을 때 캐리어들은 가상 경계 내에서 임의로 확산한다.




2) 두 재료들을 접합시키면 캐리어들이 다른 영역으로 건너간다. 그러나 뒤에 남게 되는 고정된 이온 코어가 전기장을 형성한다,

내부 전기장 (built-in potential): V_{bi}




3) 전기장 때문에 정공들은 p-형 재료에, 전자들은 n-형 재료에 유지된다. 그러나 열평형에서도 약간의 캐리어들은 결핍영역을 건널 수 있는 충분한 에너지를 갖는다.


● pn접합에서의 에너지 밴드 구조




출처: Montana State University



- ❖ 가정 (Assumptions)
- 1. 공핍 근사 (depletion approximation): 전기장은 특정 영역에 한정한다.
- 2. 공핍 영역에서는 자유 캐리어가 없다.
- 3. 변화가 급격한 도핑 프로파일을 가정한다. (N_A, N_D가 일정)
- 4. 모든 dopant는 이온화 되었다. $N_A^+=N_A$, $N_D^+=N_D$)
- 5. 1차원의 소자



결핍근사에 따라 전기장이 있는 영역과 없는 영역을 보여주는 개략도. 뒤에 설명한, 식약 유도에서는, 좌표 체계를 바꾸어서, 출발점(origin)이 결핍영역의 끝단에 있고, QNR 쪽으로 진행한다.



• 프아송 방정식 (Poisson's Equation)

1차원:
$$\frac{dE}{dx} = \frac{\rho}{\varepsilon}$$

$$\rho = \begin{bmatrix} -qN_A & for - x_p \le x \le 0 \\ qN_D & for \ 0 \le x \le x_n \\ 0 & for \ x \le -x_p \ and \ x \ge x_n \end{bmatrix}$$

$$\therefore E = \begin{bmatrix} \int -\frac{qN_A}{\mathcal{E}} dx = -\frac{qN_A}{\mathcal{E}} x + C_1 & for -x_p \le x \le 0 \\ \int \frac{qN_D}{\mathcal{E}} dx = \frac{qN_D}{\mathcal{E}} x + C_2 & for \ 0 \le x \le x_n \end{bmatrix}$$


공핍 근사 (공핍 영역의 경계면에서는 전기장이 0)에 의해서,

$$E(x = -x_p) = 0 \implies C_1 = -\frac{qN_A}{\varepsilon} x_p$$

$$E(x = x_n) = 0 \implies C_2 = -\frac{qN_D}{\varepsilon} x_n$$

$$E(x = x_n) = 0 \implies C_2 = -\frac{qN_D}{\varepsilon}x_n$$

$$E(x=0^{-})=E(x=0^{+})$$
 이어야 하므로, $N_{A}x_{p}=N_{D}x_{p}$



공핍 영역에서의 전압은,

$$V(x) = \begin{bmatrix} \int -E(x)dx = \int \frac{qN_A}{\varepsilon}(x+x_p)dx = \frac{qN_A}{\varepsilon} \left(\frac{x}{2} + x_p\right)x + C_3 & for - x_p \le x \le 0 \\ \int -E(x)dx = \int \frac{qN_D}{\varepsilon}(x_n - x)dx = \frac{qN_D}{\varepsilon} \left(x_n - \frac{x}{2}\right)x + C_4 & for \ 0 \le x \le x_n \end{bmatrix}$$

$$x = x_p$$
 에서 $V(x) = 0$ 으로 놓으면, $C_3 = \frac{qN_A}{2\varepsilon}x_p^2$

$$\therefore V(x) = \frac{qN_A}{2\varepsilon}(x + x_p)^2 \quad for - x_p \le x \le 0$$


n형 쪽과 p형 쪽에서의 퍼텐셜이 계면에서 같으므로,

$$V_p(x=0) = \frac{qN_A}{2\varepsilon} x_p^2 = V_n(x=0) = \frac{qN_D}{2\varepsilon} \left(x_n - \frac{x}{2}\right) x + C_4$$

$$\therefore C_4 = \frac{qN_A}{2\varepsilon} x_p^2$$

전체적으로,

$$\therefore V(x) = \begin{cases} \frac{qN_A}{2\varepsilon} (x + x_p)^2 & for - x_p \le x \le 0\\ \frac{qN_D}{2\varepsilon} \left(x_n - \frac{x}{2} \right) x + \frac{qN_A}{2\varepsilon} x_p^2 & for \ 0 \le x \le x_n \end{cases}$$



$$x = x_n$$
 이고, 이 때 전압은

$$V_{bi} = \frac{q}{2\varepsilon} (N_D x_n^2 + N_A x_p^2)$$


$$N_D x_n = N_A x_p \quad \text{old},$$

$$x_n = \left[\frac{2\varepsilon V_{bi}}{q} \frac{N_A}{N_D(N_A + N_D)}\right]^{\frac{1}{2}}, \quad x_n = \left[\frac{2\varepsilon V_{bi}}{q} \frac{N_D}{N_A(N_A + N_D)}\right]^{\frac{1}{2}},$$

공핍 영역의 전체 폭은


$$W = x_p + x_n = \left[\frac{2\varepsilon}{q} V_{bi} \left(\frac{1}{N_A} + \frac{1}{N_D} \right) \right]^{\frac{1}{2}}$$

● 평형 상태: 빛 또는 인가전압 등의 외부 입력이 없는 경우 전류는 서로 상쇄되어 순 전류는 0



출처: Montana State University


• 순방향 바이어스 (forward bias)



Reduces Potential Barrier Allows Large Diffusion Current


출처: Montana State University

- 순방향 바이어스 (forward bias)
 - p형 으로 정공, n형 으로 전자 주입
 - → 전자, 정공의 확산
 - 순방향 바이어스: Va
 - 내부전위장벽 감소 (V_{bi}-V_a)
 - 전위장벽이 낮아지기 때문에 전자, 정공의 흐름이 쉬워진다.
 - 공핍층 두께 감소



pn접합의 바이어스


• 역방향 바이어스 (Reverse bias)




Increases Potential Barrier Very Little Diffusion Current

출처: Montana State University

- 역방향 바이어스 (reverse bias)
 - p형 으로 전자, n형 으로 정공 주입
 - → 전자, 정공의 재결합
 - 역방향 바이어스: V_R
 - 내부전위장벽 증가 (V_{bi}+V_R)
 - 전위장벽이 높아지기 때문에 전자, 정공의 흐름이 더욱 어려워진다. 공핍층 두께 증가







pn접합의 바이어스

- 순방향 바이어스 (forward bias)
 - 접합에서의 전기장이 감소되도록 가해지는 외부전압
 - p형 물질에 양극, n형 물질에 음극이 가해지는 전압
 - 공핍영역의 저항이 크므로 바이어스의 대부분은 그 지역에 걸림.
 - 공핍영역의 순 전기장은 내부전기장과 외부 전압에 의한 전기장의 합
 - 내부 전기장에 의해 억제되던 확산이 증가하여 확산 전류 증가
 - 드리프트 전류는 거의 변화가 없음.
- 역방향 바이어스
 - 내부 전기장 증가
 - 확산전류 감소, 표동전류는 거의 변화 없음.
 - 전류가 거의 흐르지 않음


pn접합의 바이어스



I-V 특성




빛에 의한 비평형




EHP are generated throughout the device breaking the equilibrium causing current flow

출처: Montana State University


태양전지의 I-V 특성





■ 금속-n형 반도체

(1)
$$\Phi_{M} > \Phi_{S}$$





(금속의 전자가 반도체로 이동할 때 느끼는 전위 장벽)


V_{bi}: Built-in potential

(전도대의 전자가 금속 쪽으로 이동할 때의 전위장벽)


- 순방향 바이어스: 금속에 양의 전압을 인가하면 Φ_B 는 일정하고 반도체-금속간의 장벽이 줄어든다. 이 상황에서는 장벽이 줄어들어 전자가 반도체에서 금속 쪽으로 더 쉽게 이동한다
- 역방향 바이어스: 반도체에 양의 전압을 인가하면 Φ_B 는 변하지 않고 반도체-금속간의 장벽 높이는 증가한다.







■ 금속-n형 반도체



■ 금속-p형 반도체

(1)
$$\Phi_{M} > \Phi_{S}$$

(2)
$$\Phi_{M} < \Phi_{S}$$

	n-type	p-type
$\Phi_{M} > \Phi_{S}$	rectifying	ohmic
$\Phi_{M} < \Phi_{S}$	ohmic	rectifying

