华南农业大学期末考试试卷(A卷)

2016-2017	学年第 2 学	期	考试科目:_	计算机组成	<u> </u>
考试类型:	(闭卷) 考	试	考试时间:_	120 分钟	
学号					
题号	<u> </u>	=	三	四	总分
得分					
评阅人					
(2) <u>所有解</u>	分为试卷与答 答必须写在答	卷 2 部分。试 卷上,写在试		共 8 页;	
(3) 考试过	程中不得使用	广 昇器;			
(4) 考试结	東后只交答卷	0			得分
1. 下列说: A. 微和 B. 汉与 C. 奇信 D. 控制	法正确的是 星序是计算机能 字字模码是指从 禺校验码是一种 引器的主要作用 是供恰当的控制	世够直接执行的 人键盘输入时用 中功能很强的检 用是在时序发生	的机器语言 目的编码(如护 盘错纠错码 上器的作用下,	f音码、五笔码 给 ALU、寄石	5等) 字器组、内存等功能部
内容分 /借位 C A. C= 3. 现有两	别为 0xFFFE 和 和溢出标志位 0,V=0	和 0x001E。以[Z V 的状态是 B.C=0,V x 和 y,其中 x	$[x-y]_{\stackrel{\wedge}{\mathbb{N}}}=[x]_{\stackrel{\wedge}{\mathbb{N}}}+[-y]_{\stackrel{\wedge}{\mathbb{N}}}$	/]**方式执行指 C=1,V=0	以补码形式表示的整数, 令 SUB R ₃ , R ₄ 后,进位 D.C=1,V=1 马为 1011100,则 x-y 的
A. 001	0001	B. 1010001	C.	1010011	D. 0101010
4. 现有 16	KB 的 DRAM	芯片用作存储	器,该芯片由	128×128×8	的存储阵列组成,高7

订

线

位地址为行地址,低7位地址为列地址。在刷新期间若刷新计数器的计数值是89,

	则一	下列哪个地址对原	应的字能被刷新				
	A.	1AB3	B. 2C9A	C.	204F	D. 35C	22
5.	关于	CPU 和主存之	间增加的高速缓冲存储	储器 Cach	ie,下列说法	法正确的是_	o
	A.	当没有命中时需	需要到主存去存取				
	В.	当 Cache 即将被	坡替换时不用写回主有	Ž			
	C.	直接映射方式门	下的替换策略最复杂				
	D.	解决 CPU 和主	存之间的速度匹配问	题,且扩	大了主存的领	容量	
6.	下列	一段代码①~⑥),不可能发生的相关	类型是_			
	①A	ND R1,R2,R3	②MUL R4,R1,R5	3ADD	R4,R1,R5		
	4 JI	RC loop	⑤SUB R1,R2,R3	@loop:	MVRD R7,	15	
			B. WAW C.				
7.			付阶、尾数加减、规格				
			是升了 1.5 倍。此浮点				•
		采用了时间并行			引了空间并行 18.143.43.455		
0		采用了并行操作			引时间和空间		
8.			四图 1 所示,下列描述				v 글이 된다
	Α.		型微指令方式设计微程	6)产,那么	、控制信号 R	2->Y 与 R3-)	>Y 可以问的
	D	置为1	<u> でいたがたもと </u>	和 vi 司 l)	1炉切出っし	,	
			设计微指令,那么+、- 多指令 SHL R1,则应:				У. т
			BUS->R1 不能同时进		LU / NI, F	了以且的证金	· A L
9.		—	一个总线周期中并行供	•	的信自 ―/	个	=田 2 小 台 绊
7.			钟频率为 33MHz,则				1月21心线
		264	B. 132		2112	ND/3°	1056
10			中的触发器是		2112	D.	1030
10.		准备就绪的标志			允许中断触	·发器(EI)	
		中断请求触发器			设备忙标志		
11.			高一倍,则 <u></u>		> + m 1 m 14 m	×/	
		磁盘存储容量排			平均找道时	间减半	
		磁盘转速提高一				时传送时间	延长一倍





图 1 某运算器模型

- 12. 常见的分辨率为 1920×1080 的高清视频,颜色为 32 位,刷新频率为 60Hz。若不经过 编码压缩,则1分钟的视频所占用的硬盘空间为
 - A. 8MB
- B. 30GB
 - C. 498GB D. 2MB

- 13. 下列叙述中正确的是。
 - A. 网卡数据缓冲区满了后,经由接口向 CPU 发出中断请求。CPU 接到请求后,立即 停止当前的操作,转而去响应网卡的中断请求
 - B. 从 CPU 的有效利用角度来看,程序中断方式优于程序查询方式
 - C. 关中断由中断控制器实现, 开中断由中断服务子程序实施
 - D. 某外设的中断允许寄存器 EI 及 CPU 的中断屏蔽寄存器 IM 值均为 0,则当该外设 发出中断请求时,有可能获得 CPU 的授权
- 14. 关于 DMA 控制器,下列说法正确的是。
 - A. DMA 的主要优点是速度快,原因是因为它完全脱离 CPU 独立进行数据传送
 - B. DMA 和通道主要由硬件实现输入/输出控制,更适合中高速外设
 - C. 采用停止 CPU 访问内存的传送方式时,因不需要反复切换总线,故总线利用率高
 - D. 对于 DMA 的周期挪用传送方式,又称为"透明的 DMA"方式
- 15. 某 32 位计算机内存的最大存储空间为 64M×32, 内存按字编址, 实际布局结构如下 图所示,上为低位地址下为高位地址,阴影部分为不可用区域。现有8M×16和2M ×16 两种大小的 ROM、DRAM 和 SRAM 芯片若干,用高 3 位地址经由 3-8 译码器产 生译码线 $\overline{Y}_0 \sim \overline{Y}_7$ 作片选,则 2M×32 的那两个 SRAM 芯片的片选 \overline{CS} 应为_____。



得分

- 二、填空**题**(本大题共10小题20空,每题2分,共20分)
- 1. 按照冯·诺伊曼思想,计算机中的信息应表示为_____进制,指令和数据都存储 在存储器中,按 访问存储器中的指令和数据。
- 2. 采用变形补码进行浮点减法运算,得到二进制结果 10.101011(10)×2⁻¹¹⁰,则在其后进 行的规格化处理但未进行舍入操作前的结果为____。(11.010101(11)*2⁻¹⁰¹)
- 3. 为了在计算机内部将加加减法统一成加法进行运算,需要采用______作为机器码。 的数值范围与原码的相同。
- 4. 计算机指令系统分为 CISC 和______, 普遍使用的 Intel x86 系列机属于_____。 (RISC, CISC)
- 5. 设某 8 位字长的 CPU, 采用双字长方式设计绝对跳转指令 JMPA L1。其中, JMPA 的 OP 码为 1110, L1 指向内存的 10 号单元; 当前的 PC 值为 5。经过编译器后, 生成如 下的机器指令以 VHDL 语言放置于对应的内存单元,即

- 6. 某非哈佛结构 CPU 在第一个 CPU 周期取到指令 STO R2, (R1), 功能为 Mem[R1]<-R2, 则在第二个 CPU 周期应将 R1 的值送达 寄存器然后打到地址总线传给 DRAM,并发出写信号,在第三个 CPU 周期将 寄存器的值传给主存。
- 7. 图 2 是一个二维中断系统,中断屏蔽触发器(IM)标志为"1"时,表示 CPU 对该级的所 有设备的中断请求进行屏蔽。若 CPU 现执行设备 H 的中断服务程序,则 IM2、IM1、

IMO 的状态应设为_____。若想单独屏蔽某一个设备而不是**同级所有设备**,可通过设置该设备接口中的 触发器来实现。




图 2 多级中断结构

- 9. 程序计数器 PC 的内容为 0x1000,变址寄存器 R_x 的内容为 0x2100,基址寄存器 R_b 的内容为 0x32B0,指令的地址码为 0x002C,且存储器内存放的内容如下:

地址 内容
0x002C 0x26A1
0x102C 0x3500
0x212C 0x560A
0x32DC 0x3840

现有取数指令 LAD R_1 , 0x002C, 其功能为 R_1 <-Mem[0x002C]。若取出的操作数是 0x26A1, 则该指令采用_______寻址方式;若采用变址寻址方式,则指令执行后通用寄存器 R_1 的值为_____。 (直接,0x560A)

10. 某 CPU 采用微程序技术设计控制器。控制器实现了三条机器指令 ADD、SUB 和 BADD(BCD 码十进制加法), OP 码分别是 00、01、10。这三条机器指令对应的微程序 在控存中的布局如下表 1 右边实线部分所示。其中 P=P₁P₂, P₁ 指示是否进行译码测试, P₂ 指示是否进行进位 C 测试, x 表示 0/1, z 表示高阻态无输出。表 1 的左边虚线部分 是对每条微指令的文字性说明,表 2 为设计微程序控制器中的地址转移逻辑电路的真

值表的一部分,其中 $\mu A_3 \mu A_2 \mu A_1 \mu A_0$ 是转移逻辑输出的 4 位微地址,请补充表 2 中的空 (1)-(2)。

		衣 1 控付卯回		
微指令地址	微指令功能说明	微命令字段	P 字段	后继微地址
0000	取指令微指令	xxxxxxxxxxxxx	10	0000
0001	ADD,相加	xxxxxxxxxxxxx	00	0000
0010	SUB,相减	xxxxxxxxxxxxx	00	0000
0011	BADD,BCD 码相加	xxxxxxxxxxxxx	00	0100
0100	BADD,加6	xxxxxxxxxxxxx	01	0000
0101	BADD, 无进位减 6	xxxxxxxxxxxxxx	00	0000

表 1 控存布局

表 2 地址转移逻辑的真值表

P1	P2	0P1	0P0	С	$\mu A_3 \ \mu A_2 \ \mu A_1 \ \mu A_0$
0	0	X	X	X	z z z z
1	0	0	0	X	0 0 0 1
1	0	0	1	X	0 0 1 0
1	0	1	0	X	(1)
0	1	X	Х	0	(2)
0	1	X	Х	1	z z z z

三、计算题(本大题共2小题,每题9分,共18分)

得分

- 1. (9 分)设机器字长为 8 位,最高位为符号位,其余为尾数位。已知二进制数 X=-101101,Y=+100110,用变形补码(双符号位)计算 X+Y 和 X-Y,同时指出运算结果是否溢出。
- 2. (9 分)设浮点流水线有对阶、尾数加/减、规格化及舍入处理四个流水段,各个流水段的操作时间分别为 80ns、95ns、100ns、75ns。现有 97 条加减法操作连续输入此流水线,试回答下列问题:
 - (1) 若此浮点流水线受统一的时钟进行控制,则时钟周期最小应为多少? (3分)
 - (2) 流水线的实际吞吐率(单位时间里执行完毕的加减法操作)为多少?(3分)
 - (3) 流水线的加速比为多少? (保留1位小数)(3分)

四、分析题(本大题共3小题,共32分)

得分

- 1. (12 分)某 32 位(即数据和地址位数均为 32 位)机器,ROM 和 RAM 统一按字编址,总容量为 $64M\times32$,分别占用高位和低位地址空间。ROM 和 RAM 的容量分别为 $4M\times32$ 和 $60M\times32$,各自由 $4M\times16$ 的 ROM 或 DRAM 芯片构成。ROM 芯片有 $\overline{\text{CS}}$ 信号控制端,DRAM 芯片有 $\overline{\text{CS}}$ 和 $\overline{\text{WE}}$ 信号控制端,CPU 的控制信号为 R/\overline{W} (读/写)。请问:
 - (1) 总共需要多少 ROM 芯片? ROM 的地址范围是多少(用十六进制表示)? (2分)
 - (2) 总共需要多少 DRAM 芯片? RAM 的地址范围是多少(用十六进制表示)? (2分)
 - (3) 若采用交叉方式进行字长、位数扩充,请画出存储器 ROM 和 DRAM 同 CPU 连接的组成逻辑框图。(6分)
 - (4) 设 CPU 访问(3)中组织的 DRAM 时,给出地址 0x020A 1FC3,则该字位于 DRAM 的哪个 32 位字长的模块(模块编号从 0 开始)?模块内的字地址是多少?(2 分)
- 2. (10分)设某机器字长 32位(即数据线、地址线位数均为 32位),按字编址。在该机器上运行如下的 C 语言程序:


int a[16], k, sum=0;

for (k=0; k<16; k++) sum += a[k];

设整型数据在内存中占 4 个字节(即一个字长),内存足够大,数组元素放在内存中的连续单元,k和 sum 已经放在寄存器中。假设主存和 Cache 的块大小为 4 字长,数组元素 a[0]-a[3]存放在主存的 B0 块中,数组 a 的其它元素依次存放;计算机的 Cache 有8 行,行号为 L0-L7;内存数据块映射到 Cache 时采用直接映射方法。试回答下列问题:

- (1) 采用直接映射时,内存地址格式如何?简述理由;(3分)
- (2) 数组元素 a[5]放在 Cache 的哪一行中? 简述理由; (2分)
- (3) 就该程序而言, Cache 的命中率是多少? 简述理由。(5 分)
- 3. (10 分)某 CPU 的数据通路图如图 3 所示。CLK 为外接时钟信号,/WR 为读/写控制命令(低电平代表写),ADR(15..0)为 16 位的地址,MEM_DATA(15..0)为数据总线的数据。REC(1..0)、/WR、PC_EN、ALU_FUNC(2..0)、STT(1..0)、SCI(1..0)、ALU_IN_SEL(2..0)、SOUR_REG(3..0)、REG_EN、DEST_REG(3..0)为控制信号。根据图 3 的数据通路图,试回答下列问题:
 - (1) 指令 CMP R_1 , R_2 的作用是比较 R_1 和 R_2 的内容是否相同,不改变 R_1 和 R_2 的值,但会根据 R_1 - R_2 的结果影响标志位。针对图 3 中的数据通路图,此指令的流程图如图 4 所

- 示,每一方框右边只给出了该 CPU 周期所需的控制信号,其它无关控制信号略去。请 填写图 x 空格中<1>-<4>的内容;(6分)
- (2) 仿照图 4,写出指令 JR offset 的指令执行流程图。其中, offset 为相对跳转偏移地址。假定当前指令地址存放在程序计数器 PC 中。(4分)



注:图中所有寄存器都与时钟信号相连,并当RESET信号到来时清零。

图 3 某 CPU 数据通路示意图




图 4 CMP R₁, R₂的指令周期流程图

订

装

线