华南农业大学期末考试试卷(A卷)

2017-2018	学年第 2 学	期	考试科目: _	计算机组成	原理				
考试类型: (闭卷) 考试 考试时间:120_分钟									
学号									
题号	_	=	三	四	总分				
得分									
评阅人									
	·为试卷与答卷 ·必须写在答卷			8页;					
(3) 考试过程	皇中不得使用计	算器;							
(4) 考试结束	江 后只交答卷。				得分				
一、选择题	(本大题共	15小题,每/	小题2分,共	30分)					
1. 下列说法	云确的是 <u></u>								
A. 带求	补级的阵列乘	法器中的求补	器对正数会得	到与输入不同的	的输出				
B. 五笔	输入属于汉字	的字模码							
_	息后面附上奇		检错和纠错						
	_,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,		,,						
D. 行相	D. 存储程序是冯·诺伊曼计算机框架的主要思想之一								
273.625 按 32 位 IEEE754 浮点格式编码应为。									
A. (C59	932000)16	B. (B475600	$(00)_{16}$ C.	(C2934000) ₁₆	D. (A5389010) ₁₆				
3. 8 位补码能表示的纯整数 x 的范围是。									
A128	A. $-128 \le x \le 128$ B. $-127 \le x \le 127$								
C128	$3 \le x \le 127$	D.	$-127 \le x \le 1$	128					
4. 下列存储	音器中,在工作	期间需要周期	性刷新的是						
A SRA	M	B SDRAM	Γ	ROM	D FLASH				

订

线

5.	现有统	容量为 1MB 的 1	DRAM ก็	芯片用作存储器	,存储阵列为512	2×512×32,高9位地址
	为行	地址,低9位地	址为列均	也址。某字的地	址为(2D89B) ₁₆ ,	则该字被刷新时刷新计数
	器的	计数值应为	0			
	A. A	A3C	В. 5	В9	C. 24F	D. 16C
6.	某字	长 32 位计算机区	内存的最	大存储空间为	64M×32,内存按	字编址,实际布局结构如
	下图	所示,上为低位	地址下さ	为高位地址, 阴	影部分为不可用	区域。地址为(05A0B1F) ₁₆
	的存值	储单元位于	0			
				16M	×32(ROM)	
				32M>	<32(DRAM)	
				8M×	32(SRAM)	
				8M	×32(不用)	
	A. 1	ROM 区域	В. Г	DRAM 区域	C. SRAM 区均	成 D. 不可用区域
7.	己知	条件同上题,现	有 16M>	×16 和 8M×8 两	i种大小的 ROM、	DRAM 和 SRAM 芯片若
	干, !	则总共 至少 需要		片各类芯片	构成该计算机内存	子。
	A. 8	8	B. 1	0	C. 12	D. 16
8.	下列	关于指令系统的	描述,钅	昔误的是	o	
	Α.	二地址指令中 R	R 型执行			
	B. 3	变址寻址适合于	数组操作	乍		
	C. 3	指令中地址码为	位移量贝	则寻址方式为直	接寻址	
	D. 1	Intel 采用系列机	是为了角	解决兼容问题		
9.	下列	关于 CISC 和 RI	SC 的叙	述,正确的是_	o	
	A. A	ARM 是当今世界	早上最流	行的指令集,"	之属于 CISC	
	В. І	intel x86 属于 RI	SC 技术	,指令条数少担	丸行速度快	
	C. A	ARM 指令最多不	「超过两	个地址码		
	D. 3	指令 STR R1,[l	R2, #80]中,R2 为基均	上寄存器,则第 2~	个操作数属于基址寻址

1
- 1
- 1
•
装

•		1	_	
ļ	1	J		

10. 某 16 位机器的一种 RS 型指令格式如下图所示。其中 I 为间接特征, X 为寻址模式, D 为形式地址。I、X、D 组成该指令的操作数有效地址 E。设 R 为变址寄存器, R1 为基址寄存器, PC 为程序计数器。

6位		4位	1位	2位	16 位
OP	_	通用寄存器	I	X	偏移量 D

间接寻址方式的有效地址是____。

- A. EA = D B. EA = (D) C. EA = ((D)) D. $EA = (R_1) + D$
- 11. 设某系统总线在一个总线周期中并行传输 64 位的信息,一个总线周期占用 2 个总线 时钟周期,总线时钟频率为33MHz,则该总线带宽是 MB/s。
 - A. 132

- B. 264 C. 2112 D. 1056
- - I. 需要应答信号

- II. 各部件的存取时间比较接近
- III. 总线周期的长度不可变
- IV. 统一的公共时钟信号

- A. 1
- B. 2
- C. 3 D. 4
- 13. 若磁盘的位密度提高一倍,则_____。
 - A. 磁盘存储容量提高一倍
- B. 平均找道时间减半
- C. 磁盘转速提高一倍
- D. 相同数据量时传送时间延长一倍
- 14. 若磁盘转速为 6000 转/分,平均找道时间为 8ms,每个磁道包含 20 个扇区,则访问 一个扇区的平均存取时间为____。

 - A. 9.5ms B. 13.5ms C. 18.5ms D. 23ms

- 15. 下列叙述错误的是。
 - A. 在分辨率和颜色位数相同情况下,显示器的刷新频率越高,显存带宽越高
 - B. 关中断与开中断必须匹配,关了忘了开则无法响应外设的中断请求
 - C. 关中断和开中断都在中断服务子程序中完成
 - D. DMA 与 CPU 交替访内方式无需申请、建立和归还总线控制权

	、填空 题	(本大题共	59小题2	0空,4	尋空1₫	分,共20	分)	得	分	
1.	按照冯·诺	伊曼思想,	计算机由	五大部	件组成	,分别为	运算器	Ē.		、存储器,
	输入/输出	设备和	°							
2.	采用变形	补码进行浮点	点减法运	算,得至	尾数纟	吉果为 11.0	001011	1,则在对	尾数	规格化处理
	后(但还	未进行舍入	操作),厚	尾数应 为	IJ	o				
3.	通常存储器	器利用三组作	言号线与	CPU 耳	戈 外部	打交道,这	这三组。	信号线分别	刂是_	
		和	o							
4.	某指令格式	式结构如下图	图所示,持	操作码(OP 可扌	f定		条指令, 计	算机	最多有多少
	个通用寄	存器	o							
	1	5	10	9	3 7		4 3		0	
		OP		-	E	标寄存器		源寄存器		
5.	假设变址	寄存器 R 中	中的值是(1000)16,	指令	中的形式均	也址为	1(2000) ₁₆ .	地址	(1000) ₁₆ ,
	(2000)16 和	团(3000)16中	的内容分	·别为(20	000)16、	(3000)16和	(4000))16,若采用	直接	寻址方式,
	则取出的	操作数是		。若采月	要址-	寻址方式,	则取出	出的操作数	是	o
6.	某哈佛结构	勾 CPU 基本	组成如图	图 1 所示	:。 对	于"LAD	R1, (6"指令,在	第一	-个 CPU 周
	期取到指	令"LAD R	.1,6";	E第二个	CPU ,	周期应将扣	旨令中	的"6"送达		然后
	打到地址	总线传给数	据 Cache	,并发出	出读信·	号;在第三	E个 CI	PU周期从	数据	Cache 读取
	数据后经	过	最终打	入		。(注:空	格中	填图 1 的某	寄存	器)
7.	在总线的	三种集中式何	中裁方式。	中,菊花	链式蛋	查询方式的	主要領	决点是优先	级固	定, 离中央
	仲裁器越	近的设备,	获得总线	控制权	的几率	就越		_。与此方:	式不	同,仲裁方
	式	和	t	尤先级的	的顺序是	是可以调整	经的。			
8.	图 2 是一个	个二维中断系	系统,中国	断屏蔽角	보发器(IM)标志为)"1"时	,表示 CP	U对	该级的所有
		断请求进行								
	塊 CPU 玛	凡执行设备 Ⅰ)的中断原	服务程序	予,则 I	M2、IM1、	IM0 的]状态应设	为	o
9.	对于机械	硬盘,最小的	的寻址单	位是		,机械(更盘的	格式化容量	量比	非格式化容
	二									




图 1 某哈佛结构 CPU 基本组成




图 2 多级中断结构

三、计算题(本大题共2小题,共17分)

得分

1. (9分)某计算机主存容量 256MB,按字编址,字长 1B,块大小 32B,Cache 容量 512KB。 对如下的直接映射方式、4-路组相联映射方式、全相联映射方式的内存地址格式,求:直接映射方式: 标记 A Cache 行号 B 字地址 C

4-路组相联映射方式:

标记 D		Cache 组号 E	字地址 F
	字地址 H		

全相联映射方式:

- (1) 计算 A、B、C、D、E、G 字段的位数; (6分)
- (2) 若某字的地址为(2BF3A2E)₁₆,若采用 4-路组相连映射方式,则该字对应的标记 D 是什么?对于包含该地址在内的组,对应的字地址范围是多少?(结果用十六 进制表示。)(3分)
- 2. (8分) 用 8K×16 的 DRAM 存储芯片组装成 64K×32 的存储器,采用交叉方式,设存储周期为 400ns,数据总线宽度为 32 位,总线传送周期为 50ns,试求:
 - (1) 地址为(3A2E)16的字位于哪个模块,在模块内第几个字?(从0开始编号)(4分)
 - (2) 某程序要连续读取8个字,则此时存储器的带宽为多少?(4分)

四、分析题(本大题共3小题,共33分)



- - (1) 计算[X+Y-Z]_补; (4分)
 - (2) 判断结果是否溢出? 若溢出,则判断是上溢还是下溢? (2分)
 - (3) 根据(1)的计算结果,确定进位/借位 C、符号标志 S、零标志 Z的状态值(即 0 或 1)。(3 分)
- 2. (10分)设某处理器具有五段指令流水线: IF(取指令)、ID(指令译码及取操作数)、 EXE(ALU 执行)、MEM(访存取数)和 WB(结果写回)。现处理器执行如下指令:

I₁: LAD R₁, 30 ; R₁ \leftarrow M(30)

 I_2 : ADD R_1 , R_2 ; $R_1 \leftarrow R_1 + R_2$

I₃: SUB R_2 , R_3 ; $R_2 \leftarrow R_2 - R_3$

I4: AND R₃, R₂ : $R_3 \leftarrow R_3$ and R_2

(1)流水线中可能存在资源相关,请指出 **4条指令中**是否有指令间存在资源相关?如果有请指出来,并画出采用延迟策略下的指令序列执行时空图:(5分)

- (2) 流水线中有三类可能存在的数据相关:写后读(RAW);读后写(WAR);写后写(WAW)。4条指令中,哪两条指令间存在哪些类型的数据相关?要求指出所有的数据相关。(5分)
- 3. (14 分)某实验 CPU 的数据通路图如图 3 所示。CLK 为外接时钟信号,/WR 为读/写控制命令(低电平代表写),ADR(15..0)为 16 位的地址,MEM_DATA(15..0)为数据总线的数据。REC(1..0)、/WR、PC_EN、ALU_FUNC(2..0)、STT(1..0)、SCI(1..0)、ALU_IN_SEL(2..0)、SOUR_REG(3..0)、REG_EN、DEST_REG(3..0)为控制信号。根据图 3 的数据通路图,试回答下列问题:
 - (1) 指令 MVRR R1, R2 的作用是把 R2 的值传给 R1。针对图 3 中的数据通路图,此指令的流程图如图 4 所示,每一方框右边只给出了该 CPU 周期所需的控制信号,其它无关控制信号略去。请填写图 4 空格中<1>-<4>的内容;(6 分)
 - (2) 针对图 3 中的数据通路图,画出指令"MVRD R2, 25"的指令**执行周期**流程图及相应的控制信号。该指令为双字长指令,功能是把内存中存放的立即数 25 取出后保存到寄存器 R2 中。(4分)
 - (3) 阅读下列汇编代码,基于本课程综合实验的知识判断执行完 JRZ 指令及其前面的 指令一共需要多少个时钟周期? 指令 JRNZ 被汇编成机器指令,其中的 offset 字 段应为多少(用 8 位补码表示)? (4 分)

MAIN: MVRD R0.25 : 被乘数

MVRD R1,6 ; 乘数

MVRD R2,0 ;结果

MVRD R3,8 ;循环次数

LOOP: MVRD R4,1

AND R4,R1

JRZ L1 : Z=1 时跳转到 L1

ADD R2.R0 : 否则加到部分积


L1: SHL R0 ; 逻辑左移一位

SHR R1 ; 逻辑右移一位

DEC R3 ; R3 减 1

JRNZ LOOP

L2: JR L1 ; 跳转到 L1



注:图中所有寄存器都与时钟信号相连,并当RESET信号到来时清零。

图 3 某 CPU 数据通路示意图




图 4 MVRR R₁, R₂的指令周期流程图