华南农业大学期末考试试卷(A卷)

2014-2015 学年第 2 学期 考试类型: (闭卷) 考试			考试	考试科目:计算机组成原理		
			考试时间:120_分钟			
学号			年级专业班级			
		T		T	1	
题号			=	四	总分	
得分						
评阅人						
注意事项:						
	为试卷与答卷	· 2 部分。试卷	有四大题,共	6 页。		
(2) <u>所有解答</u>	必须写在答为	上,写在试卷	上不得分。			
(3) 考试过程	皇中不得使用计	-算器;				
(4) 考试结束	[后只交答卷。					
一、选择题	(本大题共	10小题,每点	小题2分,共	20分)	分	
1. 计算机硬	戶件能够直接执	【行的是	o			
I. 机器	¦语言程序 Ⅱ.	. 汇编语言程序	亨 Ⅲ. 硬件描	述语言程序(5	如 VHDL)	
A. 仅 I	В.	仅I、II	C. 仅 I 、III	D. I.	II、III	
2. 若 x=102	, y=-26,则门	下列表达式采用	月8位定点整数	女补码运算实 现	见时,会产生溢出[
是	o					
A. x+y	В.	-x+y	C. x-y	Dx-y		
3. 下列有关	:浮点数加减运	5算的叙述中,	正确的是	°		
I. 对阶	操作不会引起	阶码上溢或下	溢			
II. 右规	和尾数舍入都	可能引起阶码	上溢			
III. 左规	时可能引起阶	码下溢				
Ⅳ. 尾数	溢出时结果不	一定溢出				
A. 仅II	和III B. (又I、II和IV	C. 仅 I 、III	[和IV D. I、	II、III和IV	
		期间需要周期				
		DDD			СП	

订

线

- 5. 主存有 8 个数据块 (编号为 B0-B7), cache 有 4 行 (编号为 L0-L3), 现采用 2 路组相 联地址映射方式,则 B6 数据块可映射到 cache 的第 行。
 - A. L0 或 L1
- B. L3 或 L4
- C. L1、L2、L3 和 L4 D. 以上都不对
- 6. 设某处理器具有四段指令流水线: IF(取指令)、ID(指令译码及取操作数)、EXE(ALU 执行)和 WB(结果写回)。现处理器执行如下指令序列:

ADD R3, R2, R5 ; R3←R2+R5

SUB R4, R3, 2 ; R4←R3−2

ADD R5, R2, R3 ; R5←R2+R3

流水线中有三类可能存在的数据相关: I. 写后读(RAW)相关; II. 读后写(WAR) 相关: III. 写后写(WAW)相关。上述3条指令间存在_____数据相关。

- A. 只有 I
- B. 只有Ⅱ C. 只有Ⅰ和Ⅱ D. Ⅰ、Ⅱ、Ⅲ
- 7. 下面有关总线的叙述,不正确的是____。
 - A. 同步定时适用于总线周期长度可变
 - B. 同步定时需要统一的公共时钟信号
 - C. 异步定时适用于各功能模块存取时间相差很大的情况
 - D. 异步定时适用于总线长度较长
- 8. 如图 1 所示,这是一个二维中断系统,中断屏蔽触发器(IM)标志为"1"时,表示 CPU 对该级的所有设备的中断请求进行屏蔽。若 CPU 现执行设备 D 的中断服务程序, IM2、

IM1、IM0 的状态为




图 1 二维中断系统

装

订

线

ALUop。控制信号 ALUop 和 SRop 的位数至少是_____位和____位。




图 2 某 16 位计算机 CPU 模型图

- 7. 在图 2 的 CPU 中,设置暂存器 T 的作用是_____。二路选择器 MUX 的一个输入端是 2 的作用是____。
- 8. 某 CPU 微程序控制器控存容量为 384×20 位,分别根据 OP 字段、ZF 条件码和 C 条件码进行分支转移,OP 字段有 4 位,则 P 字段和后继地址字段应分别为______位。
- 9. 某指令流水线有取指(IF)、译码(ID)、执行(EX)、和写回寄存器堆(WB)4个过程段,各功能段所用的时间分别为 120ns、100ns、100ns 和 80ns。流水线的时钟周期最少应是_____ns。
- 10. 磁盘盘面有效记录区域的外直径为 30cm,内直径为 20cm,磁道密度为 8 道/mm,找道时间是每横越百条磁道花费 1ms,则平均找道时间是

三、计算题(本大题共2小题,每题10分,共20分)

得分

1. $(10 \, \text{分})$ 若某浮点数 x 的 IEEE754 标准存储格式为 $(C2170000)_{16}$,求该浮点数的十进制数值。

1.5CM

订

线

2. (10 分) CPU 执行一段程序时, cache 完成存取的次数为 1900 次, 主存完成存取的次数为 100, 已知 cache 存取周期为 50ns, 主存为 250ns, 求 cache 的命中率、平均访问时间和 cache/主存系统的效率。

四、分析题(本大题共3小题,共40分)

得分

- 1. (14 分)已有 256K×16 位的 DRAM 芯片若干片,每个 DRAM 芯片都有 \overline{CS} 和 \overline{WE} 信号引脚用于片选和读/写控制。现要求利用这些存储芯片构建一个 2M×32 位的存储器,现假定 CPU 能给出必要的数据线、地址线以及读/写控制信号 R/\overline{W} 。请回答下列问题:
 - (1) 该存储器能存储多少个字节的信息? (2分)
 - (2) 共需要多少片 256K×16 位 DRAM 芯片?需要多少位地址作芯片选择?(4分)
 - (3) 假设该存储器采用交叉方式进行组织(也即利用低位地址进行片选),画出该存储器同 CPU 连接的组成逻辑框图。(8分)
- 2. (12分)某 16 位计算机指令格式如图 3 所示,支持寄存器直接和寄存器间接两种寻址方式,寻址方式位分别为 0 (寄存器直接寻址)和 1 (寄存器间接寻址),通用寄存器 R0-R3 的编号分别为 0、1、2 和 3。



其中: Md、Ms1、Ms2 为寻址方式位, Rd、Rs1、Rs2 为寄存器编号

- 三地址指令:
- 源操作数 1 OP 源操作数 2 → 目的操作数地址
- 二地址指令(末3位均为0):
- OP 源操作数 1 → 目的操作数地址
- 单地址指令 (末6位均为0):
- OP 目的操作数 → 目的操作数地址

图 3 某 16 位计算机指令格式

请回答下列问题(写出解题过程):

- (1) 该机的指令系统最多可定义多少条指令? (4分)
- (2) 假定 inc 和 sub 指令的操作码分别为 01H 和 02H,则以下指令对应的机器代码 (以十六进制表示)各是什么? (8分)

inc R1; $R1 \leftarrow (R1) + 1$

sub R3, (R1), R2; $R3 \leftarrow ((R1)) - (R2)$

- 3. (14分) 图 4 为某处理机逻辑框图,有两条独立的总线 BUS1 和 BUS2;有两个独立的存储器,即指令存储器 IM 和数据存储器 DM。R1 和 R2 为通用寄存器,PC 为程序计数器,IR 为指令寄存器,ALU 为算术/逻辑运算器。图中标注有控制信号,所有的细单箭头代表控制微命令,如 DARin 代表将 BUS1 上的数据打入数存 DM 的地址寄存器中;C5 则是通过控制门 C5 的信号。未标字符的线则为直通线,不需要微命令进行控制。假定指令的地址已经在 PC 中,所有的微命令由控制器发出,IM 和 DM 的读/写都需要一个 CPU 周期。
 - (1) 指令"LADA"的功能是将数存 DM 中存储地址为 A 的内容取至寄存器单元 AC0。根据图 4 所示的数据通路图,补全该指令的流程图(图 5)以及相应的 微操作控制信号。(8 分)
 - (2) 指令 "ADD R1, R2"的功能是将寄存器 R1的内容与 R2的内容相加后,结果送至 R1中。请写出该指令**执行**阶段的流程图以及相应的微操作控制信号。(6分)




图4 模型机数据通路图




图5 "LAD A" 指令的指令周期流程图