:

订

线

华南农业大学期末考试试卷(A卷)

2019-2020	学年第 2 学	対	考试科目:_	计算机组	龙原理	
考试类型: (闭卷) 考试		考试时间:	120 分钟			
学号	姓	名	年级专			_
题号	1		三	四	总分	
得分						
评阅人						
(2) <u>所有解</u>	注意事项: (1) 本试题分为试卷与答卷 2 部分。试卷有四大题, 共 8 页; (2) 所有解答必须写在答卷上, 写在试卷上不得分; (3) 考试过程中不得使用计算器;					
(4) 考试结束	束后只交答卷。				得分	
一、选择题(本大题共15小题,每小题2分,共30分) 1. 下列说法正确的是。 A. 补码的正数范围与负数范围一致 B. 移码的符号位与补码的一致 C. 计算机系统是一个由硬件、软件组成的多级层次结构,由下至上各层级分别为微程序级、一般机器级、操作系统级、汇编语言级和高级语言级 D. 数据库管理系统属于计算机应用软件						
2. 在下列编码的 4 个数中最小的数为。						
3. 下列关- A. 程/ B. 指《 C. 指《 D. 程/	于冯·诺依曼。字的功能都通。令和数据都用。令按地址访问。字执行前,指	结构计算机基过中央处理器; 二进制表示, 数据都在指令和数据需预	形式上无差别 令中直接给出 先存放在存储者	中,错误的是 器中		
4. 下列存值	诸器中,	需要在	工作期间进行局	周期性刷新。		

	I. SRAM	II. SDRAM	III. ROM	IV. DDR4
	A. I和III	B. 仅II	C. II和IV	D. III和 IV
5.	某字长 32 位计算机	内存的最大存储空	间为 64M×32,内有	接字编址,实际布局结构如
	图 1 所示, 上为低位:	地址下为高位地址	上,阴影部分为不可用	月区域。则地址为(14A0B1F)16
	的存储单元位于	o		
			16M×32(ROM)	
		1	6M×32(DRAM)	
			8M×32(SRAM)	
			24M×32(不用)	
		图 1	计算机内存布局	
	A. ROM 区域	B. DRAM 区	或 C. SRAM	区域 D. 不可用区域
6.	已知条件同上题,现	有 16M×16 和 8M	[×8 两种大小的 ROM	M、DRAM 和 SRAM 芯片若
	干,则总共至少需要	要片各	类芯片构成该计算机	L内存。
	A. 8 B	. 10	C. 12	D. 16
7.	主存有 2048 个数据块	央(B0~B2047)	,Cache 有 64 行(I	.0~L63),若采用直接映射
	方式,则数据块 B1	30 可映射到 Cache	e 的行。若	告采用 4 路组相联映射方式,
	则数据块	可映射到 Cache 的	的L3行。	
	A. L1, B5	B. L2, B3	C. L1, B8	D. L2, B0
8.	下列说法中错误的是	o		
	A. 计算机指令系统	分为 RISC 和 CIS	SC	
	B. 可以采用异步刷	新方式实现 CPU	无"死区"访问内存	
	C. 最适合按下标顺	序访问一维数组方	元素的寻址方式是变	址寻址
	D. 现代指令系统多	采用 RS 型寻址方	可式以提高执行速度	
9.	指令寄存器属于	部分。		
	A. 控制器	B. 运算器	C. 存储器	D. 适配器
10.	设某系统总线在一个	、总线周期中并行 [。]	传输 64 位的信息,一	一个总线周期占用 2 个总线时
	钟周期,总线时钟频	逐为 33MHz。某	文件大小为 528MB,	则持续读取该文件所需的最
	小时间是	_秒。		

订

线

- 3. 已知带符号整数用补码表示,float 型数据用 IEEE 754 标准表示,假定变量 x 的类型只能是 int 或 float,当 x 的机器数为 C8000000H 时,x 的值可能是 和 。



- 6. 设浮点流水线有对阶、尾数加/减、规格化及舍入处理四个流水段,各个流水段的操作时间分别为 90ns、100ns、95ns 和 75ns。若此浮点流水线受统一的时钟信号进行控制,则时钟周期最小应为_____。现有 200 条加减法操作连续输入此流水线,流水线的实际吞吐率(单位时间里执行完毕的加减法操作)为
- 7. 总线是构成计算机系统的_____, 是多个 之间进行数据传送的公共通路。
- 9. 一台有 3 个盘片的磁盘组,共有 4 个记录面,转速为 7200 转/分,盘面有效记录区域的 外直径为 30cm,内直径为 20cm,内层位密度为 300 位/mm,磁道密度为 8 道/mm,盘 面分为 16 个扇区,每个扇区有 1024 个字节,则它的格式化容量为______ MB。
- 10. 图 3 是一个二维中断系统,______标志为"1"时,表示 CPU 对该级的所有设备的 中断请求进行屏蔽。请将外部设备 C、D 和 F 按优先级从高到低排序应为____。




图 3 多级中断结构

得分

三、计算题(本大题共3小题,共26分)

- 1. (8分)设有两浮点数进行浮点加法,阶码用含双符号在内共 5 位的变形补码整数表示, 尾数用含双符号在内共 8 位的一般规格化(即符号位与最高数值有效位不同)变形补码小数表示。根据下列的计算结果回答问题:
 - (1) 浮点対阶后尾数相加的结果为 10.101011×2⁰⁰¹⁰¹, 其中除 2 外均为二进制。则要 针对结果进行什么操作? 该操作后获得的结果是什么? (4 分)
 - (2) 浮点対阶后尾数相加的结果为 11.111001×2¹¹¹¹⁰, 其中除 2 外均为二进制。则要 针对结果进行什么操作? 该操作后获得的结果是什么? (4 分)
- 2. (10 分)将 4K×8的 DRAM 存储芯片组装成 128M×32的存储器,按字节从地址 0 开始编址,字长 32 位。设存储周期为 400ns,数据总线宽度为 32 位,总线传送周期为50ns,试求:
 - (1) 若采用顺序存储方式,则地址为(1A2C0005)₁₆的字位于哪个模块?在模块内第几个字?(从0开始编号;结果用十六进制表示)(5分)
 - (2) 若采用交叉方式来组织存储器,某程序要连续读取 41 个字,则此存储器的带宽 为多少?该带宽是顺序方式存储器带宽的多少倍?(5 分)

3. (8分)某显示器的分辨率为 1024×720, 颜色采用真彩色(即 32位), 刷新频率为 75Hz, 则为该显示器提供刷新处理的显存容量至少应为多少 MB? (4分)显存的带宽为多少 MB/s? (4分) (结果都保留两位小数)

得分

四、分析题(本大题共2小题,共24分)

1. (12分)某16位机器的一种RS型指令格式如下:

6位		4位	1位	2位	16 位
OP	_	通用寄存器	I	X	偏移量 D

寻址方式	I	X	有效地址 EA 算法	说明	
直接寻址	0	00	EA = <u>1</u>		
2	0	01	EA = (PC) + D	PC 为程序计数器	
基址寻址	0	10	$EA = (R_1) + D$	R ₁ 为基址寄存器	
	1	11	$EA = (R_2)$		
间接寻址	1	00	EA =		
变址寻址	0	11	$EA = (R_3) + D$	R ₃ 为变址寄存器	

- (1) 请写出(1)~(4)四处的寻址方式或有效地址 EA 算法(8分)
- (2) 现有"LAD (R_2), R_4 "完成将(R_2)为地址的内存单元的内容取至寄存器 R_4 ,则该指令的源操作数和目的操作数分别采用什么寻址方式?(4分)
- 2. (12 分) 图 4 为某处理机逻辑框图,有两条独立的总线 BUS1 和 BUS2;有两个独立的存储器,即指令存储器 IM 和数据存储器 DM。R1 和 R2 为通用寄存器,PC 为程序计数器,IR 为指令寄存器,ALU 为算术/逻辑运算器。图中标注有控制信号,所有的细单箭头代表控制微命令,如 DARin 代表将 BUS1 上的数据打入数存 DM 的地址寄存器中;C5 则是通过控制门 C5 的信号。未标字符的线则为直通线,不需要微命令进行控制。假定指令的地址已经在 PC 中,所有的微命令由控制器发出,IM 和 DM 的读/写都需要一个 CPU 周期。指令"STO A"的功能是将寄存器 AC0中的内容存入到数存 DM 中存储地址为 A 的存储单元。请写出该指令的流程图以及相应的微操作控制信号。




图4 模型机数据通路图

装

订

线

7