

1、关于摩尔定律，下列说法正确的是（ ）。

- A、 每个芯片上的晶体管数量大约每 18 个月翻一番
- B、 芯片的功耗大约每 18 个月翻一番
- C、 晶圆尺寸大约每 18 个月增大一倍
- D、 芯片的价格大约每 18 个月翻一番

答案： A

2、MPW（多项目晶圆）技术的主要目的是（ ）。

- A、 提高芯片的集成度
- B、 降低芯片的研发流片成本
- C、 缩短芯片的制造周期
- D、 提高芯片的良率

答案： B

解析：

3、版图设计规则检查（DRC）主要用于验证（ ）。

- A、 版图与电路图是否一致
- B、 版图是否符合制造工艺的几何约束
- C、 电路的功耗是否满足要求
- D、 电路的功能是否正确

答案： B

解析：

4、Fabless 模式是指芯片设计公司拥有自己的晶圆制造厂。

答案： 错误

5、特征尺寸通常指芯片上最小的线条宽度，常见的有 180nm、28nm 等。

答案： 正确

6、Fabless 模式与 Foundry 模式的关系是（ ）。

- A、 Fabless 公司负责制造，Foundry 公司负责设计
- B、 Fabless 公司负责设计，Foundry 公司负责制造

C、 两者都负责设计和制造

D、 两者都只负责设计

答案： B

7、版图设计中，LVS 检查的主要作用是（ ）。

A、 检查版图是否符合几何规则

B、 提取版图中的寄生参数

C、 验证版图与电路原理图是否一致

D、 生成用于制造的光罩数据

答案： C

8、特征尺寸越小，芯片的集成度越高，速度越快。

答案： 正确

9、PDK 中包含器件模型、设计规则（DRC）和 LVS 规则等文件。

答案： 正确

10、集设计、制造、封装于一体的集成电路模式是（ ）。

A、 Fabless

B、 IDM

C、 Foundry

D、 MPW

答案： B

11、只负责芯片设计，不建设生产线的模式称为（ ）。

A、 IDM

B、 Fabless

C、 Mask

D、 EDA

答案： B

12、代工厂提供给设计公司的工艺设计套件缩写为（ ）。

。

- A、 PDK
- B、 DRC
- C、 LVS
- D、 MPW

答案： A

13、特征尺寸(Feature Size)通常指：()

- A、 晶体管栅极长度
- B、 晶圆直径
- C、 金属线宽度
- D、 氧化层厚度

答案： A

14、以下哪一项不是集成电路技术发展的趋势？

- A、 集成电路特征尺寸越来越小。
- B、 集成电路的工作速度越来越低。
- C、 晶圆的尺寸越来越大。
- D、 集成电路的器件规模越来越大。

答案： B

15、体现集成电路工艺技术水平的关键技术指标是 _____。

答案：

特征尺寸

；

16、集成电路发展趋势包括：特征尺寸越来_____、晶圆尺寸越来越越大、速度越来越快、工作电压越来越_____。

答案：

越小

；

越低

；

17、摩尔定律的核心内容是：每个芯片上的晶体管数量大约每____个月翻一番。

答案：

18

；

18、特征尺寸通常指集成电路中能制造的最小线条宽度，一般指 MOS 管的____长度。当前最新 CMOS 工艺的特征尺寸已达到____纳米量级（填一个典型值）。

答案：

沟道；栅极

；

3； 5； 7； 14

；

解析： 3 或 5、7、14 等合理值均可

19、MPW 的全称是____，其核心优势是将多个具有相同工艺的芯片设计放在同一晶圆上流片，通过分摊成本降低芯片的____费用。

答案：

多项目晶圆； Multi-Project Wafer

；

流片； 研发； 打样； 工程

；

20、Fabless 模式是指芯片设计公司____（填“拥有”或“不拥有”）晶圆制造厂，只负责芯片设计和销售； Foundry 模式是指专业从事____的企业，为 Fabless 公司提供代工服务。

答案：

不拥有

；

芯片制造； 晶圆代工； 制造； 代工

；

21、PDK 的全称是____，它是晶圆厂提供给设计者的数据集合，包含器件模型、设计规则（DRC）、____规则等文件。

答案：

工艺设计套件；Process Design Kit

；

LVS；版图与原理图对照

；

22、在集成电路设计流程中，DRC 用于检查版图是否符合制造工艺的____规则，LVS 用于验证版图与____的一致性。

答案：

几何；设计

；

原理图

；

23、SOC 的全称是____，它将处理器、存储器、模拟电路、接口等模块集成在单一芯片上，构成完整的系统。

答案：

片上系统；System on Chip

；

24、特征尺寸越小，芯片的集成度越高，晶体管的开关速度越快，但同时漏电流等功耗问题也变得更加突出。

答案： 正确

25、MPW 技术的主要缺点是流片成本很高，只适合大批量生产的企业使用。

答案： 错误

26、Fabless 模式的出现使得芯片设计公司无需承担昂贵的晶圆厂建设和维护成本，降低了行业进入门槛。

答案： 正确

27、Foundry 模式的典型代表企业包括台积电（TSMC）、中芯国际（SMIC）等，它们只负责芯片制造，不涉及芯片设计。

答案： 正确

28、PDK（工艺设计套件）中包含了 DRC（设计规则检查）和 LVS（版图与原理图对照）的规则文件，是连接设计与制造的桥梁。

答案： 正确

29、DRC 检查通过后，意味着版图的连接关系一定与电路原理图一致。

答案： 错误

30、LVS 检查通过后，意味着版图一定符合所有制造工艺的几何规则。

答案： 错误

31、特征尺寸（Feature Size）

答案：

特征尺寸是指集成电路中能制造的最小线条宽度或最小几何尺寸，通常指 MOS 晶体管的栅极（沟道）长度 L，单位通常为微米（ μm ）或纳米（nm）。特征尺寸是衡量集成电路工艺水平的关键技术指标，尺寸越小代表工艺越先进，集成度越高。当前先进工艺已达 3nm/5nm 量级。

32、 MPW（多项目晶圆）

答案：

MPW（Multi-Project Wafer，多项目晶圆）是指将多个来自不同客户或项目的、具有相同工艺的集成电路设计拼接到同一块晶圆上进行流片的制造模式。所有参加 MPW 的项目按照芯片面积分摊光罩和流片成本，可大幅降低芯片研发阶段的打样费用，特别适合高校科研、中小企业和小批量产品的研发验证。

33、Fabless（无生产线模式）

答案：

Fabless（无生产线集成电路设计模式）是指芯片设计公司不拥有自己的晶圆制造厂，只专注于芯片的电路设计、仿真验证和销售，而将芯片的制造环节委托给专业的代工厂（Foundry）完成。这种模式降低了芯片设计行业的进入门槛，使设计公司无需承担晶圆厂建设和维护的巨额资本投入。典型代表有高通、英伟达、联发科等。

34、Foundry（代工厂模式）

答案：

Foundry（代工厂模式）是指专业从事集成电路制造的企业，为 Fabless 设计公司提供晶圆代工服务。Foundry 企业不涉及芯片设计，只专注于工艺开发、制造生产和良率提升。这种模式实现了设计与制造的分离，促进了半导体产业链的专业化分工。典型代表包括台积电（TSMC）、中芯国际（SMIC）、华虹集团等。

35、SOC（片上系统）

答案：

SOC（System on Chip，片上系统）是指将处理器（CPU）、存储器、模拟电路、数字逻辑、接口电路等多个功能模块集成在单一芯片上，构成一个完整的、可运行的电子系统。SOC 是高集成度 VLSI 的高级形态，具有体积小、功耗低、可靠性高等优点，广泛应用于智能手机、物联网设备等领域。

36、EDA（电子设计自动化）

答案：

EDA（Electronic Design Automation，电子设计自动化）是指利用计算机辅助设计软件来完成集成电路的功能设计、综合、验证、物理实现等一系列设计流程的技术。EDA 工具包括电路仿真工具（如 SPICE）、逻辑综合工具、布局布线工具、版图验证工具（DRC/LVS）等。EDA 是现代集成电路设计的必备基础。

37、PDK（工艺设计套件）

答案：

PDK（Process Design Kit，工艺设计套件）是晶圆厂提供给集成电路设计者的数据文件集合，是连接设计与制造的桥梁。PDK 通常包含：器件模型（SPICE 模型）、参数化单元（Pcell）、设计规则（DRC 规则）、版图与原理图对照（LVS 规则）、寄生参数提取规则（RCX）、技术文件等。设计者使用 PDK 可以确保所设计的版图符合目标工艺的制造要求。

38、DRC（设计规则检查）

答案：

DRC (Design Rule Check, 设计规则检查) 是集成电路版图验证中的重要步骤, 用于检查版图是否符合制造工艺的几何和物理约束规则。这些规则包括最小线宽、最小间距、最小交叠、最小面积、最小切口宽度等参数, 由晶圆厂根据其工艺能力制定。DRC 检查通过是版图可以送交制造的前提条件之一。

39、LVS (版图与原理图对照)

答案：

LVS (Layout vs. Schematic, 版图与原理图对照) 是集成电路版图验证中的重要步骤, 用于验证所设计的版图是否实现了电路原理图所描述的逻辑连接关系。LVS 工具会从版图中提取出晶体管、电阻、电容等器件及其互连关系, 生成版图网表, 然后与原理图网表进行比对, 检查器件类型、尺寸和连接关系是否一致。

40、按导电性能分类, 半导体的电导率特点为 ()。

- A、 极高
- B、 中等且可精确控制
- C、 极低
- D、 无固定值

答案： B

解析：

41、集成电路制造中常用的绝缘材料不包括 ()。

- A、 SiO_2
- B、 SiON
- C、 Si_3N_4
- D、 Cu

答案： D

42、金属与半导体接触时, 通过对半导体重掺杂形成的接触类型是 ()。

- A、 肖特基接触
- B、 欧姆接触
- C、 PN 结接触

D、 异质结接触

答案： B

解析：

43、制作 N 型半导体时，需掺入的杂质为（ ）。

A、 3 价硼

B、 5 价磷

C、 4 价硅

D、 2 价镁

答案： B

44、P 型半导体中的多数载流子是（ ）。

A、 电子

B、 空穴

C、 施主离子

D、 自由质子

答案： B

45、MOS 晶体管中，引起沟道区产生强表面反型层的最小栅电压被称为（ ）。。

A、 击穿电压

B、 饱和电压

C、 阈值电压

D、 导通电压

答案： C

46、属于 N 沟道增强型 MOS 器件的阈值电压 V_{TH} 特点是（ ）。

A、 $V_{TH} > 0$

B、 $V_{TH} < 0$

C、 $V_{TH} = 0$

D、 无固定值

答案： A

47、NMOS 晶体管的沟道出现夹断状态的条件是（ ）。

其中： V_{gs} 是栅源电压， V_{ds} 是漏源电压， V_{TH} 是阈值电压。

- A、 $V_{gs} < V_{TH}$, $V_{ds} > 0$
- B、 $V_{gs} > V_{TH}$, $V_{ds} > V_{TH}$
- C、 $V_{ds} > V_{gs} - V_{TH}$ 且 $V_{gs} > V_{TH}$
- D、 $V_{gs} = V_{TH}$, V_{ds} 任意

答案： C

48、以下哪种掺杂方式形成 N 型半导体？（ ）

- A、 掺入硼(B)
- B、 掺入磷(P)
- C、 掺入铝(Al)
- D、 掺入硅(Si)

答案： B

49、以下哪种掺杂方式形成 P 型半导体?()

- A、 掺入硼(B)
- B、 掺入磷(P)
- C、 掺入铝(Al)
- D、 掺入硅(Si)

答案： A

50、多晶硅材料在集成电路工艺中有多种用途，以下不属于其用途的有_____。

- A、 制作栅极
- B、 制作基本连线
- C、 制作高值电阻
- D、 制作源漏区

答案： D

51、以下不是半导体材料的是_____。

- A、 GaAs

B、 Si

C、 Al

D、 Ge

答案： C

52、下列材料属于 N 型半导体是（ ）。

A、 硅中掺有元素杂质磷(P)或其他五价元素

B、 硅中掺有元素杂质硼(B)或其他三价元素

C、 硅中既掺有杂质硼(B)或其他三价元素，又掺有杂质磷(P)或其他五价元素

D、 硅中掺有元素杂质铝(Al)

答案： A

53、以下集成电路材料中常用作绝缘材料的是（ ）。

A、 Si

B、 Ge

C、 Cu

D、 SiO₂

答案： D

54、二氧化硅（SiO₂）在集成电路中常用作绝缘材料和器件隔离层。

答案： 正确

55、在 N 型半导体中，多数载流子是空穴，少数载流子是电子。

答案： 错误

56、PMOS 晶体管导通时，沟道中的载流子是空穴。

答案： 正确

57、本征半导体是指完全纯净、结构完整的半导体晶体，其自由电子浓度____空穴浓度（填“大于”、“小于”或“等于”）

答案：

等于

；

58、硅栅工艺中，利用栅极多晶硅作为离子注入的阻挡层，自动对准源漏区注入，这种技术称为_____工艺，可有效减小栅极与源漏区的交叠电容。

答案：

自对准

；

59、在外加电压的作用下，P 型半导体中的电流主要是电子电流。（ ）

答案： 错误

60、硅栅自对准工艺中，利用多晶硅栅作为离子注入的掩蔽层，源漏注入后经过高温退火激活杂质，多晶硅栅能够耐受该高温；而铝栅工艺中铝无法承受高温退火，因此铝栅工艺逐渐被硅栅工艺取代。

答案： 正确

61、PN 结的正向偏置是指 N 区接_____电位。（填“高”或“低”）。

答案：

低

；

62、本征半导体

答案：

本征半导体是指完全纯净、结构完整的半导体晶体，不含任何杂质原子。在热平衡状态下，本征半导体中自由电子浓度等于空穴浓度，均等于本征载流子浓度 n_i 。本征载流子浓度随温度升高呈指数增加。硅（Si）和锗（Ge）是典型的本征半导体材料。

63、杂质半导体

答案：

杂质半导体是指在本征半导体中有意掺入少量杂质元素，以改变其导电特性的半导体材料。掺入五价杂质（如磷、砷）得到 N 型半导体，多数载流子为电子；掺入三价杂质（如硼、铝）得到 P 型半导体，多数载流子为空穴。杂质半导体的电导率远高于本征半导体，是制造半导体器件的基础。

64、PN 结

答案：

PN 结是将 P 型半导体和 N 型半导体制作在同一块半导体基片上，在其交界面形成的结构。PN 结具有单向导电性：正向偏置时导通，反向偏置时截止。PN 结是二极管、双极型晶体管（BJT）以及 MOSFET 中源漏区与衬底之间隔离结构的基础。

65、 集成电路制造中，外延生长的核心目的是（）

- A、 增加晶圆厚度
- B、 用同质材料形成不同掺杂种类及浓度而具有不同性能的晶体层
- C、 提高晶圆光洁度
- D、 制作绝缘层

答案： B

66、光刻工艺在集成电路制造中的核心作用是（）

- A、 对晶圆进行清洗
- B、 把掩模图形转换为晶圆上的器件结构
- C、 形成半导体掺杂层
- D、 制作金属互连线

答案： B

67、正性光刻胶的显影特点为（）

- A、 曝光区域溶于显影液，图像与掩模一致
- B、 曝光区域难溶于显影液，图像与掩模相反
- C、 未曝光区域溶于显影液，图像与掩模相反
- D、 曝光与未曝光区域均不溶于显影液

答案： A

68、集成电路制造中，半导体掺杂最主要的两种方法是（）

- A、 氧化和淀积
- B、 光刻和刻蚀
- C、 离子注入和热扩散
- D、 外延和镀膜

答案： C

69、与热扩散掺杂相比，离子注入法的核心优点是（ ）

- A、 设备成本极低
- B、 可精确控制杂质含量和穿透深度
- C、 无晶格损伤
- D、 掺杂速度极快

答案： B

70、关于集成电路制造中的氧化工艺，下列说法正确的是（ ）。

- A、 湿法氧化生长速率比干法氧化快，但生成的二氧化硅层质量较差
- B、 干法氧化使用氧气和水蒸气的混合气体作为氧化源
- C、 湿法氧化生成的二氧化硅层质量优于干法氧化，常用于栅氧化层的制备
- D、 干法氧化生长速率更快，适合厚氧化层的生长

答案： A

71、离子注入工艺的主要优点是：（ ）

- A、 掺杂浓度均匀
- B、 无需退火
- C、 掺杂深度可控
- D、 高温工艺

答案： C

72、光刻工艺中，负性光刻胶的特点是：（ ）

- A、 感光部分被保留，未感光部分被刻蚀
- B、 未感光部分被保留，感光部分被刻蚀
- C、 全部保留
- D、 全部刻蚀

答案： A

73、光刻工艺中，正性光刻胶的特性是（ ）。

- A、 感光部分保留，未感光部分溶解
- B、 未感光部分保留，感光部分溶解
- C、 对黄光敏感

D、 仅用于金属层

答案： B

74、下列半导体集成电路工艺中不属于外延生长工艺的是 （ ）。

A、 LPE

B、 MOVPE

C、 MBE

D、 CVD

答案： D

75、以下哪个不属于集成电路的制造工艺？

A、 光刻

B、 蚀刻

C、 射频

D、 化学气相沉积

答案： C

76、在集成电路制造中，用于去除不需要材料的过程称为？（ ）

A、 沉积

B、 光刻

C、 离子注入

D、 刻蚀

答案： D

77、集成电路制造中，氧化工艺用于（ ）。

A、 形成绝缘层

B、 去除杂质

C、 提高导电性

D、 光刻

答案： A

78、在氧化工艺中，_____法氧化（使用水蒸气）生长速率快，但生成的二氧化硅层质量较差；_____法氧化（使用氧气）生长速率慢，但生成的氧化层致密、质量好。

答案：

湿

；

干

；

79、在集成电路制造中，淀积与刻蚀是互连线形成的核心工艺。其中，
_____（填“加法”或“减法”）工艺用于在晶圆表面沉积材料薄膜，
_____（填“加法”或“减法”）工艺用于选择性地去除材料。

答案：

加法

；

减法

；

80、离子注入与热扩散是两种主要的掺杂工艺。其中，掺杂深度较深、掺杂后需要一次退火处理的是_____工艺。

答案：

离子

；

81、掺杂工艺主要有两种方法：一种是利用高温下杂质原子扩散进入硅衬底的_____工艺；另一种是将杂质离子加速后注入硅衬底的_____工艺。

答案：

热扩散

；

离子注入

；

82、光刻胶分为正性和负性两种。使用_____性光刻胶时，感光区域在显影液中被溶解，形成的图形与掩模版相同。

答案：

正

;

83、光刻工艺中，掩模版（Mask）用于将设计好的电路图形转移到晶圆上。

答案： 正确

84、负性光刻胶在曝光后，感光区域在显影液中被溶解，未感光区域保留。

答案： 错误

85、光刻工艺的曝光步骤是在黄光环境下进行的，以避免光刻胶被非曝光区域感光。

答案： 正确

86、湿法氧化生成的二氧化硅层质量优于干法氧化，因此常用于栅氧化层的制备。

答案： 错误

87、离子注入工艺完成后，晶格会受到损伤，需要进行退火处理以修复晶格并激活杂质。

答案： 正确

88、在集成电路制造中，淀积和刻蚀是互连线形成的核心工艺步骤。

答案： 正确

89、光刻胶对黄光不敏感，因此光刻工艺通常在黄光环境下进行。

答案： 正确

90、光刻胶对大部分可见光灵敏，对黄光不灵敏，因此在光刻制程常在黄光下操作。（ ）

答案： 正确

91、下列集成电路工艺中，潜在速度最高的是（ ）

- A、 CMOS
- B、 双极型硅
- C、 GaAs
- D、 BiCMOS

答案： C

92、以下集成电路器件工艺中，哪种是当前占统治地位的工艺路线？

- A、 ECL 技术
- B、 CMOS 技术
- C、 NMOS 技术
- D、 BiCMOS 技术

答案： B

93、硅栅工艺出现后，MOS 制作工艺得到了极大的改善，其原因主要是（ ）。

- A、 硅栅工艺形成了自对准技术
- B、 硅栅比铝栅成本低
- C、 硅栅容易制作
- D、 器件集成度更高

答案： A

94、关于 CMOS 工艺中的阱（Well）形成，下列说法正确的是（ ）。

- A、 N 阱工艺中，PMOS 晶体管直接制作在 P 型衬底上
- B、 深 N 阱工艺的主要作用是降低 PMOS 晶体管的阈值电压
- C、 双阱工艺可以同时优化 NMOS 和 PMOS 的性能，实现更好的电性隔离
- D、 阱的形成通常采用外延生长工艺，而非掺杂工艺

答案： C

95、BiCMOS 工艺的主要优点是（ ）。

- A、 只集成了双极型晶体管，功耗极低
- B、 综合了双极型器件的高跨导、强驱动能力和 CMOS 器件的高集成度、低功耗优点
- C、 只集成了 CMOS 器件，制造成本低
- D、 适用于纯数字电路设计，不适用于模拟电路

答案： B

96、在 CMOS 工艺中，用于实现器件之间电隔离的常用技术是（ ）。

- A、 场氧
- B、 离子注入掺杂
- C、 金属互连

D、多晶硅栅极形成

答案： A

97、两种类型的半导体结合形成 PN 结，金属与半导体结合形成_____结，金属与重掺杂半导体结合形成_____结。

答案：

肖特基

；

欧姆

；

98、根据金属的种类及半导体掺杂浓度的不同，可形成两种不同的接触类型，分别是_____接触和_____接触。

答案：

肖特基

；

欧姆

；

99、CMOS 技术因其低功耗、高噪声容限和高集成度等优势，已成为当前主流工艺。

答案： 正确

100、在 NMOS 中，衬底上加上负电压偏置，会使阈值电压()。

A、增大

B、不变

C、减小

D、可大可小

答案： A


101、MOS 管一旦出现_____现象，此时的 MOS 管将进入饱和区。

A、导电

- B、反型
- C、夹断
- D、耗尽

答案： C

102、下图中的 MOS 管工作在_____区（假定阈值电压 $V_{th}=0.7V$ ）。



- A、三极管
- B、深三极管
- C、饱和
- D、截止

答案： C

103、对于 MOS 器件, 器件如果进入三极管区(线性区), 跨导将_____。

- A、增加
- B、减少
- C、不变
- D、可能增加也可能减小

答案： B

104、在 W/L 保持不变的情况下, 跨导随过驱动电压和漏电流变化的关系是（）。

- A、跨导随过驱动电压增大而增大, 跨导随漏电流增大而增大。
- B、跨导随过驱动电压增大而增大, 跨导随漏电流增大而减小。

C、跨导随过驱动电压增大而减小，跨导随漏电流增大而增大。

D、跨导随过驱动电压增大而减小，跨导随漏电流增大而减小。

答案： A

105、采用二极管连接的 CMOS，因漏极和栅极电势相同，这时晶体管总是工作在（ ）。

A、线性区

B、饱和区

C、截止区

D、亚阈值区

答案： B

106、MOS 器件中，保持 V_{DS} 不变，随着 V_{GS} 的增加，MOS 器件（ ）。

A、从截止区——>饱和区——>线性区

B、从饱和区——>截止区——>线性区

C、从饱和区——>线性区——>截止区

D、从截止区——>线性区——>饱和区

答案： A

107、增大 MOSFETs 的沟道长度, 会使等效的输出电阻()。

A、

增大

B、不变

C、减小

D、可大可小

答案： A

108、在 CMOS 模拟集成电路中，PMOS 管的衬底（Bulk）通常应接（ ）。

A、最低电位（GND）

B、最高电位（VDD）

C、输入端

D、输出端

答案： B

109、导致 MOSFET 阈值电压随源-衬电压 V_{sb} 增大而升高的现象称为（ ）。

- A、 沟道长度调制效应
- B、 短沟道效应
- C、 体效应
- D、 窄沟道效应

答案： C

110、关于沟道长度调制效应，下列说法正确的是（ ）。

- A、 沟道长度 L 越大，沟道长度调制效应越明显
- B、 沟道长度调制效应使 MOSFET 在饱和区的输出电阻 r_o 增大
- C、 沟道长度调制效应使饱和区漏极电流 I_D 随 V_{DS} 增大而增大
- D、 沟道长度调制效应与 L 无关

答案： C

111、CMOS 模拟集成电路中，PMOS 管的衬底（Bulk）通常接（ ），NMOS 管的衬底通常接（ ）。

- A、 V_{DD} , V_{DD}
- B、 GND , GND
- C、 V_{DD} , GND
- D、 GND , V_{DD}

答案： C

112、下列因素中，会使 MOSFET 阈值电压 $|V_{TH}|$ 升高的是（ ）。

- A、 增加栅氧化层厚度 t_{ox}
- B、 降低衬底掺杂浓度 N_{sub}
- C、 升高温度
- D、 减小沟道长度 L

答案： A

113、以下关于 MOS 管伏安特性的描述，正确的是？

- A、 漏极电流仅由栅源电压决定，与漏源电压无关
- B、

饱和区漏极电流近似为恒定值，与漏源电压弱相关

C、截止区漏极电流远大于饱和区

D、线性区漏极电流随栅源电压增大而减小

答案： B

114、在理想情况下，当 MOS 管处于饱和区时，漏极电流 （ ） 。

A、随漏源电压增大而增大

B、随漏源电压增大而减少

C、几乎不随源漏电压变化

D、以上都不对

答案： C

115、MOS 管漏极电流的变化量除以栅源电压的变化量是 （ ） 。

A、跨导

B、电阻

C、电导

D、跨阻

答案： A

116、以下关于 MOS 管输出特性曲线的描述，错误的是 （ ） 。

A、线性区的斜率不变

B、分为截止区、饱和区和线性区

C、饱和区时对应恒流特性

D、截止区时对应电流为 0

答案： A

117、以下哪种结构是 MOS 管的核心绝缘层？

A、金属铝层

B、二氧化硅（ SiO_2 ）层

C、多晶硅层

D、硅衬底层

答案： B

118、以下哪个因素会直接影响 MOS 管的阈值电压？

- A、漏极负载电阻
- B、栅氧化层厚度
- C、源极串联电阻
- D、电路的工作频率

答案： B

119、以下哪种工艺调整可以降低 NMOS 管的阈值电压？

- A、增加栅氧化层厚度
- B、减小衬底掺杂浓度
- C、提高衬底偏置电压
- D、减小沟道长度

答案： B

120、MOS 管的体效应是由以下哪个电压引起的？

- A、栅源电压 V_{GS}
- B、漏源电压 V_{DS}
- C、源衬电压 V_{SB}
- D、漏衬电压 V_{DB}

答案： C

121、体效应会对 MOS 管的阈值电压产生什么影响？

- A、使 NMOS 管阈值电压升高
- B、使 NMOS 管阈值电压降低
- C、对阈值电压无影响
- D、仅影响 PMOS 管，不影响 NMOS 管

答案： A

122、体效应的本质是？

- A、源极电阻的交流负反馈
- B、衬底偏置改变耗尽区宽度，进而影响阈值电压
- C、沟道长度调制导致的漏极电流变化
- D、氧化层电荷导致的阈值电压漂移

答案： B

123、为了减小体效应的影响，通常采取以下哪种措施？

- A、 增加源衬电压 V_{SB}
- B、 将源极与衬底短接
- C、 增加栅氧化层厚度
- D、 减小沟道宽度

答案： B

124、温度升高时，MOS 管的阈值电压会发生什么变化？

- A、 NMOS 管阈值电压降低
- B、 NMOS 管阈值电压升高
- C、 对阈值电压无影响
- D、 仅影响 PMOS 管，不影响 NMOS 管

答案： A

125、沟道长度调制效应的本质是？

- A、 漏源电压增大时，有效沟道长度缩短，漏极电流增大
- B、 栅源电压增大时，有效沟道长度缩短，漏极电流增大
- C、 源衬电压增大时，有效沟道长度缩短，漏极电流增大
- D、 温度升高时，有效沟道长度缩短，漏极电流增大

答案： A

126、关于增强型 NMOS 晶体管的工作原理，下列说法正确的是（ ）。

- A、 当 $V_{GS} > V_{TH}$ 时，沟道中的载流子为空穴
- B、 当 $V_{GS} > V_{TH}$ 时，栅极下方形成反型层，载流子为电子
- C、 耗尽型 NMOS 与增强型 NMOS 的区别在于衬底材料不同
- D、 增强型 NMOS 在 $V_{GS}=0$ 时已存在导电沟道

答案： B

127、一个 NMOS 管，已知 $V_{GS} = 1.5V$ ， $V_{DS} = 0.1V$ ， $V_{TH} = 0.6V$ ，它工作在（ ）。

- A、 截止区
- B、 线性区

C、 饱和区

D、 击穿区

答案： B

128、关于 MOSFET 的跨导 g_m ，下列说法错误的是（ ）。

A、 跨导的定义为 $g_m = \frac{\partial I_D}{\partial V_{GS}}$

B、 在饱和区， $g_m = \mu_n C_{ox} \frac{W}{L} (V_{GS} - V_{TH})$

C、 在饱和区，当 $\frac{W}{L} = \text{常数}$ 时， g_m 与漏极电流 $\sqrt{I_D}$ 成正比

D、 在饱和区， g_m 与沟道长度 L 成正比

答案： D

129、导致 MOSFET 阈值电压随源极-衬底电压 V_{SB} 增大而升高的现象称为（ ）。

A、 沟道长度调制效应

B、 短沟道效应

C、 体效应（衬偏效应）

D、 窄沟道效应

答案： C

130、关于沟道长度调制效应，下列说法正确的是（ ）。

A. B. C. 1 D. 沟道长度 L 越大，沟道长度调制效应越明显

A、 该效应仅在 MOSFET 工作在线性区时出现


B、 该效应使饱和区的 I_D 完全独立于 V_{DS}

C、 该效应导致输出电阻 r_o 为有限值， $r_o \approx \frac{1}{\lambda I_D}$

D、 沟道长度 L 越大，沟道长度调制效应越明显

答案： C

131、下图是 MOSFET 的低频小信号等效模型，图中 $g_m V_{GS}$ 代表（ ）。



- A、 栅极输入电阻
- B、 漏极输出电阻
- C、 栅源电压控制的漏极受控电流源
- D、 衬底偏置效应产生的附加电流源

答案： C

132、增强型 NMOS 晶体管在 V_{GS} _____ V_{TH} 时开始形成导电沟道，沟道中的载流子是_____。

答案：

大于；>

；

电子

；

133、由于体效应（衬偏效应），当源极-衬底电压 V_{SB} 增大时，阈值电压 $|V_{TH}|$ 会_____（填“升高”或“降低”）。

答案：

升高

；

134、沟道长度调制效应导致饱和区的漏极电流 I_D 随 V_{DS} 增大而_____（填“增大”或“减小”）

答案：

增大

；

135、沟道长度调制效应使 MOSFET 在饱和区的输出电阻趋于无穷大。

答案： 错误

136、温度升高时，MOSFET 的阈值电压通常会升高。

答案： 错误

137、标准 CMOS 工艺中，NMOS 晶体管的衬底材料是_____型半导体，PMOS 晶体管的衬底制作在_____阱中。

答案：

P

；

N

；

138、沟道长度调制系数 λ 与沟道长度 L 的关系是： L 越大， λ 越_____（填“大”或“小”），输出电阻 r_o 越_____（填“大”或“小”）。

答案：

小

；

大

；

139、PMOS 管导通时，沟道中的载流子是电子。

答案： 错误

140、在线性区（深三极管区），当 V_{DS} 很小时，MOSFET 可等效为一个_____，其导通电阻 R_{on} 的表达式为 $R_{on} =$ _____。

答案：

电阻

；

$\frac{1}{\mu_n C_{ox} L W (V_{GS} - V_{TH})}$

;

141、MOS 管的过驱动电压定义为 $V_{OD} = \underline{\hspace{2cm}}$ 。

答案:

$$V_{GS} - V_{TH}; V_{GS} - V_{TH}$$

;

142、MOSFET 的阈值电压 V_{TH} 表达式为 $V_{TH} = \phi_{MS} + 2\phi_F + \frac{\sqrt{4\epsilon_s q N_A \phi_F}}{C_{ox}}$ ，其中 $\phi_F = \frac{kT}{q} \ln \frac{N_A}{n_i}$ 。当衬底掺杂浓度 N_A 增大时， V_{TH} 会 （填“增大”或“减小”），这是因为 增大导致耗尽层电荷增加。

答案:

增大

;

ϕ_F ；表面势；费米能级

;

143、在长沟道 MOSFET 的饱和区，跨导 g_m 与漏极电流 I_D 的关系为

$g_m = \sqrt{2\mu_n C_{ox} \frac{W}{L} I_D}$ ；若将晶体管的宽长比 $\frac{W}{L}$ 增大为原来的 4 倍，且保持 I_D 不变，则 g_m 增大为原来的 倍；若保持 $\frac{W}{L}$ 不变，将 I_D 增大为原来的 4 倍，则 g_m 增大为原来的 倍。

答案:

2

;

2

;

144、对于工作在饱和区的 NMOS 管，其漏极电流表达式为

$$I_D = \frac{1}{2} \mu_n C_{ox} \frac{W}{L} (V_{GS} - V_{TH})^2, \text{ 已知 } \mu_n C_{ox} = 200 \mu A/V^2,$$

阈值电压 $V_{TH} = 0.7V$, $\frac{W}{L} = 10$ ，若要使 $I_D = 1mA$ ，则所需的栅源电压 $V_{GS} = \underline{\hspace{2cm}} V$ 。

答案：

1.7

；

145、阈值电压

答案：

阈值电压是指使 MOSFET 栅极下方硅表面从多数载流子类型反型为少数载流子类型（即形成导电沟道）所需的最小栅源电压。

146、过驱动电压

答案：

过驱动电压定义为 $V_{od} = V_{GS} - V_{TH}$ ，表示栅源电压超过阈值电压的部分。过驱动电压决定了 MOSFET 的导通程度： V_{od} 越大，沟道电导越大，漏极电流越大。

147、体效应

答案：

体效应（又称衬偏效应）是指由于 MOSFET 的源极与衬底之间存在的电压差而导致阈值电压发生变化的现象。

148、沟道长度调制效应

答案：

沟道长度调制效应是 MOSFET 工作在饱和区时出现的一种二级效应。当 V_{DS} 增大时，沟道夹断点向源极方向移动，导致有效沟道 L_{eff} 减小。根据 $L_{eff} \propto 1 / (V_{DS} - V_{Dsat})$ ，漏极电流 I_D 会随 V_{DS} 的增大而略有增加，使饱和区输出特性曲线向上倾斜。

149、跨导（gm）

答案：

跨导 g_m 是 MOSFET 的重要小信号参数, 定义为漏极电流 I_D 对栅源电压 V_{GS} 的偏导数, 表征栅源电压对漏极电流的控制能力。

150、下列哪种结构不属于片上集成电容（ ）。

- A、 MIM 电容
- B、 叉指电容
- C、 电解电容
- D、 MOS 电容

答案： C

151、互连线产生串扰的主要寄生参数是（ ）。

。

- A、 串联电阻
- B、 线间耦合电容
- C、 衬底电容
- D、 寄生电感

答案： B

152、MOS 管作为有源电阻, 想要获得近似线性可调电阻, 应工作在（ ）。

- A、 饱和区
- B、 线性区（三极管区）
- C、 截止区
- D、 击穿区

答案： B

153、降低互连线串扰的可行方法不包括（ ）

- A、 增大线间距
- B、 增加屏蔽地线
- C、 缩短并行长度
- D、 减小线宽

答案： D

154、关于集成电路中的无源器件，下列说法正确的是（ ）。

- A、 集成电路中的电阻只能使用多晶硅材料制作
- B、 电容可以通过金属-绝缘体-金属（MIM）结构实现
- C、 电感在集成电路中易于实现且品质因数很高
- D、 互连线不属于无源器件范畴

答案： B

155、关于互连线的寄生效应，下列说法错误的是（ ）。

- A、 互连线存在寄生电阻、寄生电容和寄生电感
- B、 随着特征尺寸缩小，互连线的寄生效应变得更加显著
- C、 趋肤效应会使高频电流集中在导线表面，等效电阻减小
- D、 增加金属线宽度可以减小寄生电阻

答案： C

156、以下 SPICE 语句中，用于定义 NMOS 晶体管的正确格式是（ ）。

- A、 M1 D G S B NMOS W=2u L=1u
- B、 Q1 C B E NPN
- C、 R1 N1 N2 1k
- D、 C1 N1 N2 1p

答案： A

解析：

157、关于 SPICE 中的独立电压源，下列说法正确的是（ ）。

- A、 直流电压源只能用“DC”关键字声明
- B、 VIN 1 0 SIN(0 1 60) 表示一个频率为 60Hz、峰值为 1V 的正弦波电压源
- C、 PULSE 函数不能定义信号的上升时间和下降时间
- D、 EXP 函数用于产生正弦波形

答案： B

158、在集成电路中，常用作高值电阻的材料是（ ）。

- A、 金属铝
- B、 多晶硅
- C、 N+有源区

D、 铜

答案： C

159、关于互连线的寄生电容，下列说法错误的是（ ）。

A、 寄生电容包括平行板电容和边缘电容

B、 寄生电容会导致信号延迟增加

C、 寄生电容会随着互连线间距增大而增大

D、 在先进工艺中，采用低介电常数（low-k）材料可以减小寄生电容

答案： C

160、在 SPICE 中，以下哪个语句用于定义电路中的电容元件？（ ）

A、 R1 N1 N2 1k

B、 C1 N1 N2 1p

C、 L1 N1 N2 1n

D、 V1 N1 N2 DC 5

答案： B

161、关于集成电路中的有源器件，下列说法正确的是（ ）。

A、 CMOS 工艺中只能制造 MOSFET，不能制造 BJT

B、 BiCMOS 工艺可以同时集成 BJT 和 CMOS 器件

C、 所有有源器件的 SPICE 模型参数都是相同的

D、 二极管不属于有源器件

答案： B

162、集成电路中的无源器件主要包括电阻、电容、电感和_____。

答案：

互连线

；

163、互连线常见的三种寄生效应是寄生电阻、寄生电容和寄生_____。

答案：

电感

；

164、在 SPICE 中，.model 语句用于定义器件的_____参数。

答案：

模型

；

165、BiCMOS 工艺综合了双极型晶体管的高跨导、强驱动能力和_____器件的高集成度、低功耗优点。

答案：

CMOS

；

166、在先进 CMOS 工艺中，为减小互连线寄生电容，常采用低介电常数（low-k）材料作为_____。

答案：

介质层

；

167、集成电路中的互连线只存在寄生电阻，不存在寄生电容和寄生电感。

答案： 错误

168、多晶硅材料在集成电路中只能用于制作 MOS 管的栅极，不能用于制作电阻。

答案： 错误

169、CMOS 工艺只能制造 MOSFET，无法制造双极型晶体管（BJT）。

答案： 错误

170、互连线的寄生电容会导致信号传输延迟增加。

答案： 正确

171、在先进集成电路工艺中，铜（Cu）因其电阻率低、抗电迁移能力强，已成为互连线的主流材料。

答案： 正确

172、SPICE

答案：

SPICE (Simulation Program with Integrated Circuit Emphasis) 是集成电路仿真程序的简称, 由加州大学伯克利分校开发, 是目前最广泛使用的模拟电路仿真工具。SPICE 可以对电路进行直流工作点分析 (.op)、直流扫描分析 (.dc)、瞬态分析 (.tran)、交流小信号分析 (.ac) 等。SPICE 语言和模型格式已成为行业标准。

173、关于 SPICE 中的交流小信号分析 (.ac), 下列说法正确的是 ()。

- A、.ac 分析用于计算电路的直流工作点
- B、.ac 分析可以仿真电路的频率响应 (如增益和相位)
- C、.ac 分析需要指定瞬态分析的步长
- D、.ac 分析只能用于数字电路仿真

答案: B

174、语句 “VCC 10 0 DC 5” 中节点 “10” 为电源 VCC 的 ()。

- A、正极
- B、负极
- C、地
- D、控制端

答案: A

175、直流工作点分析中, 电容等效为 ()。

- A、开路
- B、短路
- C、电阻
- D、电流源

答案: A

176、SPICE 程序中, 分段线性信号源的关键字是 ()。

- A、SIN
- B、PULSE
- C、PWL
- D、EXP

答案: C

177、以下是一个 CMOS 反相器的 SPICE 网表片段, 回忆 CMOS 反相器电路结构, 将网表文件正确填写完毕:

CMOS Inverter

M1 Out In _____ PMOS W=4u L=1u

M2 Out In _____ NMOS W=2u L=1u

A、 0、 0、 Vdd、 Vdd

B、 Vdd、 Vdd、 0、 0

C、 Vdd、 0、 Vdd、 0

D、 0、 Vdd、 0、 Vdd

答案: B

178、SPICE 中用于直流工作点分析的语句是: ()

A、 .tran

B、 .ac

C、 .op

D、 .dc

答案: C

179、. 以下是一个 CMOS 反相器的 SPICE 网表片段, 回忆 CMOS 反相器电路结构, 将网表文件正确填写完毕:

CMOS Inverter

M1 Out In Vdd Vdd _____ W=4u L=1u

M2 Out In 0 0 _____ W=2u L=1u

A、 CMOS、 NMOS

B、 MOSFET、 MOSFET

C、 PMOS、 NMOS

D、 NMOS、 PMOS

答案: C

180、在 SPICE 网表中, 下列关于节点命名的说法正确的是 ()。

A、 节点名只能用数字表示, 不能用字母

B、 节点名“0”被保留用于表示电路的地 (GND)

- C、 电源 Vdd 和地 GND 必须使用同一个节点名
- D、 节点名不区分大小写，但 Vdd 和 vdd 被视为不同节点

答案： B

181、在 SPICE 中，要执行直流转移特性分析（如扫描输入电压，观察输出电压变化），应使用的分析语句是（ ）。

- A、 .op
- B、 .tran
- C、 .ac
- D、 .dc

答案： D

182、以下 SPICE 语句中，用于定义一个脉冲电压源的正确格式是（ ）。

- A、 VIN 1 0 DC 5
- B、 VIN 1 0 SIN(0 1 60)
- C、 VIN 1 0 PULSE(0 5 1n 2n 2n 4n 12n)
- D、 VIN 1 0 EXP(0 1 0 1u)

答案： C

183、关于 SPICE 中的瞬态分析（.tran），下列说法正确的是（ ）。

- A、 .tran 分析用于计算电路的直流工作点
- B、 .tran 分析可以观察电压、电流随时间变化的波形
- C、 .tran 分析只能用于数字电路仿真
- D、 .tran 分析不需要指定步长

答案： B

184、在 SPICE 的特性分析语句中，用作直流工作点分析的语句格式为.AC。
（ ）

答案： 错误

185、在 SPICE 的特性分析语句中，用作直流工作点分析的语句格式为.OP。
（ ）

答案： 正确

186、.op 分析语句用于执行直流扫描分析，可以观察电压随输入电压扫描的变化曲线。

答案： 错误

187、.ac 分析语句用于执行交流小信号频率响应分析，可以仿真电路的增益和相位随频率的变化。

答案： 正确

188、用于执行直流工作点分析（计算各节点静态电压、电流）的 SPICE 语句是“_____”。

答案：

.op

；

189、在 SPICE 网表中，节点名“_____”被保留用于表示电路的地（GND）。

答案：

0

；

190、在 SPICE 的特性分析语句中，.tran 语句用于频域响应仿真。（ ）

答案： 错误

191、天线效应指长金属导线在刻蚀时积累电荷损坏栅氧化层，可以通过跳线泄放。（ ）

答案： 正确

192、用于执行直流扫描分析（如扫描输入电压，观察输出电压变化）的 SPICE 语句是“_____”。

答案：

.dc

；

193、在 SPICE 瞬态分析中，若语句为 .tran 0.5n 200n，则输出数据点的间隔为_____ns，总仿真时间为_____ns。

答案：

0.5

;

200

;

194、在集成电路版图设计中，DRC 的主要作用是（ ）。

- A、 验证版图与电路原理图是否一致
- B、 提取版图中的寄生参数
- C、 检查版图是否符合制造工艺的几何规则
- D、 生成用于制造的光罩数据

答案： C

195、关于版图设计中的 LVS (Layout vs. Schematic)，下列说法正确的是（ ）。

- A、 LVS 用于检查版图是否符合设计规则
- B、 LVS 用于验证版图的连接关系是否与电路原理图一致
- C、 LVS 可以自动修正版图中的错误
- D、 LVS 只能在完成 DRC 检查后才能运行

答案： B

196、关于版图设计中的 ESD 保护，下列说法正确的是（ ）。

- A、 ESD 保护电路通常放置在芯片的核心运算单元附近
- B、 ESD 保护器件应尽可能远离 I/O PAD
- C、 ESD 保护电路的主要作用是防止静电放电损坏芯片内部电路
- D、 ESD 保护电路不需要在版图中特别设计，由工艺自动实现

答案： C

197、在版图设计中，为了提高关键器件（如差分对管）的匹配精度，通常采用的布局方式是（ ）。

- A、 将器件随意放置
- B、 将器件尽量远离
- C、 采用共中心 (Common-Centroid) 布局
- D、 将器件尺寸做得尽可能小

答案： C

198、关于 CMOS 电路中的闩锁效应（Latch-up），下列说法正确的是（ ）。

- A、 闩锁效应是由单个 MOS 管的沟道长度调制效应引起的
- B、 闩锁效应只发生在 NMOS 晶体管中
- C、 闩锁效应可以通过增加阱和衬底的接触密度来抑制
- D、 闩锁效应是 CMOS 电路正常工作所必需的现象

答案： C

199、关于天线效应（Antenna Effect），下列说法错误的是（ ）。

- A、 天线效应发生在集成电路制造过程中的等离子体刻蚀步骤
- B、 天线效应是指长金属线收集电荷击穿栅氧化层的现象
- C、 天线效应可以通过添加跳线（Strap）来避免
- D、 天线效应只与 PMOS 晶体管有关，与 NMOS 无关

答案： D

200、在版图设计中，电阻的方块电阻值通常取决于（ ）。

- A、 电阻的宽度和长度
- B、 电阻所在层的材料类型和掺杂浓度
- C、 电阻的形状是否规则
- D、 电阻周围是否有保护环

答案： B

201、关于版图设计中的保护环（Guard Ring），下列说法正确的是（ ）。

- A、 保护环只能用于隔离 NMOS 器件
- B、 保护环的主要作用是提高晶体管的跨导
- C、 保护环可以吸收少数载流子，抑制闩锁效应
- D、 保护环会增加芯片面积，因此应尽量避免使用

答案： C

202、在集成电路版图设计中，**DRC** 的全称是____，用于检查版图是否符合制造工艺的几何规则。

答案：

设计规则检查；Design Rule Check

;

203、版图设计中，LVS 的全称是____，用于验证版图与电路原理图的连接关系是否一致。

答案：

版图与原理图对照；Layout vs. Schematic

;

204、已知某工艺层的方块电阻值为 $R_{\square} = 100 \Omega / \square$ ，若设计一个宽度 $W = 1 \mu m$ ，长度 $L = 5 \mu m$ 的电阻，其阻值为____ Ω 。

答案：

500

;

205、CMOS 电路中，由寄生 PNPN 结构触发导通引起的低阻通路现象称为____效应。

答案：

闩锁；Latch-up

;

206、为抑制闩锁效应，通常在 NMOS 和 PMOS 区域周围添加____，用于收集少数载流子。

答案：

保护环；Guard Ring

;

207、在等离子体刻蚀过程中，暴露的金属线会像天线一样收集电荷，可能击穿栅氧化层，这种现象称为____效应。

答案：

天线

;

208、版图设计规则中的最小线宽和最小间距是由电路功能需求决定的，与制造工艺无关。

答案： 错误

209、在版图设计中，增加金属线的宽度可以减小其寄生电阻，但会增加寄生电容。

答案： 正确

210、LVS 检查通过后，意味着版图一定满足所有设计规则，无需再进行 DRC 检查。

答案： 错误

211、ESD 保护电路通常设计在芯片的 I/O PAD 附近，用于防止静电放电损坏内部电路。

答案： 正确

212、在版图设计中，关键器件（如差分对管）应尽量远离，以减小相互干扰。

答案： 错误

213、保护环（Guard Ring）的主要作用是提高晶体管的跨导，从而提升电路性能。

答案： 错误

214、闩锁效应（Latch-up）

答案：

闩锁效应是 CMOS 集成电路中由于寄生 PNP 结构（可控硅 SCR）被意外触发导通而引发的一种失效现象。在 CMOS 工艺中，NMOS 的 P 衬底和 N+源漏、PMOS 的 N 阱和 P+源漏会形成横向和纵向的寄生双极型晶体管，构成 PNP 四层结构。当该结构被触发导通时，会在电源（VDD）和地（GND）之间形成低阻通路，产生大电流甚至烧毁芯片。抑制方法包括：增加阱和衬底的接触密度、使用保护环（Guard Ring）、采用深 N 阱工艺或 SOI 技术等。

215、ESD（静电放电）

答案：

ESD（Electrostatic Discharge，静电放电）是指静电荷在不同静电势的物体之间瞬间转移的现象。在集成电路制造、封装、测试和使用过程中，ESD 事件可能产生高达数千伏的电压，击穿栅氧化层或损坏 PN 结，导致芯片永久失效。ESD 保护电路（如 GGNMOS、SCR、二极管等）设计在 I/O PAD 附近，在 ESD 事件发生时提供低阻抗泄放路径，保护内部核心电路。

216、天线效应 (Antenna Effect)

答案:

天线效应是集成电路制造过程中，在等离子体刻蚀工艺步骤中出现的一种损伤现象。当暴露的金属线或多晶硅线（如同天线）在等离子体中收集电荷时，如果积累的电荷足够多，会通过与之相连的薄栅氧化层放电，击穿栅氧化层，造成器件永久损坏。抑制天线效应的方法包括：添加跳线（Strap）来分段金属线、插入反偏二极管来泄放电荷、限制金属线的长宽比等。

217、电阻负载共源级放大器中，下列措施不能提高放大器小信号增益的是_____。

- A、 增大器件宽长比
- B、 增大负载电阻
- C、 降低输入信号直流电平
- D、 增大器件的沟道长度 L

答案： C

解析：

218、共源共栅放大器结构的一个重要特性就是输出阻抗_____。

- A、 低
- B、 一般
- C、 高
- D、 很高

答案： D

219、对于共源共栅放大电路，如果不考虑器件沟道调制效应时，仅考虑器件的衬底偏置效应，则电压增益会（ ）。

- A、 增大
- B、 不变
- C、 减小
- D、 可能增大也可能减小

答案： B

解析：课本 P77 页第一段。

220、电阻负载共源级放大器中，下列措施不能提高放大器小信号增益的是（ ）。

- A、 增大器件宽长比
- B、 降低输入信号直流电平
- C、 增大器件的沟道长度 L
- D、 增大负载电阻

答案： B


解析：

221、下面几种电路中增益线性度最好的是（ ）。

- A、 源极负反馈共源级放大器
- B、 电流源负载共源级放大器
- C、 电阻负载共源级放大器
- D、 二极管负载共源级放大器

答案： D

222、下面放大器的增益错误的是（ ）。




A、
$$-\sqrt{\frac{u_n (W/L)_1}{u_p (W/L)_2}}$$

- B、 $-\frac{g_{m1}}{g_{m2}}$
- C、 $-g_{m1}r_{o1} \parallel r_{o2}$
- D、 $-\frac{|V_{GS2} - V_{TH2}|}{(V_{GS1} - V_{TH1})}$

答案： C

223、下图中的 r_{in} 为（）。



- A、 $\frac{1}{g_m} \parallel r_o$
- B、 $\frac{1}{g_m + g_{mb} + g_{ds}}$
- C、 $\frac{1}{g_m + g_{mb}}$
- D、 r_o


答案： B

224、不能确定输出直流电压的共源极放大器是（ ）的共源极放大器。

- A、 电流源负载
- B、 电阻负载
- C、 二极管连接负载
- D、 二极管和电流源并联负载

答案： A

225、下面放大器的小信号增益为（ ）。



A、
$$-\frac{g_m r_o}{1 + g_m R_s}$$

B、 1


C、
$$-g_m r_o$$

D、 理论上无穷大

答案： C

解析： 课本 P63

226、下面放大器的小信号增益为（ ）。



A、
$$-\frac{g_m r_o}{1 + g_m R_s}$$

B、
$$-\frac{g_m R_D}{1 + g_m R_s}$$

C、 1

D、
$$-g_m R_D$$

答案： B

227、小信号输出电阻相对最小的放大器是（ ）。

•

•

A、 共源共栅级放大器

B、 共源级放大器

C、 共栅级放大器

D、 源级跟随器

答案： D

228、电流源可以起一个电阻的作用，而且不消耗（）的电压余度。

A、 变化

B、 过低

C、 恒定

D、 过高

答案： D

229、小信号输入电阻最小的放大器是（）。

A、 源级跟随器

B、 共源级放大器

C、 共源共栅级放大器

D、 共栅级放大器

答案： D

230、P 衬 N 阱 CMOS 工艺中，Cascode 放大器中两个尺寸相同且均工作在饱和区的 NMOS 管具有不相同的（ ）。

A、 g_m

B、 $\mu_n C_{ox}$

C、 g_{mb}

D、 r_o

答案： C

231、共源共栅放大器结构的一个重要特性就是输出阻抗（）。

A、 一般


B、 高

C、 低

D、 很高

答案： D


232、下图放大电路的小信号增益为（ ）。



- A、 $-g_{m1}R_D$
- B、 $-g_{m1} \cdot [r_{o2} \parallel R_D]$
- C、 $-g_{m1} \cdot [g_{m2} \cdot r_{o2} \cdot r_{o1} \parallel R_D]$
- D、 $-g_{m1} \cdot [r_{o1} \parallel R_D]$

答案： C

233、图中元器件和电压均相同时，下面两个电路的增益关系是（ ）。



- A、 两个相等
- B、 左边的比右边的小
- C、 无法比较
- D、 左边的比右边的大

答案： B

234、（ ）放大器的电源抑制比最好。

- A、 共源共栅极负载的共源共栅极放大器
- B、 共栅极放大器
- C、 电流源负载的共源极放大器
- D、 电阻负载的共源极放大器

答案： A

235、差分放大器中，共模输入电平的变化不会引起差动输出的改变的因素是（ ）。

- A、 输入对管工作在饱和区
- B、 负载不完全对称
- C、 输入 MOS 管不完全对称
- D、 尾电流源输出阻抗为有限值

答案： A

236、下列不是基本差分对电路中尾电流的作用的是（ ）。

-
-

- A、 减小放大器的共模增益
- B、 为放大器管提供固定偏置
- C、 提高放大器的增益
- D、 为放大管提供电流通路


答案： C

237、有源电流镜负载差分放大器中，（ ）时其小信号增益最大。

- A、 输入差分信号相差较大
- B、 输入差分信号几乎相同
- C、 忽略非理想因素
- D、 共模增益为 0

答案： B

238、下面电路的差模小信号增益为（ ）。



A、 $-g_{m1}R_D$

B、 $-(g_{m1} \parallel g_{m2})(r_{o4} \parallel r_{o2})$

C、 $-g_{m1}r_{o4}$

D、 $-\frac{1}{2}g_{m1}(r_{o4} \parallel r_{o2})$

D、

答案： D

239、基本差分对电路中对共模增益影响最显著的因素是（ ）。

A、 输入 MOS 不匹配

B、 电路制造中的误差

C、 负载不匹配

D、 尾电流源的小信号输出阻抗为有限值

答案： A

240、在差分放大器中，我们最关心的是（ ）的增益。

A、 共模输入到差模输出

B、 差模输入到共模输出

C、 差模输入到差模输出

D、 共模输入到共模输出

答案： C

241、镜像电流源一般要求相同的（ ）。

A、 器件宽长比


B、 器件长度 L

C、 制造工艺

D、 器件宽度 W

答案： B


242、 某一恒流源电流镜如图所示。忽略 M3 的体效应。要使 I_o 和 I_{Ref} 严格相等， V_b 应取为（ ）。



- A、 $2V_{OD} + 2V_{GS}$
- B、 $2V_{OD} + V_{th}$
- C、 $2V_{OD}$
- D、 $2V_{OD} + 2V_{th}$

答案： D

243、 下图电流镜的输出电压最小值为（ ）。



- A、 $2V_{OD} + 2V_{th}$
- B、 $2V_{OD} + V_{th}$
- C、 $2V_{OD}$
- D、 $2V_{OD} + 2V_{GS}$

答案： C

244、共源共栅电流镜是为了（ ）。

A、

•

消耗较低的电压余度

•


B、 抑制沟长调制效应

C、 利用衬偏效应

D、 降低电路漏电流

答案： B

245、下图电流镜的输出电压最小值为（ ）。



A、 $2V_{OD}$


B、 $2V_{OD} + 2V_{GS}$

C、 $2V_{OD} + 2V_{th}$

D、 $2V_{OD} + V_{th}$

答案： D

246、下图中电路的小信号增益是（ ）。



$$g_{m1} R_L \frac{r_{o3}}{r_{o2}}$$

A、

$$g_{m1} R_L \frac{(W/L)_2}{(W/L)_3}$$

B、

$$g_{m1} R_L \frac{(W/L)_3}{(W/L)_2}$$

C、

$$g_{m1} R_L$$

D、

答案： C

247、共源共栅电流源具有高的（ ）。

A、 输出小信号电阻


B、 输出电压余度

C、 小信号增益

D、 信噪比

答案： A

248、下图电路中，存在（ ）组电流镜。



A、 3


B、 1

C、 4

D、 2

答案： A

249、下图电路中，M3 管的电路组态是（ ）。



A、 共源管

B、 共漏管

C、 共栅管

D、 共源共漏管

答案： C

250、对于电流镜的要求，那种说法正确（ ）。

A、 输出阻抗高


B、 输出阻抗低

C、 交流输出阻抗高

D、 直流输出阻抗高

答案： C

251、下图中，假设所有晶体管都工作在饱和区，忽略沟道长度调制效应，则M4 管的漏电流是_____。



A、

$$I_{D4} = I_{REF} \frac{(W/L)_4}{(W/L)_1}$$

B、

$$I_{D4} = I_{REF} \frac{(W/L)_3 (W/L)_1}{(W/L)_4 (W/L)_2}$$

C、


$$I_{D4} = I_{REF} \frac{(W/L)_4 (W/L)_1}{(W/L)_3 (W/L)_2}$$

D、

$$I_{D4} = I_{REF} \frac{(W/L)_4 (W/L)_2}{(W/L)_3 (W/L)_1}$$

答案： D


252、对于下图电路结构，其中 M1、M2 均为 NMOS 管，在不考虑衬底偏置效应时，电压增益为_____。



- A、 $\sqrt{\frac{(W/L)_2}{(W/L)_1}}$
- B、 $-\sqrt{\frac{(W/L)_2}{(W/L)_1}}$
- C、 $-\sqrt{\frac{(W/L)_1}{(W/L)_2}}$
- D、 $-\frac{g_2}{g_1}$

答案： C

253、下图中，假设所有晶体管都工作在饱和区，忽略沟道长度调制效应，则图中电流 I_{out} 是_____。



A、
$$I_{out} = I_{REF} \frac{(W/L)_2}{(W/L)_1}$$


B、
$$I_{out} = I_{REF} \frac{(W/L)_1}{(W/L)_2}$$

C、
$$I_{out} = I_{REF} \left(\frac{W}{L}\right)_2$$

D、
$$I_{out} = I_{REF} \left(\frac{W}{L}\right)_1$$

答案： A

254、对于下图电路结构，其中 VT2 为 PMOS 管，VT1 为 NMOS 管，电压增益为 _____。



A、
$$\sqrt{\frac{\mu_N(W/L)_2}{\mu_P(W/L)_1}}$$

B、
$$-\sqrt{\frac{\mu_N(W/L)_2}{\mu_P(W/L)_1}}$$

C、
$$-\sqrt{\frac{\mu_N(W/L)_1}{\mu_P(W/L)_2}}$$

D、
$$-\frac{g_2}{g_1}$$

答案： C

255、电流镜电路的主要功能是：（ ）

- A、 放大电流
- B、 提供恒定偏置
- C、 滤波
- D、 阻抗匹配

答案： B

256、差分放大器的差模增益是指对_____信号的放大能力。

- A、 共模
- B、 差模
- C、 直流
- D、 交流

答案： B

257、关于电流镜电路，下列说法正确的是（ ）。

- A、 简单电流镜的输出电流与参考电流之比等于两个 MOS 管的沟道长度之比

- B、 共源共栅电流镜的主要缺点是输出阻抗比简单电流镜更低
- C、 电流镜电路只能用于提供偏置电流，不能用于放大
- D、 增加电流镜输出管的沟道长度 L 可以提高其输出电阻

答案： D

258、关于差分放大器，下列说法错误的是（ ）。

- A、 差分放大器对差模信号具有放大能力
- B、 差分放大器对共模信号具有抑制作用
- C、 共模抑制比（CMRR）定义为差模增益与共模增益之比，即 $CMRR = |A_{dm}| / |A_{cm}|$
- D、 尾电流源的作用是提高了差模增益

答案： D

解析：

259、在共源放大器中，电压增益 $A_v = -g_m R_{out}$ ，负号表示输出信号与输入信号相位相差_____度。

答案：

180

；

260、电流镜电路中，输出电流与参考电流之比等于两个 MOS 管的_____之比（忽略沟道长度调制效应）。

答案：

宽长比； W/L

；

261、在简单电流镜中，增大输出管的沟道长度 L 可以_____（填“增大”或“减小”）其输出电阻 r_o ，从而提高电流复制精度。

答案：

增大

；

262、共源放大器是一种同相放大器，其输出信号与输入信号相位相同。

答案： 错误

263、简单电流镜的输出电阻与输出管的沟道长度 L 成反比。

答案： 错误

264、共源共栅（Cascode）电流镜的输出阻抗比简单电流镜更高。

答案： 正确

265、在差分放大器中，当两个输入端施加大小相等、极性相同的信号时，称为____信号；当施加大小相等、极性相反的信号时，称为____信号。

答案：

共模

；

差模

；


266、共源共栅（Cascode）电流镜的输出阻抗约为简单电流镜输出阻抗的____倍（用 g_m 和 r_o 表示）。

答案：

$g_m r_o$

；

267、一个差分放大器采用 NMOS 差分对管，尾电流源输出电流为 $I_{SS}=200\text{ }\mu\text{A}$ ，每个差分管的宽长比 $(W/L)=10/1$ ，工艺参数 $\mu_n C_{ox} = 200\text{ }\mu\text{A/V}^2$ ，忽略沟道长度调制效应和体效应。则该差分放大器的差模跨导 $G_m =$ _____ mA/V 。（结果保留两位小数）



答案：

0.63

；

解析：

差分对管的静态电流为：


$$I_D = \frac{I_{SS}}{2} = \frac{200}{2} = 100\mu A$$

跨导为：

$$g_m = \sqrt{2\mu_n C_{ox} \frac{W}{L} I_D} = \sqrt{2 \times 200 \times 10 \times 100} = \sqrt{400000} = 632.46\mu A/V \approx 0.6$$

差模跨导等于单个差分管的跨导： $G_m = g_m \approx 0.63mA/V$

268、在下图所示的电流镜电路中，假设所有晶体管均工作在饱和区，忽略沟道长度调制效应。已知参考电流 $I_{REF} = 5\mu A$ ，M1 和 M2 的宽长比均为 $10(\frac{W}{L})_1 = (\frac{W}{L})_2$ ，M3 和 M4 的宽长比均为 $(\frac{W}{L})_3 = (\frac{W}{L})_4$ 。则输出电流 $I_{OUT} = \underline{\hspace{1cm}} \mu A$ 。



答案：


50

；

解析：

269、如下 CMOS 反相器电路中，当 $0 \leq V_{in} < V_{TN}$ 且 $V_{DD} - V_{in} > |V_{TP}|$ 时，则：

_____。




- A、 NMOS 管工作在线性区
- B、 PMOS 管工作在线性区
- C、 NMOS 管工作在饱和区
- D、 PMOS 管工作在截止区

答案： B

270、下图所示电路中，CMOS 静态互补组合逻辑门的正确的布尔表达式：

_____。



A、 $F = A \cdot B$


B、 $F = \overline{A \cdot B}$

C、 $F = \overline{A} \cdot \overline{B}$

D、 $F = \overline{A + B}$

答案： B

271、下图所示的晶体管级电路是：_____。



A、 传输门


B、 反相器

C、 与非门

D、 或非门

答案： B


272、下图所示电路中，CMOS 静态互补组合逻辑门的正确的布尔表达式：_____。



- A、 $OUT = \overline{A + B}$
- B、 $OUT = \overline{A \cdot B}$
- C、 $OUT = \overline{A} + \overline{B}$
- D、 $OUT = A \cdot B$

答案： A


273、图中的逻辑关系是（ ）。



- A、 $Y = A \bullet B \bullet C \bullet D$
- B、 $Y = \overline{A \bullet B \bullet C + D}$
- C、 $Y = \overline{(A + B + C) \bullet D}$
- D、 $Y = (A + B + C) \bullet D$

答案： C

274、图中电路的逻辑关系是（ ）。



- A、 $Y = A \bullet B$
- B、 $Y = \overline{A + B}$
- C、 $Y = \overline{A \bullet B}$
- D、 $Y = A + B$

答案： C

275、关于 CMOS 反相器，下列说法正确的是（ ）。

- A、 当输入为高电平时，NMOS 截止，PMOS 导通，输出为高电平
- B、 当输入为低电平时，NMOS 导通，PMOS 截止，输出为低电平
- C、 CMOS 反相器的静态功耗较大，是其主要缺点
- D、 为使上升时间和下降时间相等，通常需要 PMOS 的宽长比大于 NMOS 的宽长比

答案： D

276、一个二输入 CMOS 与非门，其两个 NMOS 管的连接方式和两个 PMOS 管的连接方式分别是（ ）。

- A、 NMOS 串联，PMOS 并联
- B、 NMOS 并联，PMOS 串联

C、 NMOS 串联，PMOS 串联

D、 NMOS 并联，PMOS 并联

答案： A

277、关于 CMOS 传输门，下列说法错误的是（ ）。

A、 CMOS 传输门由一个 NMOS 管和一个 PMOS 管并联构成

B、 CMOS 传输门的两个栅极应接互补的控制信号

C、 CMOS 传输门可以实现双向信号的传输

D、 CMOS 传输门传输高电平时存在阈值损失，输出无法达到 VDD

答案： D

278、**CMOS** 反相器由____管和____管互补连接而成，输入为高电平时，输出为____电平。

答案：

PMOS； P 沟道

；

NMOS； N 沟道

；

低； 0

；

279、**CMOS** 传输门由____管和____管并联构成，其两个栅极应接互补的控制信号。

答案：

NMOS； N 沟道

；

PMOS； P 沟道

；

280、为使 CMOS 反相器的上升时间和下降时间相等，通常需要 PMOS 的宽长比____（填“大于”或“小于”）NMOS 的宽长比，这是因为电子迁移率____（填“大于”或“小于”）空穴迁移率。

答案：

大于

；

大于

；

281、CMOS 反相器在输入电压为 $V_{DD}/2$ 附近时，NMOS 和 PMOS 同时导通，存在短路电流。

答案： 正确

282、二输入 CMOS 或非门（NOR）的两个 NMOS 管串联，两个 PMOS 管并联。

答案： 错误

283、CMOS 传输门可以传输模拟信号，也可以传输数字信号。

答案： 正确

284、CMOS 反相器的静态功耗很大，是其应用于大规模集成电路的主要障碍。

答案： 错误

285、在 CMOS 数字电路版图设计中，通常将 NMOS 和 PMOS 分别制作在不同的区域，并通过阱和衬底接触进行隔离。

答案： 正确

解析：标准 CMOS 工艺中，NMOS 制作在 P 型衬底上，PMOS 制作在 N 阱中，两者通过阱接触和衬底接触隔离，以防止闩锁效应。

286、二输入 CMOS 与非门（NAND）的两个 PMOS 管采用_____联方式连接。

答案：

并

；

287、CMOS 传输门中，NMOS 管的栅极应接控制信号 C，PMOS 管的栅极应接控制信号_____。

答案：

$\bar{C}$ ；非 C；C 的反相

；

解析：


288、CMOS 反相器的静态功耗理论上为____，这是其取代 NMOS 反相器成为主流的重要原因之一。

答案：

0;零

；

1、如图为某 CMOS 芯片剖面示意图，请回到如下问题：



1) 图中 1 和 2 下部区域分别代表哪种类型的 MOS 管？它们的沟道载流子分别是什么？在正常工作条件下，它们的衬底（B）应分接什么电平？（4 分）

（2）图中 4 和 5 所在的区域分别是什么类型的接触区？它们各自连接到什么电位？其作用是什么？（2 分）

（3）在 CMOS 集成电路中，由于寄生 PNP 结构被触发导通会导致一种失效现象。这种现象叫什么名称？至少说出两种避免该现象的方法。（2 分）

答案：

（1）（4 分）

1 区：NMOS 管，沟道载流子为 电子（1 分）

2 区：PMOS 管，沟道载流子为 空穴（1 分）

衬底接法：

PMOS 衬底（N 阱）接 最高电位（VDD）（1 分）

NMOS 衬底（P 型衬底）接 最低电位（GND）（1 分）

（2）（2 分）

4 区：P+衬底接触区，连接到 GND（0.5 分）

5 区：N+阱接触区，连接到 VDD（0.5 分）

作用：为 N 阱和 P 型衬底提供稳定的电位连接，防止阱和衬底电位浮空；降低阱和衬底的寄生电阻，抑制闩锁效应（Latch-up）（1 分）

（3）（2 分）

这种现象称为 闩锁效应（Latch-up）（1 分）

避免方法（答出 2 种即可，1 分）：

增加 N 阱和 P 型衬底的接触密度（增加阱接触和衬底接触）

在 NMOS 和 PMOS 之间添加 保护环（Guard Ring）


采用 深 N 阱工艺，隔离 NMOS 与 P 型衬底

采用 SOI（绝缘体上硅）技术

优化版图布局，增大 NMOS 与 PMOS 的距离

使用 外延层 降低衬底寄生电阻

2、如图为某 MOS 管剖面示意图，请回到如下问题：



1) 该 MOS 管是 PMOS 还是 NMOS？其沟道载流子是什么？（2 分）

2) 图中晶体管的四个端口（B、S、G、D）分别是什么？在正常工作条件下，衬底 B 应接什么电位？（2 分）

3) 写出该 MOS 管工作在饱和区时的漏极电流表达式（用

$\mu, C_{ox}, \frac{W}{L}, V_{GS}, V_{TH}$ 等表示）。若该 MOS 管的阈值电压 $|V_{TH}| = 0.6V$ ，源极电压 $V_S = 3V$ ，栅极电压 $V_G = 1.5V$ ，漏极电压 $V_D = 0V$ ，判断该管处于哪个工作区？（4 分）

答案：

(1) (2 分)

该 MOS 管为 PMOS 管 (1 分)

沟道载流子为 空穴 (1 分)

(2) (2 分)

四个端口分别为：B 为 衬底 (Bulk)、S 为 源极 (Source)、G 为 栅极 (Gate)、D 为 漏极 (Drain) (1 分)

在正常工作条件下，衬底 B 应接 最高电位 (1 分)

(3) (4 分)

饱和区漏极电流表达式 (2 分)：

$$I_D = \frac{1}{2} \mu C_{ox} \frac{W}{L} (|V_{GS}| - |V_{TH}|)^2$$


工作区判断 (2 分)：饱和区

$$|V_{GS}| = V_G - V_S = 1.5V > |V_{TH}|, MOS \text{ 导通}$$

$$|V_{DS}| = |0 - (-3)| = 3V > |V_{GS}| - |V_{TH}| = 0.9V$$

故工作在饱和区

3、下图为某深 N 阱 CMOS 芯片剖面示意图，请回答如下问题：



- 1) 在深 N 阱 CMOS 工艺中，1 和 2 下面的 MOS 分别代表什么 MOS 管？分别制作在什么区域？（4 分）
- 2) 图中 3 所在的区域是深 N 阱（Deep N-Well），它是在 P 型衬底上通过掺杂何种杂质形成的？（2 分）
- 3) 若需 CMOS 管正常工作，图中 1 和 2 下方的 MOS 管的衬底（B）应分别接什么电平？并说明原因。（2 分）

答案：

（1）（4 分）

1 区 PMOS，制作在 N 阱 中（2 分）

2 区 NMOS，制作在 P 阱 中（2 分）

（2）（2 分）

深 N 阱是在 P 型衬底上掺杂 五价杂质（如磷 P、砷 As）形成的（2 分）

（3）（2 分）

PMOS 衬底（N 阱）接 最高电位（VDD）（0.5 分）

NMOS 衬底（P 阱）接 最低电位（GND）（0.5 分）

原因：确保 PMOS 和 NMOS 的源漏区与衬底形成的 PN 结始终处于 反偏状态，防止电流在衬底和阱之间流动，实现器件间的电隔离（1 分）

4、下表给出了 NMOS 管在不同偏置条件下的测量数据，请根据 MOSFET 的工作区判断规则，完成表格填空并回答问题：

条件编号	V_{GS} (V)	V_{DS} (V)	V_{TH} (V)	$V_{GS} - V_{TH}$ (V)	工作区域
1	0.8	2.0	1.0		
2	1.5	0.2	0.6		
3	2.0	2.5	0.5		

请按要求回答如下问题：

- (1) 计算表中每组条件的 $V_{GS} - V_{TH}$ 值，并判断各条件下的工作区域，写出对应的漏极电流表达式（用公式表示，无需计算具体数值）。（5 分）
- (2) 条件 3 中的 MOS 管若存在沟道长度调制效应，其漏极电流表达式应如何修正？写出修正后的表达式。（1 分）
- (3) 条件 2 中的 MOS 管，若保持 V_{GS} 不变，逐渐增大 V_{DS} ，当 V_{DS} 增大到多少时，管子将进入饱和区？（2 分）

答案：

(1) (5分)

条件	$V_{GS} - V_{TH}$ (V)	工作区域	I_D 表达式	分值
1	$0.8 - 1.0 = -0.2$	截止区	$I_D = 0$	1.5分 (计算0.5分, 区域0.5分)
2	$1.5 - 0.6 = 0.9$	线性区	$I_D = \mu_n C_{ox} \frac{W}{L} [(V_{GS} - V_{TH})V_{DS} - \frac{1}{2}V_{DS}^2]$	2分 (计算0.5分, 区域0.5分)
3	$2.0 - 0.5 = 1.5$	饱和区	$I_D = \frac{1}{2}\mu_n C_{ox} \frac{W}{L} (V_{GS} - V_{TH})^2$	1.5分 (计算0.5分, 区域0.5分)

(2) (1分)

- 修正后的表达式为：

$$I_D = \frac{1}{2}\mu_n C_{ox} \frac{W}{L} (V_{GS} - V_{TH})^2 (1 + \lambda V_{DS})$$

(1分, 公式中缺少 λ 或 $(1 + \lambda V_{DS})$ 项扣0.5分)

(3) (2分)

- 进入饱和区的临界条件为: $V_{DS} = V_{GS} - V_{TH} = 1.5 - 0.6 = 0.9V$ (1.5分)
- 因此, 当 V_{DS} 增大到 **0.9V** 时, 管子将进入饱和区 (0.5分)

5、下面给出了 NMOS 在三种不同工作状态下漏极电流的表达式，请回答相关问题：

$$I_D = \begin{cases} 0 & \text{(区域A)} \\ \mu_n C_{ox} \frac{W}{L} \left[(V_{GS} - V_{TH}) V_{DS} - \frac{1}{2} V_{DS}^2 \right] & \text{(区域B)} \\ \frac{1}{2} \mu_n C_{ox} \frac{W}{L} (V_{GS} - V_{TH})^2 (1 + \lambda V_{DS}) & \text{(区域C)} \end{cases}$$

请按要求回答如下问题：

- (1) 区域 A、B、C 分别对应 MOS 管的哪个工作区？写出每个区域对应的 V_{GS} 、 V_{DS} 和 V_{TH} 应满足的条件。（4 分）
- (2) 区域 C 的表达式中引入了参数 λ ，该参数称为什么？它反映了 MOS 管的什么物理效应？（2 分）
- (3) 已知 $V_{GS}=2.0V$ ， $V_{TH}=0.5V$ ， $V_{DS}=0.2V$ ， $\mu_n C_{ox} = 200\mu A/V^2$ ， $W/L=10$ ，则该 NMOS 管工作在哪个区域？其漏极电流 I_D 是多少？（2 分）

答案：

(1) 4 分

区域	工作区名称正确	条件正确
A	截止区	$V_{GS} < V_{TH}$
B	线性区	$V_{GS} > V_{TH}$ 且 $V_{DS} < V_{GS} - V_{TH}$
C	饱和区	$V_{GS} > V_{TH}$ 且 $V_{DS} \geq V_{GS} - V_{TH}$

(2) 2 分

λ 称为 沟道长度调制系数（1 分）

它反映了 沟道长度调制效应：随着 V_{DS} 增大，沟道夹断点向源极移动，有效沟道长度 L 减小，导致 I_D 随 V_{DS} 增大而略有增加（1分）

（3） 2分

第一步：判断工作区域（1分）

计算过驱动电压： $V_{od} = V_{GS} - V_{TH} = 2.0 - 0.5 = 1.5 \text{ V}$

由于 $V_{DS} < V_{od}$ ，且 $V_{GS} > V_{TH}$ ，该 NMOS 管工作在 线性区（区域 B）。

第二步：计算漏极电流（1分）

使用线性区电流公式：

$$I_D = \mu_n C_{ox} \frac{W}{L} [(V_{GS} - V_{TH})V_{DS} - \frac{1}{2}V_{DS}^2]$$

代入计算得， $I_D = 560 \mu A$

6、NMOS 管在不同工作区的漏极电流 I_D 表达式反映了其物理特性与外部电压的关系。已知 $\mu_n, C_{ox}, \frac{W}{L}, V_{GS}, V_{TH}$ 。

1) 请分别写出 MOS 管工作在三个区域的漏极电流 I_D 表达式？并给出每个工作区域对应的栅源电压 V_{GS} 、漏源电压 V_{DS} 和阈值电压 V_{TH} 之间需要满足的条件。（4分）

2) 当 NMOS 管工作在饱和区时，其漏极电流 I_D 与 V_{DS} 是否有关？为什么？实际器件中是否存在偏差？请简要说明。（2分）

3) 若一个 NMOS 管的 $V_{TH} = 0.6V$ ， $V_{GS} = 1.2V$ ， $V_{DS} = 0.3V$ ，判断该管工作在哪个区域？并计算其过驱动电压。（2分）

答案：

(1) 请分别写出MOS管工作在三个区域的漏极电流 I_D 表达式? 并给出每个工作区域对应的栅源电压 V_{GS} 、漏源电压 V_{DS} 和阈值电压 V_{TH} 之间需要满足的条件。(4分)

工作区域	漏极电流 I_D 表达式	条件	分值
截止区	$I_D = 0$	$V_{GS} < V_{TH}$	1分 (表达式0.5分)
线性区 (三极管区)	$I_D = \mu_n C_{ox} \frac{W}{L} \left[(V_{GS} - V_{TH})V_{DS} - \frac{1}{2}V_{DS}^2 \right]$	$V_{GS} > V_{TH}$ 且 $V_{DS} < V_{GS} - V_{TH}$	1.5分 (表达式1分)
饱和区 (恒流区)	$I_D = \frac{1}{2}\mu_n C_{ox} \frac{W}{L} (V_{GS} - V_{TH})^2$	$V_{GS} > V_{TH}$ 且 $V_{DS} \geq V_{GS} - V_{TH}$	1.5分 (表达式1分)

注: 线性区表达式也可写为 $I_D = \frac{1}{2}\mu_n C_{ox} \frac{W}{L} [2(V_{GS} - V_{TH})V_{DS} - V_{DS}^2]$, 同样给分。

(2) 当NMOS管工作在饱和区时, 其漏极电流 I_D 与 V_{DS} 是否有关? 为什么? 实际器件中是否存在偏差? 请简要说明。(2分)

- 理想情况下: 饱和区漏极电流 I_D 与 V_{DS} 无关 (0.5分)
- 原因: 在饱和区, 沟道在漏端夹断, 沟道电荷不再随 V_{DS} 增加而增加, 电流主要由 V_{GS} 决定 (0.5分)
- 实际器件中存在偏差: 由于 沟道长度调制效应, 当 V_{DS} 增大时, 沟道夹断点向源极移动, 有效沟道长度 L 减小, 导致 I_D 随 V_{DS} 增大而略有增加 (1分)

(3) 若一个NMOS管的 $V_{TH} = 0.6V$, $V_{GS} = 1.2V$, $V_{DS} = 0.3V$, 判断该管工作在哪个区域? 并计算其驱动电压。(2分)


- 计算过驱动电压: $V_{ov} = V_{GS} - V_{TH} = 1.2 - 0.6 = 0.6V$ (1分)
- 比较: $V_{DS} = 0.3V < V_{ov} = 0.6V$, 且 $V_{GS} > V_{TH}$, 因此该管工作在 线性区 (三极管区) (1分)

注: “驱动电压”即过驱动电压 $V_{ov} = V_{GS} - V_{TH}$ 。

解析:

7、分析下图所示的镜像电流源电路, 回答问题。其中所有 MOS 管均工作在饱和区, 忽略沟道长度调制效应, 工艺参

数 $\mu_n C_{ox} = 200\mu A/V^2$, $\mu_p C_{ox} = 60\mu A/V^2$, NMOS 阈值电压 $V_{TH} = 0.5V$, PMOS 阈值电压 $V_{TH} = -0.6V$ 。



已知设计参数：

M1: $W/L=5/1$

M2: $W/L=10/1$

M3: $W/L=5/1$

M4: $W/L=10/1$

$I_{REF} = 500\mu A$

1) 求 M1 管的栅源电压 V_{GS1} 。（4 分）

2) 求输出电流 I_{out} 。（4 分）

答案：

(1) (4 分)

M1 为 NMOS 管，采用二极管连接方式（漏极与栅极短接），因此 M1 始终工作在饱和区。

饱和区 NMOS 管的漏极电流公式为：

$$I_D = \frac{1}{2} \mu_n C_{ox} \frac{W}{L} (V_{GS} - V_{TH})^2 \quad (2 \text{ 分})$$

代入数值，求得 $V_{GS} = 1.5V$ (2 分)

(2) (4 分)

该电路由两级电流镜级联构成，总电流增益为各级电流镜倍数的乘积。

第一级（NMOS 电流镜：M1→M2）：


$$I_{D2} = I_{REF} \times \frac{(W/L)_2}{(W/L)_1} = 1000\mu A \quad (2 \text{ 分})$$

第二级（PMOS 电流镜：M3→M4）：

$$I_{out} = I_{D2} \times \frac{(W/L)_4}{(W/L)_3} = 2000\mu A \quad (2 \text{ 分})$$

解析：

8、分析如下电路，回答问题。



(1) 电路中 M1 和 M2 的连接方式有何不同？M1 的作用是什么？（2 分）

(2) 若 M1、M3 的宽长比均为 $(W/L)=10/1$ ，M2、M4 的宽长比为 $(W/L)=50/1$ ，求输出电流 I_{out} 。（3 分）

(3) 上述电流源电路属于什么结构？该电路结构对输出阻抗的影响如何？（3分）

答案：

(1) (2分)

连接方式不同：M1 采用二极管连接方式（漏极与栅极短接），M2 的栅极与 M1 的栅极相连，漏极为输出端（1分）

M1 的作用：将参考电流 I_{REF} 转换为栅源电压 V_{GS1} ，为 M2 提供偏置电压，同时作为电流镜的输入级（1分）

(2) (3分)

$$I_{out} = I_{REF} \frac{(W/L)_2}{(W/L)_1} = 5I_{REF}$$

(3) (3分)

采用共源共栅结构 (2分)

提高输出阻抗 (1分)


9、分析下图电路，回答问题。

假设所有 MOS 管都工作在饱和区，忽略沟道长度调制效应，

已知： $I_{REF} = 100\mu A$, $\mu_n C_{ox} = 200\mu A/V^2$, $V_{TH} = 0.6V$, $V_{DD} = 3.3V$

$$M1: \frac{W}{L} = \frac{1}{1}$$

$$M2: \frac{W}{L} = \frac{10}{1}$$



1) 求 M1 管的栅源电压 V_{GS1} ? (4 分)

2) 求图中电流 I_{out} 是多少? (4 分)

答案:

(1) (4 分)

M1 为 NMOS 管, 采用二极管连接方式 (漏极与栅极短接), 因此 M1 始终工作在饱和区。

饱和区 NMOS 管的漏极电流公式为:

$$I_D = \frac{1}{2} \mu_n C_{ox} \frac{W}{L} (V_{GS} - V_{TH})^2 \quad (2 \text{ 分})$$

代入已知数据, 求得 $V_{GS1} = 1.6V$ (2 分)

(2) (4 分)

M1 和 M2 构成 NMOS 电流镜。由于 M1 和 M2 的栅极相连, 且 M1 为二极管连接方式, 在忽略沟道长度调制效应的情况下, 输出电流

I_{out} 与参考电流

I_{REF} 之比等于两个 MOS 管的宽长比之比。

$$I_{out} = I_{REF} * \frac{(W/L)_2}{(W/L)_1} \quad (2 \text{ 分})$$


代入已知数据, 求得: $I_{out} = 1000\mu A = 1mA$ (2 分)

解析:

10、分析如下电路, 回答问题。

已知所有 MOS 管都工作在饱和区，忽略沟道长度调制效应，

已知 M1 管的晶体管跨导为 g_{m1} , $(\frac{W}{L})_3 = (\frac{W}{L})_2$



(1) M2 与 M3 在电路中的作用。 (2 分)

(2) 求小信号增益 $A_v = \frac{V_{out}}{V_{in}} = ?$ (6 分)

答案：

(1) (2 分)

M2 和 M3 构成 PMOS 电流镜，共同作为 M1 管的有源负载（或“电流源负载”）。

(2) (6 分)

第一步：求跨导 G_m (2 分)

将输出端短路，求短路输出电流 I_{out} 与输入电压 V_{in} 之比。

$$G_m = I_{out}/V_{in} = g_{m1}$$

第二步：求输出电阻 R_{out} (2 分)

将输入源置零 ($V_{in}=0$)，从输出端看进去的等效电阻。

从 M3 的漏极看入的 MOS 电阻也为无穷大 (PMOS 电流镜输出电阻)


$$R_{out} = \infty || R_L = R_L$$

第三步：求增益 A_v (2 分)

$$A_v = -G_m R_{out} = -g_{m1} R_L$$

解析：

11、分析图中 OTA 电路，M1/M2 器件参数相同，M3/M4 器件参数相同，回答问题：



(1) 图中的 M1-M4 中，哪些是 PMOS 管，哪些是 NMOS 管？（用 M1-M4 编号回答） （2 分）

(2) 图中哪些管会存在体效应？为什么？（用 M1-M5 编号回答） （1 分）

(3) 图中 M5 管的作用。 （1 分）

(4) 若 M1-M4 器件的输出电阻分别为 $r_{o1}, r_{o2}, r_{o3}, r_{o4}$ ，跨导分别为 $g_{m1}, g_{m2}, g_{m3}, g_{m4}$ ，

求小信号差模增益 $A_v = V_{out} / (V_{in1} - V_{in2}) = ?$ （4 分）

答案：

(1) 2 分

NMOS: M1, M2

PMOS: M3, M4

(2) 1 分

存在体效应的 MOS 管: M1, M2。因为源极与衬底不短接, V_{SB} 存在电位差

(3) 1 分

M5 为尾电流源, 作用是为差分对提供恒定的偏置电流 I_{SS} , 并提高差分对的共模抑制比 (CMRR)。

(4) 4 分

输出短路, 求 I_{out} , 进而获得 $G_m = -g_{m1,2}$

求输出电阻, $R_{out} = r_{o1,2} || r_{o3,4}$

使用 $A_v = -G_m R_{out}$, 可得

$$A_{vd} = \frac{V_{out}}{V_{in1} - V_{in2}} = g_{m1,2} \times (r_{o1,2} || r_{o3,4})$$

解析:


12、在下图所示的采用二极管链接负载的差动对电路中,

$$\mu_n C_{ox} = 200 \times \mu A/V^2, \mu_p C_{ox} = 50 \times \mu A/V^2,$$

差动对的参数为 $(W/L)_{1,2} = 50/0.5, (W/L)_{3,4} = 2/0.5, I_{SS} = 200 \mu A$,

I_{SS} 由 NMOS 提供, $(W/L)_{SS} = 50/0.5$ 。忽略所有 MOS 管体效应及沟道长度调制效应,

求电路的小信号差动增益。



答案:

(1)

差分对 M1, M2 的电流, $I_{D1} = I_{D2} = I_{SS}/2 = 100\mu A$ (1 分)

跨

导 $g_{m1,2} = \sqrt{2\mu_n C_{ox}(W/L)I_D}$
(1 分)

代入数值, 求得

$$g_{m1} = g_{m2} = 2mA/V^2 \quad (1 \text{ 分})$$

(2) 负载 PMOS M3, M4 二极管连接

跨导

$$g_{m3,4} = \sqrt{2\mu_p C_{ox}(W/L)I_D}$$

代入数值, 求得

$$g_{m3} = g_{m4} = 0.2mA/V^2 \quad (1 \text{ 分})$$

(3) 求输出电阻

$$R_{out} = \infty \parallel \frac{1}{g_{m3,4}} = \frac{1}{g_{m3}} = 5k\Omega$$

(2 分)

(4) 求增益

半边电路等效法,

$$A_v = -g_{m1}R_{out} = -10$$

(2 分)