江南大学

流水线 CPU 设计与 FPGA 验证

—— 入门与进阶实验综合报告 ——

课程名称：RISC-V 流水线 CPU 设计

院（系）：人工智能与计算机学院

专　　业：人工智能专业

组长学号：1190224203

组长姓名：陈恩格

指导老师：代成龙

设计时间：2025-2026 学年　第二学期

2026 年 7 月

目录

第一章　实验要求与说明 5

1.1 实验概述 5

1.2 实验任务总览 5

1.3 提交要求 6

第二章　开发环境及工具 7

2.1 硬件平台 7

2.2 软件工具 7

2.3 平台 IP 核说明 7

第三章　实验原理 9

3.1 五级流水线 CPU 架构 9

3.2 指令集架构 10

3.3 数据通路与转发机制 10

3.4 内存映射 I/O 机制 12

第四章　各模块设计 14

4.1 系统模块层次结构 14

4.2 流水线 CPU 核心设计 14

4.3 各实验汇编程序设计 15

4.3.1 实验 2.1 — LED 闪烁程序 15

4.3.2 实验 2.2 — 数码管显示程序 15

4.3.3 实验 2.3 — 斐波那契数列计算程序 16

4.3.4 实验 3.1 — RGB 三色条纹与音频输出程序 16

4.3.5 实验 3.2 — 挡板移动控制程序 17

第五章　实验结果 19

5.1 实验 2.1 — LED 闪烁 19

5.2 实验 2.2 — 数码管十六进制显示 20

5.3 实验 2.3 — 斐波那契数列计算 21

5.4 实验 3.1 — RGB 三色条纹与音频输出 23

5.5 实验 3.2 — 挡板移动控制 24

第六章　线上验证 26

第七章　结果分析及体会 28

7.1 流水线 CPU 设计的核心挑战 28

7.2 软硬件协同设计的体会 29

7.3 汇编编程与硬件约束的互动 30

7.4 遇到的问题与解决 31

案例一：Load-Use 冒险检测中的寄存器号字段混淆 32

案例二：转发多路选择器优先级——EX/MEM 与 MEM/WB 同时命中 34

案例三：数码管段码编码与平台硬件极性的不一致 35

案例四：VGA 画面撕裂——跨时钟域颜色寄存器更新 36

案例五：分支指令立即数的符号扩展——负偏移量的零扩展陷阱 37

案例六：挡板边界判断中的有符号/无符号运算混用 38

7.5 调试方法论与工程素养 40

7.6 总结与展望 41

附录　各实验汇编程序源代码..... 44

实验 2.1 — LED 闪烁程序..... 44

实验 2.2 — 数码管十六进制显示程序 45

实验 2.3 — 斐波那契数列计算程序 45

实验 3.1 — RGB 三色条纹与音频输出程序..... 46

实验 3.2 — 挡板移动控制程序 47

第一章　实验要求与说明

1.1 实验概述

本实验报告涵盖了《计算机组成原理》课程中流水线 CPU 设计的入门实验与进阶实验（注：课程名称为"RISC-V 流水线 CPU 设计"，实验 CPU 核心采用 MIPS32-like 指令集作为教学微架构，二者为课程体系与实际实验平台的关系，非笔误），共计五个实验项目。实验从基础的 LED 外设驱动开始，逐步深入到拨码开关输入、七段数码管显示、BCD 码转换、VGA 视频输出、音频生成以及按钮交互控制，完整展现了基于 FPGA 的流水线 CPU 软硬件协同设计流程。

所有实验均基于统一的五级流水线 MIPS 架构 CPU 核心，通过内存映射 I/O 机制实现 CPU 与各类外设的数据交互。五个实验按照从简单到复杂的递进关系组织，涵盖了输出控制、输入读取、数值计算、音视频驱动和实时交互等关键设计能力。




图 1　五个实验项目的递进关系

从基本 I/O 控制到交互式系统的完整设计路径

1.2 实验任务总览

表 1　实验任务总览表

实验编号	实验名称	难度	输入设备	输出设备	核心功能描述
2.1	流水线 CPU 控制 LED 闪烁	入门	—	32 路 LED 发光二极管	软件延时循环控制 LED0 交替亮灭
2.2	流水线 CPU 控制数码管	入门	拨码开关低 4 位	最右侧单个数码管	读取拨码开关值并以十六进

	显示				制(0~F)显示
2.3	流水线 CPU 计算斐波那契数列	入门	拨码开关低 6 位	9 位一体式数码管	计算 Fib(n)并以十进制 BCD 码显示
3.1	输出 RGB 三色等宽横条图像	进阶	—	VGA 显示器(640×480) 音频 DAC	屏幕显示 RGB 三色条纹 同时输出 1kHz 方波音频
3.2	控制挡板左右移动	进阶	按钮 BTN4/BTN2	VGA 显示器(640×480)	实时读取按钮控制绿色挡板以约 8 像素/100ms 速度移动

1.3 提交要求

根据课程考核说明，完成入门实验和进阶实验后，需要在各题目中提交比特流（.bit）文件，同时在进阶实验板块提交涵盖所有实验项目的整体实验报告及各题目的比特流文件。本报告即为满足上述要求的综合性实验文档。

第二章　开发环境及工具

2.1 硬件平台

本实验使用 PYNQ-Z2 开发板，搭载 Xilinx Zynq-7000 系列 XC7Z020-CLG400 芯片。该芯片集成 FPGA 可编程逻辑（PL）与双核 ARM Cortex-A9 处理器（PS），本实验中仅使用 PL 部分实现流水线 CPU 逻辑。

表 2 PYNQ-Z2 开发板关键参数

参数	规格
FPGA 芯片	XC7Z020-1CLG400C
逻辑单元(LC)	13,300 LUTs / 53,200 Flip-Flops
块 RAM	630 KB (140 × 36 Kb)
DSP Slice	220
系统时钟	100 MHz (PL 端)
外设接口	LED×32, 7-Seg×8, DIP Switch×64, BTN×8, VGA, Audio

2.2 软件工具

表 3 软件开发环境

工具	版本/说明
Vivado	2022.2 (Design Edition) — RTL 设计、综合、实现、比特流生成
希冀 FPGA 云实验平台	远程在线平台 — 比特流烧写、面板交互、外设控制
Verilog HDL	IEEE 1364-2001 — 所有模块的硬件描述语言
MIPS32 汇编	自定义指令子集 — CPU 程序编写

2.3 平台 IP 核说明

希冀 FPGA 云实验平台提供了 cg_fpga_0 IP 核（版本 cg_fpga_v1_4），该 IP 核封装了开发板上所有输入输出外设的物理接口，包括 DDR 内存控制器、FIXED_IO 外设总线。顶层模块通过实例化 cg_fpga_0 并连接对应的外设信号引脚（如 gpio_led、seg_cs、seg_data、vid_data、audio、btn 等），即可实现 FPGA 逻辑与面板硬件的交互。

从 CPU 视角看，cg_fpga_0 IP 核对内存映射 I/O 提供了单周期读写语义：当 CPU 执行 LW 指令且目标地址落在 0x4000~0x7FFF 范围内时，IP 核内部的地址译码器（组合逻辑）将地址映射到对应的外设寄存

器（如 0x4000→gpio_sw_1 输入缓冲器、0x4004→seg_data 输出寄存器），数据在 MEM 阶段即可获取，无需插入等待周期。SW 指令同理——写入外设地址的数据在同一时钟周期内锁存到对应的输出寄存器，并在下一时钟边沿传递到物理引脚。这种单周期 I/O 设计简化了 CPU 流水线的时序模型（所有 LW/SW 指令的 MEM 阶段延迟均为 1 周期），也是本设计中 Load-Use 停顿仅针对 LW 指令（而非外设访问）的原因——外设读写在时序上与访问 Block RAM 完全等价。地址 0x4000~0x400C 之所以可在不同实验中复用，是因为 IP 核的地址译码粒度较粗（仅判断 bit[15:12]是否为 4'h0），具体的外设选择由顶层模块在实例化时通过端口连接静态决定，而非由 CPU 运行时通过地址区分——即编译时绑定而非运行时路由。

第三章　实验原理

本章阐述本实验的核心理论基础：五级流水线 MIPS 架构 CPU 的设计原理，包括流水线数据通路、转发机制、冒险检测与处理，以及内存映射 I/O 的地址空间设计。

3.1 五级流水线 CPU 架构

本设计采用经典的五级流水线结构，将指令执行过程划分为五个阶段：取指（Instruction Fetch，IF）、译码（Instruction Decode，ID）、执行（Execute，EX）、访存（Memory Access，MEM）和写回（Write Back，WB）。每个阶段之间通过流水线寄存器（IF/ID、ID/EX、EX/MEM、MEM/WB）隔离，使得五条指令可以同时在流水线中重叠执行，理想情况下每个时钟周期完成一条指令。




图 2　五级流水线 CPU 架构总览

IF→ID→EX→MEM→WB 五级流水线及各阶段功能模块

程序计数器（PC）在 IF 阶段提供指令地址，从指令 ROM 中读取 32 位指令字。ID 阶段完成指令译码，产生控制信号（RegDst、ALUSrc、MemToReg、RegWrite、MemRead、MemWrite、Branch、Jump、ALUControl），同时从寄存器文件中读取源操作数。EX 阶段执行 ALU 运算（加法、减法、逻辑与/或、比较），并根据分支条件计算目标地址。MEM 阶段访问数据存储器（LW/SW 指令）或完成内存映射 I/O 的读写。WB 阶段将计算结果或存储器读出数据写回寄存器文件。

3.2 指令集架构

CPU 支持的指令集为 MIPS32 的子集，涵盖三类指令格式：R 型（寄存器-寄存器运算）、I 型（立即数运算/访存/分支）和 J 型（无条件跳转）。不同的实验任务根据需求扩展了部分指令（如在实验 2.2 中增加 ANDI 指令，实验 3.1 中增加 LUI 和 ORI 指令），但所有指令均遵循固定的 32 位编码格式。

表 4 CPU 支持的指令集

指令	格式	Opcode	Funct	功能描述
ADD	R 型	0x00	0x20	rd = rs + rt
SUB	R 型	0x00	0x22	rd = rs - rt
AND	R 型	0x00	0x24	rd = rs & rt
OR	R 型	0x00	0x25	rd = rs | rt
SLT	R 型	0x00	0x2A	rd = (rs < rt) ? 1 : 0
ADDI	I 型	0x08	—	rt = rs + sign_ext(imm)
ANDI	I 型	0x0C	—	rt = rs & zero_ext(imm)
ORI	I 型	0x0D	—	rt = rs | zero_ext(imm)
LUI	I 型	0x0F	—	rt = imm << 16
LW	I 型	0x23	—	rt = MEM[rs + sign_ext(imm)]
SW	I 型	0x2B	—	MEM[rs + sign_ext(imm)] = rt
BEQ	I 型	0x04	—	if (rs == rt) PC += sign_ext(imm)<<2
BNE	I 型	0x05	—	if (rs != rt) PC += sign_ext(imm)<<2
J	J 型	0x02	—	PC = {PC[31:28], addr, 00}

3.3 数据通路与转发机制

流水线 CPU 面临三种主要的数据与控制冒险。本设计通过以下机制加以解决：

（1）数据转发（Data Forwarding / Bypassing）：当后续指令需要前面指令的 ALU 结果时，通过旁路路径直接将 EX/MEM 或 MEM/WB 流水线寄存器中的数据转发到 EX 阶段的 ALU 输入端，避免等待寄存器文件写入。EX/MEM 转发处理相邻指令间的数据依赖，MEM/WB 转发处理间隔一条指令的数据依赖。





图 3 流水线数据通路与转发网络



红色箭头：EX/MEM 转发路径；蓝色箭头：MEM/WB 转发路径

图 4 转发机制时序示例

ADD→SUB（EX/MEM 转发）和 ADD→AND（MEM/WB 转发）的数据冒险解决

（2）Load-Use 互锁（Load-Use Interlock）：当 LW 指令的目标寄存器被紧接的下一条指令使用时，由于 LW 的数据仅在 MEM/WB 阶段才可用，无法通过转发解决。此时硬件检测到冒险条件

（id_ex_mem_read && id_ex_rt 匹配 id_rs 或 id_rt），在 ID/EX 流水线寄存器中插入一个气泡（bubble），使流水线暂停一个时钟周期。

（3）控制冒险处理（Branch/Jump Flushing）：对于分支指令（BEQ/BNE），CPU 默认预测"不跳转"，继续顺序取指。当 EX 阶段计算出实际分支结果且判定需要跳转时，将 IF/ID 流水线寄存器清零（冲刷掉误取的指令）。对于 J 指令，在 ID 阶段即解析跳转目标地址，同时冲刷 IF/ID。

3.4 内存映射 I/O 机制

本设计采用内存映射 I/O（Memory-Mapped I/O）方式实现 CPU 与外设的数据交互。外设寄存器统一编址在 0x0000_4000 起始的地址空间中，CPU 通过 LW 指令读取外设状态（如拨码开关值、按钮状态、定时器滴答值），通过 SW 指令控制外设输出（如 LED 亮灭、数码管显示、VGA 颜色寄存器、音频使能）。不同实验根据功能需求定义各自的地址映射表，同一地址在不同实验中可能映射到不同的外设寄存器。

Memory-Mapped I/O Address Space

Address	R/W	Register	Description	Used in
0x0000_4000	R	gpio_sw_1[31:0]	32-bit DIP switch input	2.2, 2.3, 3.2
0x0000_4004	W	display_value	7-segment display output	2.2, 2.3
0x0000_4000	W	colour_top (stripe 1)	GBR colour value (R=0xFF0000)	3.1
0x0000_4004	W	colour_middle (stripe 2)	GBR colour value (G=0x0000FF)	3.1
0x0000_4008	W	colour_bottom (stripe 3)	GBR colour value (B=0x00FF00)	3.1
0x0000_400C	W	audio_enable	Audio output toggle	3.1
0x0000_4000	R	button_value[7:0]	BTN1–BTN8 button state	3.2
0x0000_4004	R	tick_value[31:0]	100ms timer tick counter	3.2
0x0000_4008	W	paddle_x[9:0]	Paddle horizontal position	3.2

Note: Some addresses are reused across experiments with different R/W semantics.
The CPU differentiates by opcode (LW=Read, SW=Write) and address.

Task 2.1 (LED Blink): Writes to 0x4004 map to gpio_led[31:0] (LED on/off)

图 5 各实验的内存映射 I/O 地址空间

不同实验复用 0x4000~0x400C 地址段，通过 R/W 语义区分外设功能

第四章　各模块设计

本章详细描述系统各模块的设计方案。首先介绍所有实验共享的流水线 CPU 核心架构，然后逐一说明每个实验在外设驱动和汇编程序层面的差异设计。

4.1 系统模块层次结构




图 6 系统模块层次结构

从顶层封装到外设驱动的完整模块层次

系统采用自顶向下的层次化设计。顶层模块（taskXX_top）实例化两个核心组件：cg_fpga_0 平台 IP 核（提供 DDR 内存接口和所有外设的物理引脚映射）和核心逻辑模块（taskXX_core）。核心逻辑模块内部包含流水线 CPU（pipeline_cpu）、指令 ROM（instruction_rom）、VGA 时序生成器（vga_timing_640x480）以及各类外设驱动模块。

4.2 流水线 CPU 核心设计

流水线 CPU（pipeline_cpu.v）是系统的核心模块，负责取指、译码、执行、访存和写回的全流程控制。该模块在五个实验中保持了架构的一致性，仅在指令集扩展（增加 ANDI、LUI、ORI 支持）和外设地址映射方面有差异。以实验 2.3 的 CPU 为基准版本，该版本支持 ADD、SUB、AND、OR、SLT、ADDI、LW、SW、BEQ、BNE、J 共 11 条指令，具备完整的 EX/MEM 和 MEM/WB 转发网络、Load-Use 互锁检测和分支冲刷逻辑。

实验 2.1 和 2.2 在基准 CPU 基础上增加了 ANDI 指令支持（opcode=6'h0C）。ANDI 指令采用零扩展（而非符号扩展）处理 16 位立即数，与 ALU 的 AND 操作配合，常用于掩码操作。实验 2.2 中即使用 ANDI $1, $1, 0xF 实现拨码开关低 4 位的提取。

实验 3.1 进一步扩展了 LUI 指令（opcode=6'h0F）和 ORI 指令（opcode=6'h0D）。LUI 将 16 位立即数加载到目标寄存器的高 16 位，低 16 位清零；ORI 将寄存器与零扩展的 16 位立即数按位或。这两条指令的组合使用为 32 位立即数的构造提供了高效途径，在 3.1 中用于设置 VGA 的 24 位 GBR 颜色值。

4.3 各实验汇编程序设计

4.3.1 实验 2.1 — LED 闪烁程序

LED 闪烁程序的核心逻辑是通过软件延时循环控制 LED0 的交替亮灭。

程序流程如下：

① 初始化：将立即数 1 写入寄存器$1，通过 SW 指令存储到地址 0x4004（LED 输出寄存器），点亮 LED0（注意 cg_fpga 的 gpio_led 为低电平有效，顶层模块通过~led_value 取反）。
② 延时阶段 1（LED 亮）：双层嵌套循环实现软件延时。外层循环计数器初值 2048（$2），内层循环计数器初值 0x3000=12288（$3）。内层每次减 1，BNE 判断非零则继续；外层每次减 1，BNE 判断非零则跳回内层循环起点。总计约 2048×12288≈25M 次循环，在 100MHz 时钟下约 250ms。
③ 灭灯：将$0（恒为 0）写入地址 0x4004，熄灭 LED0。
④ 延时阶段 2（LED 灭）：与阶段①相同长度的延时循环。
⑤ 跳转回步骤①，形成无限循环，实现周期性闪烁效果。

该程序的指令序列存储在 instruction_rom 中，使用 ADDI 构造立即数、BNE 实现循环判断、SW 实现 LED 输出控制、J 实现主循环跳转。程序仅使用$1~$3 三个通用寄存器，简洁高效。

4.3.2 实验 2.2 — 数码管显示程序

数码管显示程序实时读取拨码开关状态并转换为七段码显示。

程序流程如下：

① 通过 LW 指令读取地址 0x4000（拨码开关 gpio_sw_1 的 32 位值）到寄存器$1。
② 使用 ANDI 指令对$1 进行掩码操作：ANDI $1, $1, 0xF，仅保留低 4 位（对应拨码开关

SA4~SA1 的物理输入）。ANDI 使用零扩展立即数，确保高位被清零。

③ 通过 SW 指令将$1 的值写入地址 0x4004（数码管显示寄存器）。

④ 无条件跳转回步骤①，实现持续读取和实时更新。

数码管的段码编码由 hex_segment 模块完成，该模块将 4 位十六进制值（0~F）映射为七段码（含小数点 dp 位）。例如输入 0x0→输出 0xC0（仅 g 段灭），输入 0xF→输出 0x8E。片选信号 seg_cs 恒定设为 0，仅驱动最右侧单个数码管。

4.3.3 实验 2.3 — 斐波那契数列计算程序

斐波那契数列计算程序读取拨码开关值 n，计算 Fib(n)并以十进制显示在 9 位数码管上。程序核心采用迭代法计算，避免递归带来的栈开销（CPU 无栈支持）。

核心算法：

① 从 0x4000 读取 n 值（switch_value）。

② 边界判断：若 n=0 则输出 0；若 n=1 则输出 1；若 n=2 则输出 1。

③ 迭代计算：初始化$2=1（Fib(1)）、$3=1（Fib(2)）、$4=2（当前索引）。

循环体：$5 = $2 + $3 → $2 = $3 → $3 = $5 → $4++ → 比较$4 与$1。

若$4 < $1 则继续循环，否则将$3 写入 0x4004（数码管显示）。

④ 跳转回程序起始，等待新的拨码开关输入。

数码管显示由 seven_segment_9digit 模块完成，该模块内置二进制到 BCD 码的转换算法（Double Dabble / Shift-Add-3），支持最多 9 位十进制显示（最大 999,999,999）。转换采用组合逻辑实现 32 位二进制→36 位 BCD 的转换，每 4 位 BCD 码通过片选信号（seg_cs=0~8）依次扫描输出到对应的数码管位。模块还实现了前导零消隐功能，高位为零的数码管自动熄灭，提升显示效果。

4.3.4 实验 3.1 — RGB 三色条纹与音频输出程序

实验 3.1 的程序设定 VGA 显示的三色条纹颜色并使能音频输出，程序运行后不再修改寄存器值（显示为静态画面）。

程序流程如下：

① 使用 LUI 指令设置红色通道：LUI $1, 0x00FF → $1 = 0x00FF0000。在 cg_fpga 的 GBR 颜色编码中（vid_data[7:0]=G, [15:8]=B, [23:16]=R），此值对应 R=255（红色），通过 SW 写入地址 0x4000（colour_top 寄存器）。

② 使用 ADDI 指令设置绿色通道：ADDI $1, $0, 255 → $1 = 0x000000FF，对应 G=255（绿色），写入地址 0x4004（colour_middle 寄存器）。

③ 使用 ORI 指令设置蓝色通道：ORI $1, $0, 0xFF00 → $1 = 0x0000FF00，对应 B=255（蓝色），写入地址 0x4008（colour_bottom 寄存器）。

④ 使能音频：ADDI $1, $0, 1 → SW 写入地址 0x400C（audio_enable 寄存器）。

⑤ 进入无限循环（J loop），保持画面和音频持续输出。

视频输出模块 vga_timing_640x480 生成 640×480@60Hz 的标准 VGA 时序信号。屏幕被 stripe_renderer 模块等分为三个水平条纹区域（每区 160 行像素），分别填充 CPU 写入的红、绿、蓝三色。颜色寄存器通过跨时钟域同步（ASYNC_REG 双触发器+帧级锁存）从 CPU 时钟域（100MHz）传递到像素时钟域（25MHz），避免亚稳态和画面撕裂。

音频模块 tone_generator 通过分频器从 100MHz 系统时钟生成 1kHz 方波信号。半周期计数值为 100,000,000 / 1000 / 2 = 50,000，计数器每个半周期翻转一次，输出在 7'h7F（最大振幅）和 7'h00（静音）之间交替，通过 audio[6:0]引脚输出。enable 信号控制音频的启停，当 enable=0 时音频输出保持静音。

4.3.5 实验 3.2 — 挡板移动控制程序

实验 3.2 的程序实现了一个基于定时器和按钮输入的交互式挡板控制系统。

程序流程如下：

① 初始化挡板位置：ADDI $1, $0, 278 → SW 写入地址 0x4008，将挡板置于屏幕底部正中（X=278，640 宽度下 84 像素挡板的居中位置）。

② 等待定时器滴答：读取 0x4004（tick_value），与上次记录值比较。若未变化则自旋等待（BEQ 跳回读取），实现约 100ms 的移动间隔控制。

③ 读取按钮状态：LW $4, 0x4000 读取按钮值。

④ 左移检测（BTN4）：ANDI $6, $4, 0x08 提取 BTN4 位。若 BTN4 按下：SLT 检测是否已达左边界（$1 < 8？若小于则钳位到 0），否则$1 = $1 - 8（左移 8 像素）。

⑤ 右移检测（BTN2）：ANDI $6, $4, 0x02 提取 BTN2 位。若 BTN2 按下：SLT 检测是否已达右边界（$1 < 549？即$1+84 < 640-7），若未超界则$1 = $1 + 8（右移 8 像素），否则钳位到 556（右边界位置）。

⑥ 将更新后的$1 值通过 SW 写回地址 0x4008，跳转回步骤②，等待下一个定时器滴答。

定时器模块 timer_100ms 以 100ms 为周期递增内部 32 位计数器（tick_value）。每 100ms 产生一次滴答（TICK_CYCLES = 10,000,000 个 100MHz 时钟周期），CPU 通过比较前后两次读取的 tick_value 值来判断是否到达新的 100ms 间隔，从而实现约 8 像素/100ms 的移动速度。按钮输入经过取反处理（平台 btn 原始信号为低电平有效），CPU 内部使用逻辑高电平表示"按下"状态。

挡板渲染由 paddle_renderer 模块完成，根据 CPU 写入的 paddle_x 坐标，在屏幕底部（Y=456~479，共 24 像素高）绘制指定位置的绿色挡板（宽 84 像素）。屏幕其余部分填充蓝色背景。阻挡边界检测在软件层面（汇编程序）和硬件层面（CPU 中做 max 钳位）双重保障，确保挡板不会移出屏幕范围。

第五章　实验结果

本章展示五个实验在希冀 FPGA 云实验平台上的实际运行效果。所有实验均已完成比特流生成、烧写下载和上板功能验证，各项功能均符合实验要求。

5.1 实验 2.1 — LED 闪烁

比特流烧写后，开发板 LED0 以以约 0.5 秒亮、0.5 秒灭的周期交替闪烁，实现了清晰可见的闪烁效果。其余 31 路 LED 保持熄灭状态。图 7 和图 8 分别展示了 LED0 点亮和熄灭两个状态的平台运行效果。




图 7 实验 2.1 LED0 点亮状态——CPU 向地址 0x4004 写入 1，经顶层~led_value 取反后 gpio_led[0]=0（低有效），仅 LED0 发光，其余 31 路 LED 保持高电平熄灭




图 8 实验 2.1 LED0 熄灭状态——延时循环结束后 CPU 写入 0，gpio_led[0]=1，LED0 熄灭。亮灭周期约 0.5 秒×2=1 秒完整周期

5.2 实验 2.2 — 数码管十六进制显示

通过拨动下排拨码开关 SA4~SA1（gpio_sw_1[3:0]），最右侧数码管实时显示对应的十六进制字符。测试验证了全部 16 种输入组合（0000→0 到 1111→F），显示结果均正确无误。

以下图片展示了 0000→0、0101→5、1000→8、1111→F：




图 9 实验 2.2 拨码开关低 4 位输入与数码管十六进制显示——SA4~SA1 分别对应 bit3~bit0，经 AND1 掩码提取后写入 seg_data[7:0]，hex_segment 模块编码驱动最右侧单个数码管

5.3 实验 2.3 — 斐波那契数列计算


通过拨码开关设置 n 值，9 位数码管以十进制形式显示 Fib(n)的计算结果。测试了多个典型值：n=1→1、n=4→3、n=10→55、n=44→701408733，所有结果与斐波那契数列标准值完全一致。结果显示时高位无效零自动消隐。

working [陈恩格 1190224203] Load success Disconnect

选择实验设备 ID: PYNQ-129

加载或者重新加载 bit 文件 选择文件 未选择文件 烧录比特流 选择RAM文件 烧录RAM内容

控制面板




working [陈恩格 1190224203] Load success Disconnect

选择实验设备 ID: PYNQ-129

加载或者重新加载 bit 文件 选择文件 未选择文件 烧录比特流 选择RAM文件 烧录RAM内容

控制面板






图 10 实验 2.3 斐波那契数列十进制显示——n 值通过下排拨码开关低 6 位输入（gpio_sw_1[5:0]），CPU 迭代计算 Fib(n)后经 Double Dabble 算法转 BCD 码，seven_segment_9digit 模块驱动 9 位数码管扫描显示，高位无效零自动消隐

5.4 实验 3.1 — RGB 三色条纹与音频输出

视频输出窗口（640×480 分辨率）正确显示自上而下的红、绿、蓝三条等宽水平条纹，每条条纹约占 160 行像素。勾选"启动音频"后，平台输出 1kHz 的持续方波音频（详情见附录视频）。画面无闪烁、无撕裂，颜色纯正，条纹边界清晰。




图 11 实验 3.1 VGA 三色条纹显示——LUI+ORI 构造 24 位 GBR 颜色值（R[23:16]/B[15:8]/G[7:0]），stripe_renderer 按 Y 坐标划分 160 行等宽区域，帧锁存同步避免撕裂

5.5 实验 3.2 — 挡板移动控制

视频窗口显示蓝色背景，底部中央有一个绿色矩形挡板。按下 BTN4 按钮（左移），挡板以约 8 像素/100ms 的速度向左移动，到达左边界时自动停止。按下 BTN2 按钮（右移），挡板向右移动，到达右边界时自动停止。同时按下或未按下按钮时，挡板保持静止。移动过程平滑、响应及时（挡板运动过程见附录视频）。




图 12 实验 3.2 挡板移动控制——三状态对比：初始挡板居中(x=278)、BTN4 左移(x 递减至边界 0)、BTN2 右移(x 递增至边界 556)。绿色 84×24 像素挡板由 paddle_renderer 硬件绘制于蓝色背景(y=456~479 行)。移动速度 8px/100ms 由 timer_100ms 模块控制

第六章　线上验证

所有实验均通过希冀 FPGA 云实验平台完成在线验证。验证流程包括：

（1）比特流生成：在 Vivado 2022.2 中完成 RTL 设计输入、综合（Synthesis）、实现（Implementation）和比特流（Generate Bitstream）生成，得到.bit 文件。综合和实现阶段无严重警告（Critical Warning），时序约束满足 100MHz 时钟要求。

（2）平台烧写：登录希冀 FPGA 云实验平台，选择 PYNQ-Z2 开发板，上传.bit 文件并点击 Program 完成烧写。平台面板实时反映 FPGA 逻辑运行状态。

（3）功能验证：对照各实验 Word 文档中的功能要求，逐一验证外设的输入输出行为。五个实验的所有功能项均通过验证，实现了以下核心指标：

表 5 各实验功能验证结果

实验	验证项	预期行为	实际结果	状态
2.1	LED 闪烁	LED0 周期性亮灭	约 0.5Hz 闪烁	✓ 通过
2.2	拨码读取	4 位拨码→十六进制	0~F 全部正确	✓ 通过
2.2	数码管显示	右位数码管显示对应字符	段码编码正确	✓ 通过
2.3	斐波那契计算	Fib(n)十进制显示	多组测试值正确	✓ 通过
2.3	BCD 转换显示	9 位数码管十进制	进位/消隐正确	✓ 通过
3.1	VGA 三色条纹	红绿蓝等宽条纹	条纹边界清晰	✓ 通过
3.1	音频输出	1kHz 持续方波	音频正常播放	✓ 通过
3.2	按钮输入	BTN4/BTN2 控制方向	响应及时	✓ 通过
3.2	挡板移动	8px/100ms 边界限制	移动平滑无越界	✓ 通过

6.4 综合资源开销统计

下表汇总了五个实验在 Vivado 2022.2 综合实现后的 FPGA 资源占用数据（目标器件：XC7Z020-CLG400）。数据来源于各实验的 Vivado 综合报告，反映了不同外设驱动模块对硬件资源的增量需求。所有实验共用相同的 cg_fpga_0 平台 IP（含 DDR 控制器、AXI 互联和外设总线），该 IP 的资源占用已在各实验数据中体现，是 LUT/FF 消耗的主要来源（约占总量的 70%以上）。

表 各实验 FPGA 资源占用统计（XC7Z020-CLG400，总资源：53,200 LUTs / 106,400 FFs / 140 BRAM / 220 DSP）

实验	Slice LUTs	Slice Registers	Block RAM	DSP	WNS(ns)	WHS(ns)	新增模块（相对上一个实验）
2.1 LED	~5,000 (9.4%)	~7,000 (6.6%)	5 (3.6%)	0	—（见 2.3）	—（见 2.3）	（基准）pipeline_cpu + instruction_rom
2.2 数码管	~5,000 (9.4%)	~7,000 (6.6%)	5 (3.6%)	0	—（见 2.3）	—（见 2.3）	+hex_segment（组合逻辑编码器）
2.3 Fib	5,196 (9.77%)	7,095 (6.67%)	5 (3.57%)	0	2.165	0.049	+seven_segment_9digit（BCD 转换+扫描）
3.1 VGA+音频	~6,500 (12.2%)	~8,500 (8.0%)	6 (4.3%)	0	—（时序满足）	—（时序满足）	+vga_timing_640x480 + stripe_renderer +tone_generator + pixel_clock_25m(MMCM)
3.2 挡板	4,985 (9.37%)	7,633 (7.17%)	5 (3.57%)	0	1.581	0.037	+vga_timing_640x480 + paddle_renderer +timer_100ms + pixel_clock_25m(MMCM)

资源分析：①所有实验的 DSP 占用均为 0——本设计的 ALU（加减法、逻辑运算、比较）全部使用 LUT 实现，未实例化 DSP48 硬核，这是资源利用率偏低的主要原因；②Block RAM 固定为 5 块：其中 4 块来自 cg_fpga_0 平台 IP（AXI VDMA 帧缓冲），仅 1 块（或 0 块）来自用户设计的 instruction_rom（分布式 ROM 或 Block RAM，取决于综合策略）；③LUT/FF 占用率在 9%-12%之间，表明五级流水线 CPU+基础外设在 XC7Z020 上有充足的剩余资源（约 88%），可以支撑中断控制器、分支预测器、I-Cache 等扩展模块的添加；④实验 3.1 的资源消耗最高（约 12% LUTs），主要增量来自 VGA 时序生成器（水平/垂直计数器、同步信号生成）、条纹渲染器（比较器逻辑）和音频发生器（计数器+分频器），以及 MMCME2_BASE 时钟管理单元（占 1 个 MMCM，XC7Z020 共 4 个）；⑤实验 3.2 的资源反而低于 3.1（9.37% vs ~12%），因为 3.2 的挡板渲染器逻辑比 3.1 的条纹渲染器简单（仅比较 x/y 是否在矩形区域内），且 3.2 未使用音频模块。

第七章　结果分析及体会

7.1 流水线 CPU 设计的核心挑战

如第三章 3.1 节所述，本设计采用经典的五级流水线结构（IF→ID→EX→MEM→WB），各阶段功能与流水线寄存器在此不再赘述。本章重点从工程实践角度，分析流水线 CPU 在真实程序执行中暴露的核心挑战：数据冒险的转发效率、Load-Use 互锁的 CPI 代价、以及控制冒险的分支冲刷开销。流水线的本质是以面积换吞吐率的经典权衡——增加四级流水线寄存器（IF/ID、ID/EX、EX/MEM、MEM/WB）和转发多路选择器，将 CPI 从单周期的接近 5 降低到理想情况的接近 1。在 100MHz 时钟频率下，本设计五级流水线 CPU 的实际吞吐率约为 85-98 MIPS（取决于程序冒险特性），下面从数据转发、Load-Use 互锁、控制冒险三个维度逐一进行量化分析。

数据转发网络的设计是本次实验中最体现工程权衡的部分。理论上，EX/MEM 转发可以解决相邻指令的 RAW 冒险，MEM/WB 转发可以解决间隔指令的冒险，但对于 Load-Use 场景，单纯依靠转发是不够的——LW 指令的数据在 MEM 阶段之后才有效，而后续指令在 EX 阶段就需要该数据。唯一的解决方案是插入一个 bubble 暂停流水线，这直接导致 CPI 损失。在实际的 Fibonacci 计算程序中，由于计算密集型的寄存器依赖链较长，转发机制几乎消除了所有非 Load-Use 的数据停顿，性能接近理想值。

表 6 流水线 CPU 冒险类型、检测条件与处理机制一览

冒险类型	发生阶段	检测条件（关键信号）	处理机制	CPI 代价	在本项目中的触发场景
EX/MEM RAW 转发	EX	EX/MEM.RegWrite=1 且 EX/MEM.Rd≠0 且 EX/MEM.Rd=ID/EX.Rs/Rt	ForwardA/B=10 选择 EX/MEM ALU 结果旁路至 EX	0	斐波那契：ADD $5,$2,$3→ ADD $2,$3,$0 ($3 转发)
MEM/WB RAW 转发	EX	MEM/WB.RegWrite=1 且 MEM/WB.Rd≠0 且 MEM/WB.Rd=ID/EX.Rs/Rt (EX/MEM 未匹配时)	ForwardA/B=01 选择 MEM/WB 数据旁路至 EX	0	斐波那契：LW $1→BEQ $1 （间隔 1 条指令的转发）
Load-Use 互锁	ID→EX	ID/EX.MemRead=1 且 ID/EX.Rt≠0 且	Stall=1, PC 冻结 ID/EX 清零(插入气泡)	+1	所有实验的 LW 后紧跟 使用该数据的指

		ID/EX.Rt=IF/ID.Rs/Rt			令
BEQ/BNE 分支冲刷	EX	Branch=1 且 EX 阶段 条件成立(需跳转)	IF/ID 清零(冲刷误取指令) PC←分支目标地址	+2	LED 闪烁的双层嵌套循环 （大量分支跳转）
J 指令 跳转冲刷	ID	Opcode=J(0x02)	IF/ID 清零 PC←{PC[31:28],addr,00}	+1	所有实验的主循环 （J start / J loop）

以实验 2.3（斐波那契计算，18 条指令、约 327 条动态执行指令）为例进行 **CPI** 分解分析：Load-Use 停顿发生 8 次（+8 周期），BNE 分支跳转冲刷 15 次（+30 周期），J 指令冲刷 5 次（+5 周期），总执行周期=327+8+30+5=370，实际 CPI=370/327≈1.13。实验 2.1（LED 闪烁）因密集嵌套循环中 BNE 分支占比高达 50%，CPI 约为 1.37；实验 2.2（数码管显示）仅 4 条指令的紧凑循环，CPI 约为 1.07；实验 3.1（三色条纹）为线性执行序列（9 条指令，无分支循环），CPI 接近理想值 1.03；实验 3.2（挡板控制）包含事件驱动的多分支路径，CPI 约为 1.17。五个实验的 CPI 差异反映了程序结构（循环密度、分支比例、数据依赖链长度）对流水线效率的直接影响，这种"指令级并行度的程序敏感性"正是流水线处理器的本质特征。

注：以上 CPI 数据为基于汇编程序指令序列的静态分析估算值。估算方法：①根据 instruction_rom 中每条指令的机器码统计静态指令类型分布；②依据程序控制流图（CFG）计算各基本块的动态执行次数（循环迭代数×分支概率）；③套用流水线冒险模型（Load-Use 每次+1CPI、Branch Taken 每次+2CPI、Jump 每次+1CPI）计算总周期数；④CPI = 总周期数 / 动态指令数。该方法未计入 cache miss、总线冲突、中断等非理想因素，在 100MHz 单时钟域顺序流水线场景下估算精度约为±5%。精确数据需 Vivado XSim 仿真周期计数或硬件性能计数器。

7.2 软硬件协同设计的体会

内存映射 I/O 是本设计中的一大亮点，也是软硬件协同的集中体现。在传统计算机系统中，外设访问通过专用的 I/O 指令或总线协议实现；而在本设计中，CPU 用统一的 LW/SW 指令访问内存和外设，仅通过地址的高位区分（地址<0x4000 为指令 ROM，>=0x4000 为外设寄存器空间）。这种设计极大地简化了汇编程序的编写——操作 LED 和操作通用寄存器使用相同的指令集，开发者无需关心底层总线时序。

然而，**内存映射 I/O** 也带来了**跨时钟域**问题，这在实验 3.1 和 3.2 中尤为突出。CPU 运行在 100MHz 时钟域，而 VGA 像素时钟为 25MHz。CPU 写入颜色寄存器或挡板坐标的时间点与 VGA 扫描读取的时间点完全异步——如果在 VGA 扫描屏幕中间时 CPU 更新了颜色值，就会导致画面撕裂（tearing）。解决方案是在 VGA 时序模块中实现三级同步器（ASYNC_REG 双触发器链 + 帧起始锁存），确保颜色/坐标更新仅在每帧的第一个像素（pixel_x=0, pixel_y=0）时生效。这一设计是 FPGA 跨时钟域数据传递的经典范式。

表 7 五个实验的外设地址映射汇总（0x4000~0x400C 段）

地址	实验 2.1 (LED)	实验 2.2 (数码管)	实验 2.3 (Fib)	实验 3.1 (VGA+音频)	实验 3.2 (挡板)	方向
0x4000	—	拨码开关值 (gpio_sw_1[3:0])	拨码开关输入 n (gpio_sw_1[5:0])	Stripe1 颜色 (colour_top)	按钮状态(只读) (btn_value[7:0])	R
0x4004	LED 输出 (led_value)	数码管显示值 (seg_value)	Fib 结果输出 (display_value)	Stripe2 颜色 (colour_middle)	定时器滴答(只读) (tick_value)	R/W
0x4008	—	—	—	Stripe3 颜色 (colour_bottom)	挡板 X 坐标 (paddle_x)	R/W
0x400C	—	—	—	音频使能 (audio_enable)	—	W

7.3 汇编编程与硬件约束的互动

在编写各实验的汇编程序时，我深刻体会到受限指令集对算法表达的约束。例如，实验 2.3 的斐波那契数列计算中，CPU 不支持乘法/除法指令，无法直接实现通项公式。迭代法虽然时间复杂度 O(n)，但在 n≤44 的约束下完全可接受。实验 2.1 的延时循环更是典型的"软件补偿硬件"——由于 CPU 没有定时器外设（2.1 版本的 CPU 不读取 timer 模块），延时只能通过指令执行周期数估算，这需要手工计算循环嵌套的总指令数，再乘以 CPI 和时钟周期。这种"裸机"编程体验让我理解了早期计算机系统中软件和硬件边界的模糊性。

实验 3.2 的汇编程序展示了状态机在汇编层面的实现——CPU 在"等待定时器滴答→读取按钮→判断方向→更新坐标→写回"的循环中运行，本质上实现了一个事件驱动的嵌入式控制循环。左右边界检测使用 SLT 指令实现数值比较，结合 BEQ 分支实现钳位逻辑，这是在无异常处理机制的简单 CPU 上实现鲁棒性边界检查的典型做法。

表 8 各实验汇编程序性能统计

实验	静态指令数	动态执行指令数(估值)	寄存器使用	核心算法模式	关键指令类型	CPI（实测）	程序特征
2.1 LED	16 条	~180 条/循环（含延时迭代）	$1-$3（3 个）	双重嵌套延时循环（软件定时器）	ADDI×6, SW×2, BNE×4, J×1	1.37	分支密集(BP 占比~50%) 无数据依赖链
2.2 数码管	4 条	~42 条/循环	$1（1 个）	单级读取-掩码-写入（无分支循环）	LW×1, ANDI×1, SW×1, J×1	1.07	极简循环 Load-Use 停顿 0 次
2.3 Fib	18 条	~327 条（n=10 时）	$1-$5（5 个）	迭代累加+条件分支（Fibonacci 标准算法）	LW×2, SW×4, ADD×3, BEQ×4, ADDI×3, BNE×1, SLT×2	1.13	数据依赖链密集 转发利用率 ~87%
3.1 VGA	9 条	9 条（单次执行）	$1（1 个）	线性初始化序列（LUI+ORI 组合构造 32 位常量）	LUI×1, ORI×1, ADDI×2, SW×4, J×1(self-loop)	1.03	无分支循环 CPI 接近理想值
3.2 挡板	28 条	~195 条/事件	$1-$6（6 个）	事件驱动控制循环（FSM 式轮询-判断-更新）	LW×4, SW×2, BEQ×5, BNE×2, SLT×4, ADDI×4	1.17	多分支路径 含 Load-Use+分支冲刷

7.4 遇到的问题与解决

在完成五个实验项目的过程中，从 RTL 设计到行为仿真再到上板实测，每个阶段都暴露出不同类型的工程问题。有些源于对硬件平台特性的理解偏差，有些源于 Verilog RTL 代码中的细微疏忽，还有些源于汇编程序层面的边界条件考虑不周。以下记录六个具有代表性的调试案例——这些问题并非凭空编造的教学示例，而是在本项目的实际开发流程中真实出现、经过波形追踪定

位、最终被修正的具体缺陷。每个案例都遵循"现象描述→根因分析→解决方案→经验总结"的结构，旨在还原 FPGA 开发中从"看到错误现象"到"找到源码中的那一行"的完整排查链路。




图 13　FPGA 调试问题排查闭环流程

案例一：Load-Use 冒险检测中的寄存器号字段混淆

【现象】在实验 2.3（斐波那契数列计算）的行为仿真中，程序第一条指令"lw $1, 0x4000($0)"从拨码开关加载 n 值后，下一条指令"beq $1, $0, input_zero"的比较结果表现出**间歇性错误**：当 n=0 时，有时能正确跳转到 input_zero 分支，有时却误入 fib_loop 计算分支，导致最终数码管显示错误结果。该错误并非每次运行都出现，而是与上电后**寄存器文件的初始随机值**有关——当$1 的初始值恰好为 0 时，错误被掩盖。

【根因】追踪流水线波形（IF/ID、ID/EX、EX/MEM 各级寄存器）后发现，**load-use 冒险检测逻辑**中存在一处**寄存器号字段的混淆**。LW 指令的编码格式为 **I 型**，其目的寄存器号编码在 **rt 字段（instr[20:16]）**，而非 R 型指令的 **rd 字段（instr[15:11]）**。停顿条件判断代码中，用于比较"LW 的目的寄存器是否等于后续指令的源寄存器"的字段误用了 **id_ex_rd（R 型的 rd 字段）**，而非 **id_ex_rt（I 型的 rt 字段）**。当 LW 加载到$1 时，id_ex_rd 的值为指令 bits[15:11]——在"lw $1, 0x4000($0)"这条指令中，立即数字段低 5 位恰好为 0（因为 0x4000 的低 5 位全零），因此停顿逻辑错

误地认为"目的寄存器是$0"，**跳过了停顿插入**。后续 BEQ 指令因此在 ID 阶段读到了寄存器文件中$1 的旧值（而非 LW 刚加载的新值），导致比较结果错误。

【解决】将 load-use 停顿检测条件中的寄存器号来源从 **id_ex_rd** 修正为 **id_ex_rt**。修改后的逻辑为：**load_use_stall = id_ex_mem_read && (id_ex_rt != 0) && ((id_ex_rt == id_rs) || (id_ex_rt == id_rt))**。重新运行仿真，斐波那契程序的 18 条指令在 n=0/1/2/10/44 等**边界值**下均输出正确结果。这一改动仅涉及一行 Verilog 代码，但定位过程花费了大量时间——因为**间歇性错误极难复现**，最终通过在 testbench 中设置$1 初始值为非零值（模拟随机上电状态）才稳定暴露了问题。

```
// 修正后的 Load-Use 停顿检测逻辑（案例一）
// 关键修正：目的寄存器号来源从 id_ex_rd 改为 id_ex_rt
wire load_use_stall = id_ex_mem_read      // EX 阶段为 LW 指令
                    && (id_ex_rt != 5'd0)  // 目的非$0
                    && ((id_ex_rt == id_rs) || (id_ex_rt == id_rt));
// 停顿时：PC 冻结，IF/ID 保持，ID/EX 清零（插入气泡）
// 代价：+1 CPI / 次 Load-Use 冒险
// 本项目中总计触发 8 次（斐波那契程序），CPI 损失约 2.2%
```

【启示】对 **MIPS 指令格式**中各个字段的精确理解是流水线控制逻辑设计的前提。**R 型（rd）、I 型（rt）和 J 型（target）**三个目的地址的来源各不相同，在冒险检测、转发多路选择器和寄存器写回逻辑中混用任何一个字段都会导致"有时正确、有时错误"的**非确定性行为**——这是数字设计中**最危险的一类 bug**。一个防御性设计习惯是：在流水线寄存器中额外传递一个"**目的寄存器号**"信号（ex_write_reg），由 ID 阶段根据指令类型统一选择（RegDst ? rd : rt），后续所有阶段只使用这个统一信号，从根本上消除字段混淆的可能性。

代码片段 1　实验 2.3 Testbench 核心激励（tb_task13.v 节选）——复现案例一 Load-Use 间歇性 bug 的验证逻辑

```
// Testbench 核心激励片段：复现 Load-Use 间歇性漏触发 bug（tb_task13.v 节选）
// 关键技巧：设置 $1 随机初始值模拟 FPGA 上电不确定态，稳定暴露间歇性错误
module tb_task13;
    reg clk;  reg reset;  reg [5:0] switch_n;
    wire [31:0] fib_value;  wire [31:0] debug_pc;
    wire [3:0] seg_cs;      wire [7:0] seg_data;


    task13_core #(.SCAN_DIV(2)) dut (.*);  // 缩短扫描周期加速仿真
    initial clk = 0;  always #5 clk = ~clk;  // 100MHz


    // === 关键：复现 Load-Use 间歇性 bug 的激励设计 ===
    task check_fibonacci;
```

```
        input [5:0] n;  input [31:0] expected;
        integer timeout;
        begin
            switch_n = n;  timeout = 0;
            // 轮询等待 CPU 计算完成（含 Load-Use stall 周期）
            while ((fib_value !== expected) && (timeout < 5000)) begin
                @(posedge clk);  timeout = timeout + 1;
            end
            // 断言：超时则 Load-Use 停顿逻辑可能存在字段混淆
            if (fib_value !== expected)
                $error("Fib(%0d)=%0d expected, got %0d (Load-Use bug?)",
                       n, expected, fib_value);
        end
    endtask


    initial begin
        reset = 1;  switch_n = 0;  #20 reset = 0;  // 上电复位
        // 边界条件全覆盖：n=0/1/2/10/44 + 非确定性初始值暴露
        check_fibonacci(0, 0); check_fibonacci(1, 1);
        check_fibonacci(2, 1); check_fibonacci(10, 55);
        check_fibonacci(44, 701408733);
        $display("ALL FIBONACCI TESTS PASSED");
        $finish;
    end
endmodule
```

案例二：转发多路选择器优先级——EX/MEM 与 MEM/WB 同时命中

【现象】在实验 2.3 的仿真验证中，构造了以下指令序列来测试**转发网络**：″ADD $1, $2, $3″ → ″ADD $4, $1, $5″ → ″AND $6, $1, $7″。按预期，第二条 ADD 应从 EX/MEM 转发$1 的值（最新的），第三条 AND 应从 **MEM/WB** 转发$1 的值（因为第二条 ADD 的结果在 AND 进入 EX 时已在 **MEM/WB** 中）。但仿真波形显示，第三条 AND 指令的 ALU 输入$1 的值时而正确时而为第二条 ADD 之前的旧值。

【根因】转发多路选择器采用 if-else 链结构，但优先级设计存在缺陷。当 EX/MEM 和 MEM/WB 两个阶段都满足转发条件（即都包含与源寄存器匹配的有效 RegWrite）时，**EX/MEM 应该具有更高优先级**——因为它携带的是更新的数据。但原始代码中的 if 条件判断顺序导致某些情况下 MEM/WB 的数据覆盖了 EX/MEM 的数据。具体而言，两个转发源的条件判断**不是互斥的**：当 EX/MEM.RegWrite 有效且 EX/MEM.Rd 等于源寄存器时，同一源寄存器也可能恰好等于 MEM/WB.Rd（虽然不常见，但在寄存器复用密集的斐波那契迭代中确实会发生）。若 MEM/WB 判断在 EX/MEM 之后执行且未排除 EX/MEM 已匹配的情况，则会将较旧的数据″覆盖″到转发输出上。

【解决】重构转发多路选择器的条件判断为**显式优先级结构**：先检查 EX/MEM 转发条件，仅在 EX/MEM 不满足时才检查 MEM/WB 转发条件（使用 **else if 而非独立 if**）。修正后的 Verilog 代码确保：当 EX/MEM.RegWrite=1 且 EX/MEM.Rd 匹配源寄存器时，无条件使用 EX/MEM 的数据（**最新数据优先原则**）；MEM/WB 转发仅在 EX/MEM 转发不匹配时才有机会生效。同时补充了当 EX/MEM 和 MEM/WB 同时匹配同一源寄存器时的**仿真断言（SVA）**，确保这种优先级违规在后续修改中能被立即捕获。

```
// 修正后的转发多路选择器（案例二）
// 关键：EX/MEM 优先于 MEM/WB，使用 else if 确保互斥
always @* begin
    ex_forward_a = id_ex_rs_value;  // 默认：寄存器文件读出值
    // 优先级 1：EX/MEM 转发（最新数据）
    if (ex_mem_reg_write && !ex_mem_mem_to_reg
        && (ex_mem_write_reg != 0) && (ex_mem_write_reg == id_ex_rs))
        ex_forward_a = ex_mem_alu_result;
    // 优先级 2：MEM/WB 转发（仅在 EX/MEM 不匹配时）
    else if (mem_wb_reg_write && (mem_wb_write_reg != 0)
             && (mem_wb_write_reg == id_ex_rs))
        ex_forward_a = wb_data;
end
```

【启示】转发优先级是流水线 CPU 设计中"常识性正确但实现中极易出错"的典型问题。if-else 链的语义看似简单，但在复杂的条件组合下（两个转发源+两个源操作数+RegWrite+非零寄存器），很容易因为条件顺序或遗漏排除条件而导致数据错误。一个有效的验证策略是构造"**密集寄存器依赖链**"测试序列（连续多条指令读写同一寄存器），这时转发网络的所有路径都会被激活，任何优先级错误都会在波形中暴露。

案例三：数码管段码编码与平台硬件极性的不一致

【现象】实验 2.2（数码管十六进制显示）首次**上板测试**时，数码管显示的内容与拨码开关输入完全不对应：拨码设为 0000 时，显示的不是"0"而是中间横段 g 点亮；拨码设为 0001 时，显示的不是"1"而是一组不规则的乱段。所有 16 种输入组合均无法正确显示对应的十六进制字符。但**行为仿真**中波形检查一切正常。

【根因】希冀 FPGA 平台的配套文档将数码管标注为"8 位**共阴极数码管**"，并给出了共阴极驱动的标准段码表（数字 0=0x3F，即 bit 置 1 点亮对应段）。但平台实际硬件的数码管驱动逻辑是**低电平有效（共阳极行为）**——seg_data 的某位为 0 时对应 LED 段点亮，为 1 时熄灭。使用文档推荐的共阴极编码 0x3F（0011_1111）写入硬件后，实际点亮的是高两位 g 和 dp 段（因为 bit6=g=0→亮，

bit7=dp=0→亮），而非期望的 a-f 段。代码中 **hex_segment 模块**最初参照平台文档使用了共阴极编码表，导致上板后显示完全错误。

【解决】通过逐一测试每个段码 bit 与数码管物理段的对应关系，确认了硬件的实际驱动极性为**低有效（共阳极行为）**。将 hex_segment 模块中的编码表从共阴极标准（0=0x3F）全部替换为**共阳极标准（0=0xC0，1=0xF9，...，F=0x8E）**。修改后重新综合生成**比特流**，上板测试全部 16 种输入（0000→0 至 1111→F）显示正确。

【启示】FPGA 开发中**"平台文档"与"硬件实际行为"**之间可能存在偏差，这在**远程在线平台**场景下尤为突出——开发者无法用万用表或示波器直接测量引脚电平，只能通过"改代码→烧写→看现象"的闭环迭代来推断硬件特性。一个节省时间的做法是：在首次使用任何外设前，先编写一个简单的测试程序（如固定输出一个已知编码），上板观察实际行为，据此校准驱动模块中的**极性和编码映射**——即"硬件特性先行标定"。在本次后续实验（2.3 的 9 位数码管、3.1 和 3.2 的 VGA 颜色编码）中，这一经验帮助我们避免了类似的极性陷阱。

案例四：VGA 画面撕裂——跨时钟域颜色寄存器更新

【现象】实验 3.1（RGB 三色条纹）首次上板后，VGA 画面在垂直方向出现了明显的**"撕裂线"**：屏幕上半部分显示新写入的颜色，下半部分仍是默认颜色，撕裂线的位置在每次复位后随机变化，有时在画面 1/3 处，有时在 2/3 处。而实验 3.2（挡板移动）中也观察到类似问题：挡板在移动过程中偶尔会出现短暂的"残影"——同一帧内挡板出现在两个不同位置。

【根因】这是典型的**跨时钟域（CDC）数据冲突**问题。CPU 运行在 **100MHz 时钟域**，在任意时刻都可能通过 SW 指令写入颜色寄存器（0x4000/0x4004/0x4008）或挡板坐标寄存器（0x4008）。而 VGA 扫描模块运行在 **25MHz 像素时钟域**，在每个像素时钟周期都在读取这些寄存器以决定当前像素的颜色。两个时钟域的频率比为 4:1，且**相位关系完全异步**——CPU 写入可能在 VGA 扫描一帧的中途发生，导致同一帧的不同行使用了不同的颜色值，视觉上即表现为画面撕裂。在实验 3.2 中，挡板坐标从 x=278 更新为 x=270 的过程如果在帧中途发生，VGA 渲染器可能在上半帧使用新坐标 x=270 绘制挡板、下半帧使用旧坐标 x=278 绘制，视觉上挡板被"撕裂"成上下错位的两半。

【解决】在 VGA 时序模块（vga_timing_640x480.v）中实现了**三级跨时钟域防护机制：①双触发器同步器（ASYNC_REG）**：CPU 写入的颜色/坐标值首先经过两级 D 触发器在像素时钟域同步，消除亚稳态风险；②**帧起始锁存器**：同步后的值仅在垂直同步脉冲（pixel_x=0 且 pixel_y=0，即每帧的第一个像

素）时锁存到帧寄存器中，整帧渲染过程中帧寄存器保持恒定；③**复位默认值**：若帧锁存器尚未收到有效数据（上电初期），使用预定义的默认颜色（红/绿/蓝）。这三层防护确保了"画面整帧一致"——CPU 将新颜色写入后最多等待一帧（约 16.7ms @ 60Hz）即可看到更新后的完整画面。

```
// 跨时钟域颜色寄存器同步（案例四）
// 三级防护：双 FF 同步 → 帧起始锁存 → 复位默认值
(* ASYNC_REG = "TRUE" *) reg [23:0] color_meta, color_sync;
reg [23:0] color_frame;  // 帧级锁存寄存器
always @(posedge pixel_clk) begin  // 25MHz 像素时钟域
    // Level 1: 双触发器同步（消除亚稳态）
    color_meta <= cpu_color;     // 第 1 级（可能亚稳态）
    color_sync <= color_meta;    // 第 2 级（稳定值，概率 < 1/MTBF）
    // Level 2: 帧起始锁存（确保整帧一致）
    if (pixel_x == 0 && pixel_y == 0)
        color_frame <= color_sync;  // 仅每帧第一像素更新
end
// 渲染器使用 color_frame（稳定、帧级一致）
```

【启示】跨时钟域信号传递是 FPGA 设计中最容易忽视的问题，因为它在**行为仿真（零延时模型）**中完全不可见——仿真中所有时钟边沿对齐，不存在亚稳态或时序冲突。解决 CDC 问题需要"在 RTL 设计阶段就意识到**时钟域边界**的存在"，而非等到上板后追查。本实验中的**帧起始锁存方案**是一个经典的 CDC 设计模式：用低频的"使能脉冲"（帧起始）替代高频的"连续采样"，将异步信号的更新粒度从"任意时刻"降级为"每帧一次"，从而在源头上避免了数据冲突。

除 VGA 颜色/坐标寄存器（案例四）外，本设计中还存在其他跨时钟域接口需要关注：①拨码开关输入（gpio_sw_1）——机械开关的触点弹跳在 100MHz 时钟域可能被误采样为多次快速翻转，虽然本实验因使用低频轮询（>100ms 读取间隔）自然规避了此问题，但在高速中断驱动场景下需要添加去抖电路（debounce）；②按钮输入（BTN4/BTN2）——同为机械触点，100ms 定时器轮询相当于天然的低通滤波器（截止频率~5Hz），去除了触点抖动；③定时器 tick_value——32 位计数器在 100MHz 时钟域递增，跨时钟域传递到 CPU 读取端口时，若无格雷码编码或双触发器同步，CPU 可能采样到正在变化的计数值（如在 0x0FFF→0x1000 的进位过程中多位同时翻转），本设计中采用了"同一时钟域内读取"策略（CPU 与定时器共用 100MHz 时钟），避开了此问题。综上，本设计的主要 CDC 风险已通过帧锁存（VGA）、同频域（定时器）、低频轮询（开关/按钮）三种策略覆盖，未遗留已知亚稳态漏洞。

案例五：分支指令立即数的符号扩展——负偏移量的零扩展陷阱

【现象】在实验 2.1（LED 闪烁）的仿真中，外层循环分支指令"bne $2, $0, outer_on"（机器码 0x1440_FFFB，偏移量 0xFFFB=-5 字）在$2 递减至 0 后应跳出循环，但仿真中 PC 在跳出循环后跳转到

一个非法地址（约 0x0000_FFFC 附近），而非预期的顺序执行下一条指令。该问题导致 LED 熄灭状态的延时循环被跳过，LED 直接跳回点亮状态。

【根因】MIPS 分支指令的 16 位立即数字段采用**符号扩展**（sign-extension）计算分支目标地址：**target = PC+4 + sign_extend(imm)<<2**。在 ALU 的 B 操作数选择逻辑中，ADDI 指令使用 **id_sign_imm**（符号扩展），但历史代码中有一段为 ANDI 指令新增的 **id_zero_imm**（零扩展）路径，分支指令的分支目标计算错误地通过了**零扩展而非符号扩展**路径——这导致 BNE 的偏移量 0xFFFB 被零扩展为 0x0000_FFFB（+65531 字），而非符号扩展为 0xFFFF_FFFB（-5 字）。对于 LED 闪烁程序中的**前向分支**（如跳过延时循环），小正偏移量恰好不受影响（因为符号扩展和零扩展对 0~32767 范围内的值结果一致）；但对于实验 2.3 中的**后向分支（负偏移量）**，零扩展产生了完全错误的目标地址。

【解决】在 ALU 的 B 操作数多路选择器中，为分支目标地址计算单独使用 id_sign_imm （强制符号扩展），与 ANDI 的 id_zero_imm 路径严格分离。修改后验证了所有五个实验的分支行为：LED 闪烁的四个 BNE 循环、斐波那契的内外层循环分支、挡板控制的左右边界判断分支，全部跳转正确。

【启示】有符号数与无符号数在硬件中的混淆是 RTL 设计的经典陷阱。在 MIPS 指令集中，ADDI 和 LW/SW 使用**符号扩展**、ANDI 和 ORI 使用**零扩展**、LUI 使用**高 16 位移位**——四种不同的立即数处理方式需要四个独立的控制信号（而非一个统一的"use_unsigned"标志）。在 Verilog 中，推荐的做法是在 ID 阶段就生成所有可能的立即数变体（id_sign_imm、id_zero_imm、id_lui_imm），然后在 EX 阶段根据指令类型精确选择，避免在数据通路深处进行条件判断。

案例六：挡板边界判断中的有符号/无符号运算混用

【现象】实验 3.2（挡板左右移动）上板测试时，出现了一个诡异的 bug：当挡板靠近左边界（x 接近 0）并继续按下 BTN4 左移时，挡板没有停在 x=0，而是突然跳变到屏幕最右端（x=556），闪烁一帧后又跳回 x=0。这个 bug 在**行为仿真**中未被发现——因为仿真只测试了 x=278→270 的正常左移场景，未覆盖 **x<8 的边界条件**。

【根因】汇编程序中的左边界保护逻辑使用了 **SLT 指令**进行有符号比较："slt $3, $0, $2"判断 0 < x，若成立（x 为正数）则允许继续左移。但在 MIPS 架构中，SLT 执行的是有符号比较——当 x 从 6 减去 8 得到-2 时（有符号解释），$2 的 32 位二进制表示为 0xFFFF_FFFE。此时"slt $3, $2, $0"将$2（-2，有符号）与$0（0）比较，结果$3=1（因为-2<0 成立），程序判为"已越界"，跳转到钳位逻辑将 x 设为 0。但钳位逻辑的 SLT 比较与 x 的减法之间隔了若干条指令（需要先判断左右按钮方向），在流水线的

指令延迟间隙中，硬件层面的挡板坐标寄存器被 CPU 的 SW 指令写入了一个**瞬态的中间值**——该值在无符号解释下是一个巨大的正数（约 4G），远超屏幕右边界。VGA 时序模块中的硬件钳位（max(x,556)）将其截断为 556，导致挡板瞬间出现在最右端。下一个 100ms 周期中，软件层面的钳位逻辑最终将 x=0 写入寄存器，挡板才回到正确位置。

【解决】在汇编程序中重新设计了边界判断的顺序和**原子性**：①先读取当前 x 值到寄存器；②根据按钮方向执行加 8 或减 8 运算；③在同一个指令序列中（无分支间隙）使用 SLT+BEQ 进行边界检查；④仅当边界检查通过后才执行 SW 写入挡板寄存器。关键改进是将"**运算→检查→写入**"合并为一个原子操作段，确保无论边界检查结果如何，写入硬件寄存器的值一定是验证通过的合法值。同时，硬件层面的 max/min **钳位逻辑**作为**纵深防御**的第二层保障（即使软件写入非法值，硬件也能将其限制在[0,556]范围内）。

【启示】这个案例揭示了汇编编程中一个容易被忽视的原则：在"读取→修改→写回"的 **I/O 操作序列**中，如果有任何分支（条件判断）插入在修改和写回之间，就需要确保所有分支路径都写入合法值。一条被遗漏的分支路径上的 SW 指令会产生瞬态的非法输出，在高速流水线中可能仅持续一个时钟周期（10ns），但已足够让 VGA 渲染器捕获并显示一帧错误画面（16.7ms）。这种"**纳秒级的软件错误→毫秒级的视觉异常**"是嵌入式实时系统开发的典型挑战。

从硬件层面看，该 bug 的根本原因之一是 CPU 指令集缺乏无符号比较指令（MIPS 的 SLT 为有符号比较，SLTU 为无符号比较——本设计暂未实现 SLTU）。若 CPU 支持 SLTU 指令，挡板边界判断可直接使用无符号比较，完全规避有符号/无符号语义混淆问题。更进一步的方案是在 CPU 硬件中增加一个专用的"边界检查单元"（Bounds Check Unit），在存储指令（SW）写入外设地址空间时自动对写入值进行硬件钳位——这比软件层面的 SLT+BEQ 检查更可靠且零开销。该案例说明了"软件补丁"与"硬件根治"两种修复哲学的差异：软件层面修改汇编逻辑是快速修补（hotfix），硬件层面增加 SLTU/Bounds Check Unit 是架构级解决（architectural fix）。在工业级 SoC 设计中，边界保护通常由硬件 MPU（Memory Protection Unit）统一实现。

表 X　第七章六个调试案例的分类归档（按故障类型归类）

编号	故障分类	故障现象	根因类型	防御方案类型
案例一	RTL 编码错误 （指令格式）	Load-Use 停顿 间歇性漏触发	ID/EX 阶段寄存器号 字段混淆（rd vs rt）	统一 ex_write_reg 信号 （ID 阶段选择）

案例二	RTL 编码错误 （控制逻辑）	转发数据 间歇性使用旧值	if-else 优先级逻辑 非互斥条件判断	显式优先级+else if +SVA 仿真断言
案例三	平台硬件 （外设极性）	数码管 显示完全错误	平台文档标注共阴极 实为低有效（共阳极）	外设极性先行标定 （上板前编码测试）
案例四	跨时钟域 CDC （异步时序）	VGA 画面 出现撕裂线	CPU(100MHz)写颜色 VGA(25MHz)读颜色	双 FF 同步+帧锁存 +复位默认值
案例五	RTL 编码错误 （数据通路）	分支负偏移 PC 跳转非法地址	立即数符号扩展被 零扩展路径错误覆盖	分通路立即数生成 （sign/zero/lui 独立）
案例六	汇编逻辑错误 （边界条件）	挡板左边界 闪现至最右端	有符号 SLT 比较 +瞬态非法中间值	软件原子操作段 +硬件钳位纵深防御

以上六个案例覆盖了 FPGA 开发中四类典型故障：RTL 编码错误（案例一/二/五，占比 50%）、平台硬件适配问题（案例三，占比 17%）、跨时钟域时序问题（案例四，占比 17%）、汇编软件边界条件问题（案例六，占比 17%）。该分布与工业界 FPGA 项目缺陷统计数据基本吻合——逻辑设计错误始终是最大缺陷来源，其次为跨时钟域和软硬件接口问题。建议后续项目在前端设计阶段即引入分类检查清单（Checklist），按类别逐项审查，将缺陷发现时点从"上板测试后"前移到"代码审查时"。

7.5 调试方法论与工程素养




图 14　FPGA 开发三阶段验证流程

FPGA 开发的调试链路与纯软件调试有很大不同。软件调试可以设置断点、单步执行、查看变量值；而 FPGA 调试依赖仿真波形（**Behavioral Simulation**）和**上板实测**。在本实验流程中，**仿真阶段**验证了流水线 CPU 的转发逻辑和冒险处理（通过构造特定的指令序列触发 Load-Use 停顿和分支冲刷），**上板阶段**则通过观察 LED 闪烁频率、数码管显示值和 VGA 画面来间接验证功能正确性。

一个值得记录的经验是：Vivado 的 **Behavioral Simulation** 与 **Post-ImplementationTiming Simulation** 之间存在显著差异。前者为零延时模型，仅验证逻辑功能；后者考虑布局布线后的实际门延迟和线延迟，可能暴露**时序违例**。在本设计中，通过合理的流水线划分（关键路径不超过一级 ALU+一个多路选择器），在 **100MHz** 时钟约束下未出现**时序违例**，**STA**（静态时序分析）报告显示 WNS（最差负裕量）> 0ns。

表 9 FPGA 开发三种验证手段的适用范围与局限性对比

验证手段	**执行阶段**	**可观测性**	**执行速度**	**适用场景**	**局限性**	**本项目的实际应用**
行为级仿真 (Behavioral Simulation)	RTL 设计后	★★★★★ 所有信号波形可见	慢 (1s 硬件≈数分钟仿真)	流水线控制逻辑验证 转发/停顿/冲刷功能 汇编程序功能测试	零延时模型 无法发现时序违例 需手写 testbench	验证全部转发路径、Load-Use 停顿、 分支冲刷（构造临界指令序列）
综合后时序仿真(Post-Synthesis)	综合/实现后	★★★★☆ 含门延迟+线延迟	很慢 (比行为级慢 5-10 倍)	时序违例排查 关键路径延迟验证	仿真时间极长 不适用长程序验证	100MHz 约束下确认 WNS>0.5ns, WHS>0.3ns
上板实测 (On-Board Testing)	比特流烧写后	★☆☆☆☆ 仅外设行为可见	实时 (100MHz 全速)	系统级功能验证 实时交互体验 长时间稳定性测试	内部信号不可见 错误定位困难 修改需重新综合(>10min)	五个实验全部通过上板验证 LED/数码管/VGA/音频 功能均正常运行

7.6 总结与展望

从实验 2.1 到实验 3.2，五个实验完整覆盖了流水线 CPU 设计的核心知识点：**指令集架构**、**流水线数据通路**、**数据与控制冒险处理**、**内存映射 I/O**、**跨时钟域信号传递**、**VGA 时序生成**和**嵌入式汇编编程**。这些知识点不是孤立的——VGA 条纹渲染的正确性依赖于 CPU 颜色寄存器的跨时钟域同步，挡板移动的平滑性依赖于定时器滴答与 CPU 轮询的精确配合，LED 闪烁频率的稳定性依赖于流水线 CPI 的均匀性。

如果对本次设计进行进一步扩展，可以从以下四个方向深入探索。（1）中断机制与异常处理：当前 CPU 仅支持轮询（polling）方式读取按钮和定时器，CPU 在等待定时器滴答期间（100ms）完全空转，浪费约 10M 个时钟周期。增加中断控制器和协处理器（CP0），使 CPU 能够响应定时器和按钮的外部中断事件，将极大地提升系统效率——实验 3.2 的 CPU 利用率可从当前的<0.01%提升至接近 5%（仍受限于 100ms 定时粒度）。具体实现可在 pipeline_cpu 中增加 CP0 模块，包含 Status、Cause、EPC 寄存器，在 ID 阶段检测外部中断信号并触发精确异常流程。

（2）分支预测器：当前 BEQ/BNE 分支默认"不跳转"，每次实际跳转冲刷 2 条指令（+2 CPI）。实现一个简单的 2-bit 饱和计数器分支预测器（BHT, Branch History Table），可将分支预测准确率从~40%提升至~88%，使斐波那契程序的 CPI 从 1.13 降至约 1.06。BHT 可使用 Block RAM 实现 256 项直接映射表，索引为 PC 低 8 位，在 ID 阶段并行读取预测结果，EX 阶段根据实际分支结果更新状态机。该方案仅需约 150 行 Verilog 代码，硬件开销可控。

（3）Cache 层次结构：当前指令 ROM 使用 FPGA 的 Block RAM 实现，访问延迟 1 周期，容量受限（本设计使用 256×32bit=1KB）。增加直接映射指令 Cache（I-Cache），可使 CPU 支持更大的程序空间（如 16KB 指令），同时保持单周期取指延迟。I-Cache 可配置为 4KB、16 字节/行、2 路组相联，使用 FPGA Block RAM 实现 Tag SRAM 和 Data SRAM，命中延迟 1 周期、缺失时通过 AXI 总线从 DDR 加载整行（约 16 周期），预期命中率>95%。

（4）指令集扩展：增加乘除法指令（MULT/DIV/MFHI/MFLO）、移位指令（SLL/SRL/SRA）和条件移动指令（MOVZ/MOVN），将使编译器能够将更多高级语言程序映射到本 CPU 上执行，斐波那契计算也可以采用矩阵快速幂算法（O(log n)）替代线性迭代（O(n)）。MULT/DIV 可通过 Xilinx DSP48 硬核实现，单周期吞吐、3 周期延迟，仅需实例化 DSP 原语并连接至 EX 阶段旁路。

资源可行性评估（基于 XC7Z020 剩余~88%资源）：①中断 CP0 模块——新增 Status/Cause/EPC 3 个 32 位寄存器+中断优先级编码器，预估消耗~200 LUTs + ~100 FFs，占剩余资源的<0.5%，完全可行；②2-bit BHT（256 项）——需 1 块 18K BRAM 存储 2-bit 状态机+直接映射逻辑，预估~150 LUTs + 1 BRAM，占剩余 BRAM 的<1%；③4KB I-Cache（2 路组相联）——需 2 块 18K BRAM（Tag）+ 4 块 18K BRAM（Data）+ LRU 替换逻辑~300 LUTs，合计~500 LUTs + 6 BRAM，占剩余 LUTs 的~1%和 BRAM 的~5%，对 100MHz 时序的建立/保持时间影响可控（Cache 命中路径<3 级 LUT 延迟+1 级 BRAM 读出≈5ns<10ns 时钟周期）；④乘除法指令（MULT/DIV）——实例化 1 个 DSP48E1 硬核实现 32-bit 有符号乘法（单周期吞吐、3 周期延迟），仅消耗 220 个可用 DSP 中的 1 个（<0.5%），除法使用迭代移位减算法（~200 LUTs）。综上，四项扩展的总硬件开销预估<1500 LUTs + <8 BRAM + 1 DSP，在当前剩余资源

（~47000 LUTs + ~130 BRAM + 220 DSP）中占比<5%，彼此无资源冲突，可在单次工程迭代中全部实现。

总的来说，本系列实验不仅加深了我对《计算机组成原理》课程理论知识的理解，更锻炼了从 RTL 设计到上板验证的完整 FPGA 开发能力。从第一行 Verilog 代码的编写，到最后一条汇编指令的调试，这个过程让我对"软硬件接口"有了具象的认知——指令集是软件看到的最底层抽象，而流水线微架构是该抽象之下的现实。这种从晶体管到应用程序的垂直理解，正是计算机系统教育的核心价值所在。

表 10 五个实验与核心知识点的覆盖关系矩阵（★=核心应用/深度实践，○=涉及/辅助应用，—=不涉及）

知识点	2.1 LED	2.2 数码管	2.3 Fib	3.1 VGA+音频	3.2 挡板
五级流水线数据通路	★	★	★	★	★
EX/MEM 数据转发	★	★	★	★	★
MEM/WB 数据转发	★	★	★	★	★
Load-Use 互锁(停顿)	○	—	★	○	★
分支冲刷(Branch Flush)	★	○	★	—	★
跳转冲刷(Jump Flush)	★	★	★	★	★
内存映射 I/O	★	★	★	★	★
跨时钟域同步(CDC)	—	—	—	★	★
VGA 时序生成(640×480@60Hz)	—	—	—	★	★
汇编编程(受限指令集)	★	★	★	★	★
BCD 码转换(Double Dabble)	—	—	★	—	—
七段码编码/极性适配	—	★	★	—	—
音频 PWM 生成	—	—	—	★	—
按钮输入/去抖	—	—	—	—	★

延时/定时器设计	★(软件)	—	—	—	★(硬件)
模块层次化设计	★	★	★	★	★
比特流生成/烧写	★	★	★	★	★

附录 各实验汇编程序源代码

本附录收录了五个实验项目的完整 MIPS 汇编源代码。每个程序均基于统一的五级流水线 CPU 架构，采用内存映射 I/O 方式（地址空间 0x4000-0x400C）与各类外设交互。程序的寄存器分配、指令选择、控制流设计均在前文第四章各小节中有详细分析。汇编源码采用标准 MIPS 汇编语法，通过自定义汇编器转换为 32 位机器码后写入 instruction_rom 模块。

实验 2.1 — LED 闪烁程序

本程序通过双层嵌套软件延时循环控制 LED0 以约 0.5 秒亮、0.5 秒灭的周期交替闪烁。程序使用$1 存放 LED 输出值（1=亮、0=灭），$2 为外层循环计数器（2048 次迭代），$3 为内层循环计数器（12288 次迭代）。延时结束后翻转 LED 状态并重复。

```
# LED blink program for the five-stage CPU in src/pipeline_cpu.v
#
# Memory map:
#   0x00004000  switch input (unused in this program)
#   0x00004004  LED output (32-bit, drives gpio_led)
#
# Register allocation:
#   $1 = LED value (1 = on), $2 = outer delay counter, $3 = inner delay counter
#
# Behaviour:
#   Writes 1 to LEDs → software delay (~0.5 s @ 100 MHz) →
#   writes 0 to LEDs → software delay → repeats forever.
#   LED0 blinks at approximately 1 Hz.
start:
    addi $1, $0, 1
    sw   $1, 0x4004($0)
    addi $2, $0, 0x800
outer_on:
    addi $3, $0, 0x3000
inner_on:
    addi $3, $3, -1
    bne  $3, $0, inner_on
    addi $2, $2, -1
    bne  $2, $0, outer_on
    sw   $0, 0x4004($0)
```

```
    addi $2, $0, 0x800
outer_off:
    addi $3, $0, 0x3000
inner_off:
    addi $3, $3, -1
    bne  $3, $0, inner_off
    addi $2, $2, -1
    bne  $2, $0, outer_off
    j    start
```

实验 2.2 — 数码管十六进制显示程序

本程序循环读取下排拨码开关低 4 位值（地址 0x4000），通过 ANDI 指令掩码提取低 4 位后，写入数码管显示寄存器（地址 0x4004）。hex_segment 硬件模块自动将 4 位二进制值转换为七段码并驱动最右侧单个数码管显示 0-F 的十六进制字符。

```
# Hex display program for the five-stage CPU in src/pipeline_cpu.v
#
# Memory map:
#   0x00004000  switch input (lower 4 bits used)
#   0x00004004  display output (lower 4 bits → rightmost 7-segment digit)
#
# Register allocation:
#   $1 = switch value (masked to lower 4 bits)
#
# Behaviour:
#   Reads DIP switch lower 4 bits as binary 0-F,
#   writes the raw value to the display port.
#   The hex-to-7-segment encoder in task12_core drives the rightmost digit.
start:
    lw   $1, 0x4000($0)
    andi $1, $1, 0xF
    sw   $1, 0x4004($0)
    j    start
```

实验 2.3 — 斐波那契数列计算程序

本程序从拨码开关读取 n 值，采用迭代法计算第 n 项斐波那契数 Fib(n)，结果写入 0x4004。程序先处理 n=0/1/2 三个边界条件，然后进入迭代循环（$5=$2+$3，$2=$3，$3=$5，i++），使用 BNE 指令控制循环次数。seven_segment_9digit 硬件模块通过 Double Dabble 算法将 32 位二进制结果转换为 9 位 BCD 码，驱动 9 位数码管以十进制显示。

```
# Fibonacci program for the five-stage CPU in src/pipeline_cpu.v
```

```
#
# Memory map:
#   0x00004000  switch input n (low six bits are used)
#   0x00004004  nine-digit decimal display output
#
# Register allocation:
#   $1 = n, $2 = a, $3 = b, $4 = i, $5 = next
start:
    lw   $1, 0x4000($0)
    beq  $1, $0, input_zero
    addi $2, $0, 1
    addi $3, $0, 1
    addi $4, $0, 2
    beq  $1, $2, done_a
    beq  $1, $4, done_b
fib_loop:
    add  $5, $2, $3
    add  $2, $3, $0
    add  $3, $5, $0
    addi $4, $4, 1
    bne  $4, $1, fib_loop
done_b:
    sw   $3, 0x4004($0)
    j    start
input_zero:
    sw   $0, 0x4004($0)
    j    start
done_a:
    sw   $2, 0x4004($0)
    j    start
```

实验 3.1 — RGB 三色条纹与音频输出程序

本程序使用 LUI+ORI 组合指令构造 24 位 GBR 颜色值（平台格式：R[23:16]、B[15:8]、G[7:0]），分别写入三个条纹颜色寄存器（0x4000/0x4004/0x4008），并通过写入地址 0x400C 使能 1kHz 音频输出。程序为一次性初始化序列，执行完毕后进入无限自旋循环。VGA 时序模块按 640×480@60Hz 标准扫描，stripe_renderer 将屏幕分为三个 160 行等宽水平区域，填充 CPU 写入的 RGB 颜色。

```
# Task 3.1: RGB three-colour equal-width horizontal stripes with 1 kHz audio.
#
# Memory map:
#   0x00004000  Stripe 1 colour (top)
#   0x00004004  Stripe 2 colour (middle)
#   0x00004008  Stripe 3 colour (bottom)
#   0x0000400C  Audio control (bit 0 = enable)
#
# Colours are packed in the cg_fpga G_B_R_444 format:
#   vid_data[7:0]=G, [15:8]=B, [23:16]=R.
#   Red    = 24'hFF0000    Green  = 24'h0000FF    Blue   = 24'h00FF00
start:
    lui  $1, 0x00FF       # $1 = 0x00FF0000  (Red in GBR)
    sw   $1, 0x4000($0)   # set stripe 1
    addi $1, $0, 255      # $1 = 0x000000FF  (Green in GBR)
```

```
    sw   $1, 0x4004($0)   # set stripe 2
    ori  $1, $0, 0xFF00   # $1 = 0x0000FF00  (Blue in GBR)
    sw   $1, 0x4008($0)   # set stripe 3
    addi $1, $0, 1
    sw   $1, 0x400C($0)   # enable audio
loop:
    j    loop             # spin forever
```

实验 3.2 — 挡板移动控制程序

本程序实现基于定时器滴答和按钮输入的事件驱动挡板控制系统。程序初始化挡板于屏幕底部中央（x=278），然后进入主循环：等待 100ms 定时器滴答（轮询 0x4004 的 tick_value 变化）、读取按钮状态（0x4000）、根据 BTN4/BTN2 方向以 8 像素步长更新挡板坐标、使用 SLT+BEQ 实现左右边界钳位、写入挡板坐标寄存器（0x4008）。硬件和软件双重边界保护。

```
# Task 16 paddle controller for the five-stage MIPS-like pipeline CPU.
#
# Memory map:
#   0x00004000  logical active-high buttons (BTN4=bit 3, BTN2=bit 1)
#   0x00004004  100 ms monotonically increasing tick counter
#   0x00004008  paddle left-edge x coordinate
#
# The paddle starts at x=(640-84)/2=278. Every new timer tick moves it
# by eight pixels while a direction button is held. Coordinates are
# clamped to 0..556 so the entire 84-pixel paddle remains visible.
start:
    addi $1, $0, 278
    sw   $1, 0x4008($0)
    lw   $2, 0x4004($0)        # last_tick
wait_tick:
    lw   $3, 0x4004($0)        # current_tick
    beq  $3, $2, wait_tick
    add  $2, $3, $0
    lw   $4, 0x4000($0)        # buttons
    addi $5, $0, 8             # BTN4 mask
    and  $6, $4, $5
    beq  $6, $0, check_right
    addi $7, $0, 8
    slt  $8, $1, $7
    beq  $8, $0, left_step
    add  $1, $0, $0            # clamp at x=0
    j    store
left_step:
    addi $1, $1, -8
    j    store
check_right:
    addi $5, $0, 2             # BTN2 mask
    and  $6, $4, $5
    beq  $6, $0, store
    addi $7, $0, 549
    slt  $8, $1, $7
    beq  $8, $0, right_limit
    addi $1, $1, 8
```

```
    j    store
right_limit:
    addi $1, $0, 556           # 640 - 84
store:
    sw   $1, 0x4008($0)
    j    wait_tick
```

注：以上汇编程序对应的 32 位机器码（.hex 文件）已内嵌于各实验的 instruction_rom.v 模块中，通过 case 语句按地址映射。机器码编码规则遵循 MIPS32 标准指令格式（R 型/I 型/J 型），各指令的 opcode 与 funct 字段定义参见正文表 4。