2. AXI 協定 FSM


Master 與 Slave 腳位

共同：HCLK 、HRESETn (共同系統時脈與重置訊號)


匯流排使用請求

1. HBUSREQx　Master → Arbiter (第 x 個 Master 向仲裁器發出的匯流排使用權)
   HGRANTx　Arbiter → Master (仲裁器回傳給第 x 個 Master 的授權訊號)
2. HADDR[31:0]　Master → Decoder (Master 發出傳輸位址，Decoder 據此產生 HSELx)
   HSELx　Decoder → Slave x (Decoder 針對第 x Slave 產生的晶片選擇訊號)
3. HWRITE　Master → Slave (1=寫入，0=讀取)
   HTRANS[1:0]　Master → Slave (傳輸型態. 00=IDLE，10=NONSEQ，11=SEQ 等，支援 Burst)
   HBURST[2:0]　Master → Slave (Burst 類型，如 SINGLE、INCR4、WRAP4 等)
   HSIZE[2:0]　Master → Slave (傳輸資料大小)
4. HWDATA[31:0]　Master → Slave (寫入資料通道)
   HRDATA[31:0]　Master → Slave (讀取資料通道)
   HREADYOUT　Slave x → Multiplexer (某 Slave 準備好的狀態出輸，若內部忙碌可拉低以產生 Wait State)
   HREADY　Multiplexer → Master / Slave (全系統整合後的就緒訊號（由當前選中 Slave 的 HREADYOUT 決定）)
   HRESP[1:0]　Slave x → Master (傳輸回應狀態，如 OKAY、ERROR)


Write FSM (AW通道 → W通道 → B通道)



Read FSM (AR 通道 → R 通道)



AXI 協定 Message Sequence Chart



1. **CPU 配置 DMA**：CPU 透過寫入位址通道（AW）與資料通道（W）將設定寫入 SIP，SIP 透過寫入回應通道（B）確認設定完成。
2. **DMA 讀取記憶體資料**：DMA 作為 Master，透過讀取位址通道（AR）發送 ARVALID。Mem Control 接收後，透過讀取資料通道（R）傳回 RDATA。
3. **Burst 結束確認**：當 Mem Control 傳回最後一筆資料時，會拉高 **RLAST**。
4. **結束通知**：DMA 傳輸完畢後，發送 IRQ 中斷訊號通知 CPU。