1. AHB 協定 FSM

Master 與 Slave 腳位

共同：HCLK、HRESETn（共同系統時脈與重置訊號）


Master：
1. HBUSREQ、HGRANT（仲裁控制，Master 向 Arbiter 爭取匯流排使用權）
2. HADDR[31:0]、HWRITE、HSIZE[2:0] HBURST[2:0]、HTRANS[1:0]（Output，位址與控制，發送傳輸控制與位址）
3. HWDATA[31:0]（output）、HRDATA[31:0]（input）
4. HREADY（input）、HRESP[1:0]（input）

Slave：
1. HSELx（由解碼器產生，用來選定特定的 slave）
2. HADDI[31:0]、HWRITE、HSIZE[2:0] HBURST[2:0]、HTRANS[1:0]（input，位址與控制，接收傳輸控制與位址並解碼）
3. HWDATA[31:0]（input）、HRDATA[31:0]（output）
4. HREADYOUT（output）、HREADY（input）、HRESP[1:0]（output）


資料通道，寫入資料由 Master 傳給 Slave，讀取資料由 Slave 回傳給 Master

Slave 透過 HREADYOUT 控制 Wait State，經整合後成為全系統的 HREADY 輸入給 Master


Master Wrapper FSM



Slave Wrapper FSM



AHB 協定 Message Sequence Chart



1. **CPU 配置 DMA**：CPU 對 SIP 進行 AHB 寫入傳輸，設定 DMA 的參數。SIP 拉高 HREADYOUT 表示寫入完成。
2. **DMA 申請匯流排**：DMA 準備好後，向 Arbiter 發出 HBUSREQ 並獲得 HGRANT 授權成為 Master。
3. **讀取記憶體資料**：DMA 發出 HADDR 進入 Address Phase，接著 Mem Control 在 Data Phase 將資料 (HRDATA) 傳回給 DMA。
4. **結束通知**：DMA 傳輸完畢後，發送 IRQ 中斷訊號通知 CPU。