# 四合一无感 FOC 电调 • 双 STM32G431CBT6 + 四 DRV8313

**3S / 单板四电机 / CAN 主接口 + 硬件 GLOBAL_ARM / Rev D • 2026-10-09**


同名网络为电连接；外围元件表逐项给出两端网络。主控 A→M1/M2，主控 B→M3/M4。不得按旧 F103 图接线。

**工程审查稿**

A0 横向 · 1 页 · 未实机验证


## 01 电机 1 / U11 功率级

JM1: 1=U / 2=V / 3=W · HTSSOP28+EP29 · 峰值2.5A





## 02 电机 2 / U12 功率级

JM2: 1=U / 2=V / 3=W · HTSSOP28+EP29 · 峰值2.5A





## 03 电机 3 / U13 功率级

JM3: 1=U / 2=V / 3=W · HTSSOP28+EP29 · 峰值2.5A





## 04 电机 4 / U14 功率级

JM4: 1=U / 2=V / 3=W · HTSSOP28+EP29 · 峰值2.5A





## 05A U1 / 双电机控制器 A

STM32G431CBT6 · LQFP48 · 128KB Flash / 32KB SRAM





## 05B U2 / 双电机控制器 B

STM32G431CBT6 · LQFP48 · 128KB Flash / 32KB SRAM




## 06 CAN 总线与外部接口

TCAN1042HGVDR · VCC=5V / VIO=对应 MCU 3.3V




J2: 1 CANH / 2 CANL / 3 GND / 4 ARM_EXT / 5 5V_OUT

D3: pin1 CANH / pin2 CANL / pin3 GND，紧贴接口。

120Ω 仅总线两端各一颗；两 MCU TX 不可直接并联。


## 07 3S 输入 / 5V 降压 / 双路 3.3V

稳态 VM 9~12.6V；VM 尖峰须实测 <28V。

J1: BAT+→F1→Q1 D(5~8)；Q1 S(1~3)→VM。

Q1 G(4)=RP_GATE；D2 K=VM / A=RP_GATE。

D1: K=VM / A=GND；C610 为母线储能。




**U62 / U63：TLV75533PDBVR，SOT23-5（各一路）。**


U62: 1 IN=+5V / 2 GND / 3 EN=+5V / 4 NC / 5 OUT=+3V3_A

U63: 1 IN=+5V / 2 GND / 3 EN=+5V / 4 NC / 5 OUT=+3V3_B




## 08A 四路采流 / 控制器 A


两路低侧分流 / 电机；仅在有效采样窗口读取。




VOUT = MID + 0.2 V/A × I低侧;=IN- 从对应 RS 地端独立取样。

## 08B 四路采流 / 控制器 B


两路低侧分流 / 电机；仅在有效采样窗口读取。




VOUT = MID + 0.2 V/A × I低侧;=IN- 从对应 RS 地端独立取样。

## 09 四路硬件关断 / 三输入与门


EN = ARM_SAFE ∧ MCU_RUN ∧ nFAULT；低电平禁止输出。




RUN/EN/SLEEP/RESET 下拉、nFAULT 上拉：见 12 号连接表。


## 10 双参考电压 + GLOBAL_ARM 调理

A/B 参考分别跟随本域供电；不要在缓冲输出挂大电容。




## 11 时钟 / 复位 / ADC 辅助 / 调试


以下各行 A、B 各装一组；x=7(A) 或 8(B)。




晶体、电阻、电容均按实际网络绘出；SWD/UART接口引脚见连接清单。

## 12 默认关断 / 布板与供电约束

本表 m=1..4，各装一组；d=A(M1/2) 或 B(M3/4)。




四层优先：完整地平面；功率与采样回流靠布局分离，勿割裂地。

PGND1/2仅经RS回地；PGND3、GND14/20/28和EP直接回地。

采样双端Kelvin；VM电容、电荷泵紧贴；EP必须焊接及散热过孔。

5V_OUT默认不装SJ2；若启用，先限制外供预算≤0.5A并测温升。

每域3.3V先按≤150mA预算；LDO温升、模拟噪声须实测。

2S不可直接使用；本板不含升压。台架先9V限流、拆桨。

## 13 采样 / 无感控制 / CAN 固件约束

只是硬件与时序设计；本图不代表已完成双电机无感固件。

ADC1+ADC2双注入同步：PA0/PA1采M1；PB0/PA6采M2。

另一MCU相同映射采M3/M4；TIM1_OC4与TIM8_OC4错时触发。

JSQR双上下文队列维护两组通道；队列溢出/采样超时必须停机。

仅在两路低侧均导通且放大器稳定后采样；第三相=-IU-IV。

高调制时限制占空比/重排采样；不能把关断期零值作为相电流。

先20kHz验证采样；最高转速/PWM率由极对数与执行时间决定。

CAN经典帧 / 11位ID / 1Mbit/s；0x100载荷=4×12位+序号+标志。

每1ms发新序号，约10ms无有效新帧→RUN=0并锁存。

启动须零指令、显式ARM和健康检查；错误恢复不自动再启动。

正常/故障先RUN=0再停PWM；Break低有效，禁止自动恢复。

GLOBAL_ARM为静态许可，不是看门狗；仍需IWDG及通信超时。

## 14 关键器件 / 设计边界 / 依据

完整逐件BOM及引脚连接可从HTML工具栏导出。

U1/U2: G431CBT6；U11~14: DRV8313PWPR；U21~28: INA181A1。

U31/32: TLV9001；U41~44: 1G11；U45/46: 1G17；U51/52: TCAN1042HGV。

U61: TPS54302；U62/63: TLV75533；Q1: AO4407A。

2.5A是DRV峰值，持续电流取决于散热；1104带浆电流尚未验证。

DRV内部OCP约3~5A；本板无独立精密过流比较器/硬件锁存。

软件电流限制、偏置校准、nFAULT停机及其延迟都须实测。

若目标负载超出驱动能力，先改功率级，不可靠调参强行使用。

参考ST DS12589 Rev6 / RM0440 Rev9；TI各器件原厂手册。

关键待验证：双电机CPU余量、采样窗口、失步接管及母线回馈。

无感需辨识电机R/L、极对数和观测器；本图不承诺满速/飞行。

投板前仍需EDA封装核对、ERC、布局/热设计审查。