408

计算机组成原理真题

[Yoken 怀古]

b 站 抖音 小红书

@Yoken 怀古

免费分享，word 版本等更多资料详见 QQ 群

可以自由修改，禁止转卖

年份	章节	知识点	页码
2009	I/O 外设系统	中断与 DMA 的 CPU 时间开销计算	3
	CPU 数据通路与控制	CPU 单总线指令执行节拍与控制信号	4
2010	指令系统与机器代码	指令格式、各类寻址及机器码转换	5
	存储层次体系	Cache 映射、命中率、空间局部性	6
2011	数值运算	补码加减运算与溢出判断	7
	存储层次体系	页式虚拟存储 + TLB+Cache 地址划分	8
2012	CPU 性能与存储带宽	CPU 性能指标、交叉存储器带宽计算	9
	指令流水线	五级流水线数据相关阻塞分析	10
2013	CPU 性能与存储带宽	Cache 缺失下 CPU 总执行时间计算	11
	指令系统与机器代码	条件转移相对寻址与标志位判断	12
2014	指令系统与机器代码、指令流水线	循环汇编、分支相对寻址与流水线冒险	13
	存储层次体系	Cache 缺失、缺页与 TLB 访问次数统计	14
2015	CPU 数据通路与控制	单总线 CPU 数据通路硬件组成	15
	指令系统与机器代码	多地址指令编码与访存时钟周期	16
2016	I/O 外设系统	异步串行 + 中断综合时钟开销计算	17
	存储层次体系	Cache 映射、虚实地址分段	18
2017	数值运算	IEEE754 浮点数精度、溢出与无符号循环	19
	指令系统与机器代码、数值运算	CISC 机器代码、进位标志、浮点特性	20


年份	章节	知识点	页码
2018	I/O 外设系统	查询/中断/DMA 三种 I/O 占用率对比	21
	存储层次体系	多级页表、Cache 参数计算	22
2019	指令系统与机器代码、数值运算	递归调用寻址、乘法溢出	23
	存储层次体系	Cache 地址分段计算	24
2020	数值运算	移位乘法、多位数乘积溢出判定	25
	存储层次体系	Cache 缺失次数计算	26
2021	指令系统与机器代码、数值运算	R/I/J 三类指令格式与运算溢出	27
	存储层次体系	TLB 映射、LRU 替换策略	28
2022	数值运算、CPU 数据通路与控制	ALU 符号、溢出标志逻辑表达式	29
	I/O 外设系统	磁盘参数、DMA 总线请求	30
2023	存储层次体系	数组遍历、Cache 命中率、局部性	31
	指令系统与机器代码	跳转/变址寻址、大小端存储	32
2024	指令系统与机器代码、数值运算	RISC-V 指令、ALU 溢出判断	33
	指令系统与机器代码、存储器层次	大小端字节重组、数组寻址、页计算	34
2025	存储层次体系	Cache 缺失率、页面缺页统计	35
	数值运算、CPU 数据通路与控制	补码除法器、除法异常	36
2026	指令系统与机器代码、数值运算	多格式定长指令编码与运算求值	37
	CPU 数据通路与控制	CPU 通路、扩展器控制信号	38

【2009统考真题】（8分）某计算机的CPU主频为500MHz，CPI为5（即执行每条指令平均需5个时钟周期）。假定某外设的数据传输率为0.5MB/s，采用中断方式与主机进行数据传送，以32位为传输单位，对应的中断服务程序包含18条指令，中断服务的其他开销相当于2条指令的执行时间。请回答下列问题，要求给出计算过程。

1）在中断方式下，CPU用于该外设I/O的时间占整个CPU时间的百分比是多少？

2）当该外设的数据传输率达到5MB/s时，改用DMA方式传送数据。假定每次DMA传送块大小为5000B，且DMA预处理和后处理的总开销为500个时钟周期，则CPU用于该外设I/O的时间占整个CPU时间的百分比是多少（假设DMA与CPU之间没有访存冲突）？


【2009 统考真题】（13 分）某计算机字长为 16 位，采用 16 位定长指令字结构，部分数据通路结构如下图所示，图中所有控制信号为 1 时表示有效、为 0 时表示无效。例如，控制信号 MDRinE 为 1 表示允许数据从 DB 打入 MDR，MDRin 为 1 表示允许数据从总线打入 MDR。假设 MAR 的输出一直处于使能状态。加法指令“ADD (R1), R0”的功能为(R0) + ((R1)) → (R1)，即将 R0 中的数据与 R1 的内容所指主存单元的数据相加，并将结果送入 R1 的内容所指主存单元中保存。



下表给出了上述指令取指和译码阶段每个节拍（时钟周期）的功能和有效控制信号，请按表中描述方式用表格列出指令执行阶段每个节拍的功能和有效控制信号。

时钟	功能	有效控制信号
C1	MAR←(PC)	PCout, MARin
C2	MDR←M(MDR) PC←(PC)+1	MemR, MDRinE, PC+1
C3	IR←(MDR)	MDRout, IRin
C4	指令译码	无

【2010统考真题】（11分）某计算机字长为16位，主存地址空间大小为128KB，按字编址，采用单字长指令格式，指令各字段定义如下：



转移指令采用相对寻址方式，相对偏移量用补码表示，寻址方式定义见下表。

Ms/Md	寻址方式	助记符	含义
000B	寄存器直接	Rn	操作数 =(Rn)
001B	寄存器间接	(Rn)	操作数 =((Rn))
010B	寄存器间接、自增	(Rn)+	操作数 =((Rn))，(Rn)+1 → Rn
011B	相对	D(Rn)	转移目标地址 =(PC)+(Rn)

注：(X) 表示存储器地址X或寄存器X的内容。

请回答下列问题：

1）该指令系统最多可有多少条指令？该计算机最多有多少个通用寄存器？存储器地址寄存器（MAR）和存储器数据寄存器（MDR）至少各需要多少位？

2）转移指令的目标地址范围是多少？

3）若操作码0010B表示加法操作（助记符为add），寄存器R4和R5的编号分别为100B和101B，R4的内容为1234H，R5的内容为5678H，地址1234H中的内容为5678H，地址5678H中的内容为1234H，则汇编语言为“add (R4), (R5)+”（逗号前为源操作数，逗号后为目的操作数）对应的机器码是什么（用十六进制表示）？该指令执行后，哪些寄存器和存储单元中的内容会改变？改变后的内容是什么？

更多资料 + QQ 群 1091229521

【2010 统考真题】（12 分）某计算机的主存地址空间大小为 256MB，按字节编址。指令 Cache 和数据 Cache 分离，均有 8 个 Cache 行，每个 Cache 行大小为 64B，数据 Cache 采用直接映射方式。现有两个功能相同的程序 A 和 B，其伪代码如下：

程序 A：

```
int a[256][256]
……
int sum_array1()
{
int i,j,sum=0;
for(i=0;i<256;i++)
  for(j=0;j<256;j++)
    sum+=a[i][j];
  return sum;
}
```

程序 B：

```
int a[256][256]
……
int sum_array2()
{
int i,j,sum=0;
for(j=0;j<256;j++)
  for(i=0;i<256;i++)
    sum+=a[i][j];
  return sum;
}
```

假定 int 型数据用 32 位补码表示，程序编译时 i、j、sum 均分配在寄存器中，数组 a 按行优先方式存放，其首地址为 320（十进制数）。请回答下列问题，要求说明理由或给出计算过程。

1）若不考虑用于 Cache 一致性维护和替换算法的控制位，则数据 Cache 的总容量为多少？

2）数组元素 a[0][31]和 a[1][1]各自所在的主存块对应的 Cache 行号分别是多少（Cache 行号从 0 开始）？

3）程序 A 和 B 的数据访问命中率各是多少？哪个程序的执行时间更短？

更多资料 + QQ 群 1091229521

【2011 统考真题】（11 分）假定在一个 8 位字长的计算机中运行如下 C 程序段：

```
unsigned int x=134;
unsigned int y=246;
int m=x;
int n=y;
unsigned int z1=x-y;
unsigned int z2=x+y;
int k1=m-n;
int k2=m+n;
```

若编译器编译时将 8 个 8 位寄存器 R1～R8 分别分配给变量 x、y、m、n、z1、z2、k1 和 k2。请回答下列问题。（提示：带符号整数用补码表示。）

1）执行上述程序段后，寄存器 R1、R5 和 R6 的内容分别是什么（用十六进制表示）？

2）执行上述程序段后，变量 m 和 k1 的值分别是多少（用十进制表示）？

3）上述程序段涉及带符号整数加/减、无符号整数加/减运算，这四种运算能否利用同一个加法器辅助电路实现？简述理由。

4）计算机内部如何判断带符号整数加/减运算的结果是否发生溢出？上述程序段中，哪些带符号整数运算语句的执行结果会发生溢出？

更多资料 + QQ 群 1091229521

【2011 统考真题】（12 分）某计算机存储器按字节编址，虚拟（逻辑）地址空间大小为 16MB，主存（物理）地址空间大小为 1MB，页面大小为 4KB；Cache 采用直接映射方式，共 8 行；主存与 Cache 之间交换的块大小为 32B。系统运行到某一时刻时，页表的部分内容和 Cache 的部分内容分别如题 44-a 图、题 44-b 图所示，图中页框号及标记字段的内容为十六进制形式。

虚页号	有效位	页框号	…
0	1	06	…
1	1	04	…
2	1	15	…
3	1	02	…
4	0	—	…
5	1	2B	…
6	0	—	…
7	1	32	…

题 44-a 图 页表的部分内容

行号	有效位	标记	…
0	1	020	…
1	0	—	…
2	1	01D	…
3	1	105	…
4	1	064	…
5	1	14D	…
6	0	—	…
7	1	27A	…

题 44-b 图 Cache 的部分内容

请回答下列问题。

1）虚拟地址共有几位，哪几位表示虚页号？物理地址共有几位，哪几位表示页框号（物理页号）？

2）使用物理地址访问 Cache 时，物理地址应划分成哪几个字段？要求说明每个字段的位数及在物理地址中的位置。

3）虚拟地址 001C60H 所在的页面是否在主存中？若在主存中，则该虚拟地址对应的物理地址是什么？访问该地址时是否 Cache 命中？要求说明理由。

4）假定为该机配置一个四路组相联的 TLB，共可存放 8 个页表项，若其当前内容（十六进制）如题 44-c 图所示，则此时虚拟地址 024BACH 所在的页面是否存在主存中？要求说明理由。

组号	有效位	标记	页框号		有效位	标记	页框号		有效位	标记	页框号		有效位	标记	页框号
0	0	—	—		1	001	15		0	—	—		1	012	1F
1	1	013	2D		0	—	—		1	008	7E		0	—	—

题 44-c 图 TLB 的部分内容

更多资料 + QQ 群 1091229521

【2012 统考真题】（10 分）假定某计算机的 CPU 主频为 80MHz，CPI 为 4，平均每条指令访存 1.5 次，主存与 Cache 之间交换的块大小为 16B，Cache 的命中率为 99%，存储器总线宽度为 32 位。请回答下列问题。

1）该计算机的 MIPS 数是多少？平均每秒 Cache 缺失的次数是多少？在不考虑 DMA 传送的情况下，主存带宽至少达到多少才能满足 CPU 的访存要求？

2）假定在 Cache 缺失的情况下访问主存时，存在 0.0005%的缺页率，则 CPU 平均每秒产生多少次缺页异常？若页面大小为 4KB，每次缺页都需要访问磁盘，访问磁盘时 DMA 传送采用周期挪用方式，磁盘 I/O 接口的数据缓冲寄存器为 32 位，则磁盘 I/O 接口平均每秒发出的 DMA 请求次数至少是多少？

3）CPU 和 DMA 控制器同时要求使用存储器总线时，哪个优先级更高？为什么？

4）为了提高性能，主存采用 4 体低位交叉存储模式，工作时每 1/4 个存储周期启动一个体。若每个体的存储周期为 50ns，则该主存能提供的最大带宽是多少？

更多资料 + QQ 群 1091229521

【2012 统考真题】（10 分）某 16 位计算机中，带符号整数用补码表示，数据 Cache 和指令 Cache 分离。下表给出了指令系统中部分指令格式，其中 Rs 和 Rd 表示寄存器，mem 表示存储单元地址，(x)表示寄存器 x 或存储单元 x 的内容。

指令系统中部分指令格式

名称	指令的汇编格式	指令功能
加法指令	Add Rs,Rd	(Rs)+(Rd)→Rd
算术/逻辑左移	SHL Rd	2*(Rd)→Rd
算术右移	SHR Rd	(Rd)/2→Rd
取数指令	LOAD Rd, mem	(mem)→Rd
存数指令	STORE Rs, mem	(Rs)→mem

该计算机采用 5 段流水方式执行指令，各流水段分别是取指（IF）、译码/读寄存器（ID）、执行/计算有效地址（EX）、访问存储器（M）和结果写回寄存器（WB），流水线采用“按序发射，按序完成”方式，没有采用转发技术处理数据相关，并且同一个寄存器的读和写操作不能在同一个时钟周期内进行。请回答下列问题：

1）若 int 型变量 x 的值为-513，存放在寄存器 R1 中，则执行指令“SHR R1”后，R1 的内容是多少？（用十六进制表示）

2）若某个时间段中，有连续的 4 条指令进入流水线，在其执行过程中没有发生任何阻塞，则执行这 4 条指令所需的时钟周期数为多少？

3）若高级语言程序中某赋值语句为 x=a+b，x、a 和 b 均为 int 型变量，它们的存储单元地址分别表示为[x]、[a]和[b]。该语句对应的指令序列及其在指令流水线中的执行过程如下图所示。

I_1	LOAD	R1, [a]
I_2	LOAD	R2, [b]
I_3	ADD	R1, R2
I_4	STORE	R2, [x]

	时间单元													
指令	1	2	3	4	5	6	7	8	9	10	11	12	13	14
I_1	IF	ID	EX	M	WB									
I_2		IF	ID	EX	M	WB								
I_3			IF				ID	EX	M	WB				
I_4							IF				ID	EX	M	WB

则这 4 条指令执行过程中，I_3 的 ID 段和 I_4 的 IF 段被阻塞的原因各是什么？

4）若高级语言程序中某赋值语句为 x =x*2 + a，x 和 a 均为 unsigned int 类型变量，它们的存储单元地址分别表示为[x]、[a]，则执行这条语句至少需要多少个时钟周期？要求模仿上图画出这条语句对应的指令序列及其在流水线中的执行过程示意图。

更多资料 + QQ 群 1091229521

【2013 统考真题】（9 分）某 32 位计算机，CPU 主频为 800MHz，Cache 命中时的 CPI 为 4，Cache 块大小为 32 字节；主存采用 8 体交叉存储方式，每个体的存储字长为 32 位、存储周期为 40ns；存储器总线宽度为 32 位，总线时钟频率为 200MHz，支持突发传送总线事务。每次读突发传送总线事务的过程包括：送首地址和命令、存储器准备数据、传送数据。每次突发传送 32 字节，传送地址或 32 位数据均需要一个总线时钟周期。请回答下列问题，要求给出理由或计算过程。

1）CPU 和总线的时钟周期各为多少？总线的带宽（即最大数据传输率）为多少？

2）Cache 缺失时，需要用几个读突发传送总线事务来完成一个主存块的读取？

3）存储器总线完成一次读突发传送总线事务所需的时间是多少？

4）若程序 BP 执行过程中，共执行了 100 条指令，平均每条指令需进行 1.2 次访存，Cache 缺失率为 5%，不考虑替换等开销，则 BP 的 CPU 执行时间是多少？

更多资料 + QQ 群 1091229521

【2013 统考真题】（14 分）某计算机采用 16 位定长指令字格式，其 CPU 中有一个标志寄存器，其中包含进位/借位标志 CF、零标志 ZF 和符号标志 NF。假定为该机设计了条件转移指令，其格式如下：

15 11	10	9	8	7 0
00000	*C*	*Z*	*N*	OFFSET

其中，00000 为操作码 OP；C、Z 和 N 分别为 CF、ZF 和 NF 的对应检测位，某检测位为 1 时表示需检测对应标志位，需检测的标志位中只要有一个为 1 就转移，否则不转移。例如，若 C=1，Z=0，N=1，则需检测 CF 和 NF 的值，当 CF＝1 或 NF＝1 时发生转移；OFFSET 是相对偏移量，用补码表示。转移执行时，转移目标地址为(PC) + 2 + 2×OFFSET；顺序执行时，下一条指令地址为(PC)+2。

请回答下列问题。


1）该计算机存储器按字节编址还是按字编址？该条件转移指令向后（反向）最多可跳转多少条指令？

2）某条件转移指令的地址为 200CH，指令内容如下图所示，若该指令执行时 CF=0，ZF=0，NF=1，则该指令执行后 PC 的值是多少？若该指令执行时 CF = 1，ZF=0，NF=0，则该指令执行后 PC 的值又是多少？请给出计算过程。

15 11	10	9	8	7 0
00000	0	1	1	11100011

3）实现“无符号数比较小于等于时转移”功能的指令中，C、Z 和 N 应各是什么？

4）以下是该指令对应的数据通路示意图，要求给出图中部件①～③的名称或功能说明。



更多资料 + QQ 群 1091229521

【2014 统考真题】（12 分）某程序中有如下循环代码段 P：“for(int i = 0; i < N; i++) sum+=A[i];”。假设编译时变量 sum 和 i 分别分配在寄存器 R1 和 R2 中。常量 N 在寄存器 R6 中，数组 A 的首地址在寄存器 R3 中。程序段 P 起始地址为 0804 8100H，对应的汇编代码和机器代码如下表所示。

编号	地址	机器代码	汇编代码	注释
1	08048100H	00022080H	loop: sll R4, R2, 2	(R2) << 2 → R4
2	08048104H	00083020H	add R4, R4, R3	(R4) + (R3) →R4
3	08048108H	8C850000H	load R5, 0(R4)	((R4) + 0) →R5
4	0804810CH	00250820H	add R1, R1, R5	(R1) + (R5) → R1
5	08048110H	20420001H	add R2, R2, 1	(R2) + 1 → R2
6	08048114H	1446FFFAH	bne R2, R6, loop	if(R2)!=(R6) goto loop

执行上述代码的计算机 M 采用 32 位定长指令字，其中分支指令 bne 采用如下格式

31 26	25 21	20 16	15 0
OP	Rs	Rd	OFFSET

OP 为操作码；Rs 和 Rd 为寄存器编号；OFFSET 为偏移量，用补码表示。
请回答下列问题，并说明理由。

1）M 的存储器编址单位是什么？

2）已知 sll 指令实现左移功能，数组 A 中每个元素占多少位？

3）表中 bne 指令的 OFFSET 字段的值是多少？已知 bne 指令采用相对寻址方式，当前 PC 内容为 bne 指令地址，通过分析表中指令地址和 bne 指令内容，推断出 bne 指令的转移目标地址计算公式。

4）若 M 采用如下“按序发射、按序完成”的 5 级指令流水线：IF（取值）、ID（译码及取数）、EXE（执行）、MEM（访存）、WB（写回寄存器），且硬件不采取任何转发措施，分支指令的执行均引起 3 个时钟周期的阻塞，则 P 中哪些指令的执行会由于数据相关而发生流水线阻塞？哪条指令的执行会发生控制冒险？为什么指令 1 的执行不会因为与指令 5 的数据相关而发生阻塞？

更多资料 + QQ 群 1091229521

【2014 统考真题】（11 分）假设对于上题（14 年统考第 44 题）中的计算机 M 和程序 P 的机器代码，M 采用页式虚拟存储管理；P 开始执行时，(R1)=(R2)=0，(R6)=1000，其机器代码已调入主存但不在 Cache 中；数组 A 未调入主存，且所有数组元素在同一页，并存储在磁盘同一个扇区。请回答下列问题并说明理由。


1）P 执行结束时，R2 的内容是多少？

2）M 的指令 Cache 和数据 Cache 分离。若指令 Cache 共有 16 行，Cache 和主存交换的块大小为 32 字节，则其数据区的容量是多少？若仅考虑程序段 P 的执行，则指令 Cache 的命中率为多少？

3）P 在执行过程中，哪条指令的执行可能发生溢出异常？哪条指令的执行可能产生缺页异常？对于数组 A 的访问，需要读磁盘和 TLB 至少各多少次？

更多资料 + QQ 群 1091229521

【2015 统考真题】（13 分）某 16 位计算机的主存按字节编码，存取单位为 16 位；采用 16 位定长指令字格式；CPU 采用单总线结构，主要部分如下图所示。图中 R0～R3 为通用寄存器；T 为暂存器；SR 为移位寄存器，可实现直送（mov）、左移一位（left）和右移一位（right）3 种操作，控制信号为 SRop，SR 的输出由信号 SRout 控制；ALU 可实现直送 A（mova）、A 加 B（add）、A 减 B（sub）、A 与 B（and）、A 或 B（or）、非 A（not）和 A 加 1（inc）7 种操作，控制信号为 ALUop。



请回答下列问题。

1）图中哪些寄存器是程序员可见的？为何要设置暂存器 T？

2）控制信号 ALUop 和 SRop 的位数至少各是多少？

3）控制信号 SRout 所控制部件的名称或作用是什么？


4）端点①～⑨中，哪些端点须连接到控制部件的输出端？

5）为完善单总线数据通路，需要在端点①～⑨中相应的端点之间添加必要的连线。写出连线的起点和终点，以正确表示数据的流动方向。

6）为什么二路选择器 MUX 的一个输入端是 2？

更多资料 + QQ 群 1091229521

【2015 统考真题】（10 分）上题（15 年统考题 43）中描述的计算机，其部分指令执行过程的控制信号如本题题 44 图 a 所示。



题 44 图 a　部分指令控制信号

该机指令格式如题 44 图 b 所示，支持寄存器直接和寄存器间接两种寻址方式，寻址方式位分别为 0 和 1，通用寄存器 R0～R3 的编号分别为 0、1、2 和 3。



题 44 图 b　指令格式

请回答下列问题。

1）该机的指令系统最多可定义多少条指令？

2）若 inc、shl 和 sub 指令的操作码分别为 01H、02H 和 03H，则以下指令对应的机器代码各是什么？

```
1.  inc  R1              ;  (R1) + 1 → R1
2.  shl  R2, R1          ;  (R1) << 1 → R2
3.  sub  R3, (R1), R2    ;  ((R1)) - (R2) → R3
```

3）假设寄存器 x 的输入和输出控制信号分别为 Xin 和 Xout，其值为 1 表示有效，为 0 表示无效（如 PCout=1 表示 PC 内容送总线）；存储器控制信号为 MEMop，用于控制存储器的读（read）和写（write）操作。写出题 44 图 a 中标号①～⑧处的控制信号或控制信号的取值。


4）指令“sub R1, R3, (R2)”和“inc R1”的执行阶段至少各需要多少个时钟周期？

更多资料 + QQ 群 1091229521

【2016 统考真题】（9 分）假定 CPU 主频为 50MHz，CPI 为 4。设备 D 采用异步串行通信方式向主机传送 7 位 ASCII 字符，通信规程中有 1 位奇校验位和 1 位停止位，从 D 接收启动命令到字符送入 I/O 端口需要 0.5ms。请回答下列问题，要求说明理由。

1）每传送一个字符，在异步串行通信线上共需传输多少位？在设备 D 持续工作过程中，每秒钟最多可向 I/O 端口送入多少个字符？


2）设备 D 采用中断方式进行输入/输出，示意图如下。



I/O 端口每收到一个字符申请一次中断，中断响应需 10 个时钟周期，中断服务程序共有 20 条指令，其中第 15 条指令启动 D 工作。若 CPU 需从 D 读取 1000 个字符，则完成这一任务所需时间大约是多少个时钟周期？CPU 用于完成这一任务的时间大约是多少个时钟周期？在中断响应阶段 CPU 进行了哪些操作?

更多资料 + QQ 群 1091229521

【2016 统考真题】（14 分）某计算机采用页式虚拟存储管理方式，按字节编址，虚拟地址为 32 位，物理地址为 24 位，页大小为 8KB；TLB 采用全相联映射：Cache 数据区大小为 64KB，按 2 路组相联方式组织，主存块大小为 64B。存储访问过程的示意图如下。



请回答下列问题。

1）图中字段 A～G 的位数各是多少？TLB 标记字段 B 中存放的是什么信息？

2）将块号为 4099 的主存块装入到 Cache 中时，所映射的 Cache 组号是多少？对应的 H 字段内容是什么？

3）Cache 缺失处理的时间开销大还是缺页处理的时间开销大？为什么？

4）为什么 cache 可以采用直写（Write Through）策略，而修改页面内容时总是采用回写（Write Back）策略？

更多资料 + QQ 群 1091229521

【2017 统考真题】（13 分）已知 $f(n)=\sum_{i=0}^{n}2^i=2^{n+1}-1=\overbrace{11...1}^{n+1(i)}\mathrm{B}$，计算 $f(n)$ 的 C 语言函数 $f1$ 如下：

```
int f1(unsigned n){
    int sum=1, power=1;
    for(unsigned i=0;i<=n-1;i++){
        power *= 2;
        sum += power;
    }
    return sum;
}
```

将 $f1$ 中的 int 都改为 float，可得到计算 $f(n)$ 的另一个函数 $f2$。假设 unsigned 和 int 型数据都占 32 位，float 型数据采用 IEEE754 单精度标准。

请回答下列问题。

1）当 n = 0 时，$f1$ 会出现死循环，为什么？若将 $f1$ 中的变量 i 和 n 都定义为 int 型，则 $f1$ 是否还会出现死循环？为什么？

2）$f1(23)$ 和 $f2(23)$ 的返回值是否相等？机器数各是什么（用十六进制表示）？

3）$f1(24)$ 和 $f2(24)$ 的返回值分别为 33554431 和 33554432.0，为什么不相等？

4）$f(31)=2^{32}-1$，而 $f1(31)$ 的返回值却为-1，为什么？若使 $f1(n)$ 的返回值与 $f(n)$ 相等，则最大的 n 是多少？

5）$f2(127)$ 的机器数为 7F800000H，对应的值是什么？若使 $f2(n)$ 的结果不溢出，则最大的 n 是多少？若使 $f2(n)$ 的结果精确（无舍入），则最大的 n 是多少？

更多资料 + QQ 群 1091229521

【2017 统考真题】（10 分）在按字节编址的计算机 M 上，上题（17 年统考题 43）中 $f1$ 的部分源程序（阴影部分）与对应的机器级代码（包括指令的虚拟地址）如下图所示。

```
int f1(unsigned n){
    int sum=1, power=1;
    for(unsigned i=0;i<=n-1;i++){
        power *= 2;
        sum += power;
    }
    return sum;
}
```

```
     int f1(unsigned n)
1    00401020   55          push ebp
     ...        ...         ...
     for (unsigned i = 0 ; i <= n-1; i++) {
     ...        ...         ...
20   0040105E   39 4D F4    cmp dword ptr [ebp-0Ch], ecx
     ...        ...         ...
     power *= 2 ;
     ...        ...         ...
23   00401066   D1 E2        shl edx,1
     ...        ...         ...
     return sum ;
     ...        ...         ...
35   0040107F   C3          ret
```

将 $f1$ 中的 int 都改成 float，可得到计算 f(n)的另一个函数 $f2$。

其中，机器级代码行包括行号、虚拟地址、机器指令和汇编指令。请回答下列问题。

1）计算机 M 是 RISC 还是 CISC？为什么？

2）$f1$ 的机器指令代码共占多少字节？要求给出计算过程。

3）第 20 条指令 cmp 通过 i 减 n-1 实现对 i 和 n-1 的比较。执行 $f1(0)$过程中，当 i=0 时，cmp 指令执行后，进/借位标志 CF 的内容是什么？要求给出计算过程。

4）第 23 条指令 shl 通过左移操作实现了 power*2 运算，在 $f2$ 中能否也用 shl 指令实现 power *2？为什么？

更多资料 + QQ 群 1091229521

【2018 统考真题】（8 分）假定计算机的主频为 500MHz，CPI 为 4。现有设备 A 和 B，其数据传输率分别为 2MB/s 和 40MB/s，对应 I/O 接口中各有一个 32 位数据缓冲寄存器。请回答下列问题，要求给出计算过程。


1）若设备 A 采用定时查询 I/O 方式，每次输入/输出都至少执行 10 条指令。设备 A 最多间隔多长时间查询一次才能不丢失数据？CPU 用于设备 A 输入/输出的时间占 CPU 总时间的百分比至少是多少？

2）在中断 I/O 方式下，若每次中断响应和中断处理的总时钟周期数至少为 400，则设备 B 能否采用中断 I/O 方式？为什么？

3）若设备 B 采用 DMA 方式，每次 DMA 传送的数据块大小为 1000B，CPU 用于 DMA 预处理和后处理的总时钟周期数为 500，则 CPU 用于设备 B 输入/输出的时间占 CPU 总时间的百分比最多是多少？

更多资料 + QQ 群 1091229521

【2018 统考真题】（15 分）某计算机采用页式虚拟存储管理方式，按字节编址。CPU 进行存储访问的过程如题 44 图所示。



题 44 图

根据题 44 图回答下列问题。

1）主存物理地址占多少位？

2）TLB 采用什么映射方式？TLB 是用 SRAM 还是用 DRAM 实现？

3）Cache 采用什么映射方式？若 Cache 采用 LRU 替换算法和回写（Write Back）策略，则 Cache 每行中除数据（Data）、Tag 和有效位外，还应有哪些附加位？Cache 的总容量是多少？Cache 中有效位的作用是什么？

4）若 CPU 给出的虚拟地址为 0008C040H，则对应的物理地址是多少？是否在 Cache 中命中？说明理由。若 CPU 给出的虚拟地址为 0007C260H，则该地址所在主存块映射到的 Cache 组号是多少？

更多资料 + QQ 群 1091229521

【2019 统考真题】（16 分）已知 $f(n)=n!=n\times(n-1)\times(n-2)\times\cdots\times2\times1$，计算 $f(n)$的 C 语言函数 $f1$ 的源程序（带框部分）及其在 32 位计算机 M 上的部分机器级代码如下：

```
int f1(int n){
  1  00401000  55              push  ebp
     ...
    if(n>1)
  1100401018   83 7D 08 01     cmp  dword ptr [ebp+8],1
  120040101C   7E 17           jle  f1+35h (00401035)
    return n*f1(n-1);
  130040101E   8B 45 08        mov  eax, dword ptr[ebp+8]
  1400401021   83 E8 01        sub  eax, 1
  1500401024   50              push  eax
  1600401025   E8 D6 FF FF FF  call  f1 (00401000)
     ...
  1900401030   0F AF C1        imul  eax, ecx
  2000401033   EB 05           jmp  f1+3Ah (0040103a)
    else return 1;
  2100401035   B8 01 00 00 00  mov  eax, 1
}
     ...
  2600401040   3B EC           cmp  ebp, esp
     ...
  300040104A   C3              ret
```

其中，机器级代码行包括行号、虚拟地址、机器指令和汇编指令，计算机 M 按字节编址，int 型数据占 32 位。请回答下列问题：

1）计算 $f(10)$需要调用函数 $f1$ 多少次？执行哪条指令会递归调用 $f1$？

2）上述代码中，哪条指令是条件转移指令？哪几条指令一定会使程序跳转执行？

3）根据第 16 行的 call 指令，第 17 行指令的虚拟地址应是多少？已知第 16 行的 call 指令采用相对寻址方式，该指令中的偏移量应是多少（给出计算过程）？已知第 16 行的 call 指令的后 4 字节为偏移量，M 是采用大端方式还是采用小端方式？

4）$f(13)=6227020800$，但 $f1(13)$的返回值为 1932053504，为什么两者不相等？要使 $f1(13)$能返回正确的结果，应如何修改 $f1$ 的源程序？

5）第 19 行的 imul 指令（带符号整数乘）的功能是 R[eax]←R[eax]×R[ecx]，当乘法器输出的高、低 32 位乘积之间满足什么条件时，溢出标志 OF = 1？要使 CPU 在发生溢出时转异常处理，编译器应在 imul 指令后应加一条什么指令？

更多资料 + QQ 群 1091229521

【2019 统考真题】（7 分）对于上题（19 年统考题 45），若计算机 M 的主存地址为 32 位，采用分页存储管理方式，页大小为 4KB，则第 1 行的 push 指令和第 30 行的 ret 指令是否在同一页中（说明理由）？若指令 Cache 有 64 行，采用 4 路组相联映射方式，主存块大小为 64B，则 32 位主存地址中，哪几位表示块内地址？哪几位表示 Cache 组号？哪几位表示标记（tag）信息？读取第 16 行的 call 指令时，只可能在指令 Cache 的哪一组中命中（说明理由）？

更多资料 + QQ 群 1091229521

【2020 统考真题】（13 分）有实现 x×y 的两个 C 语言函数如下：

```
unsigned umul (unsigned x, unsigned y) { return x*y; }
int imul (int x, int y) { return x * y; }
```

假定某计算机 M 中 ALU 只能进行加减运算和逻辑运算。请回答下列问题。

1）若 M 的指令系统中没有乘法指令，但有加法、减法和位移等指令，则在 M 上也能实现上述两个函数中的乘法运算，为什么？

2）若 M 的指令系统中有乘法指令，则基于 ALU、位移器、寄存器以及相应控制逻辑实现乘法指令时，控制逻辑的作用是什么？

3）针对以下三种情况：①没有乘法指令；②有使用 ALU 和位移器实现的乘法指令；③有使用阵列乘法器实现的乘法指令，函数 umul()在哪种情况下执行时间最长？哪种情况下执行的时间最短？说明理由

4）n 位整数乘法指令可保存 2n 位乘积，当只取低 n 位作为乘积时，其结果可能会发生溢出。当 $n = 32$, $x = 2^{31} - 1$, $y = 2$ 时，带符号整数乘法指令和无符号整数乘法指令得到的 x×y 的 2n 位乘积分别是什么（用十六进制表示）？此时函数 umul()和 imul()的返回结果是否溢出？对于无符号整数乘法运算，当仅取乘积的低 n 位作为乘法结果时，如何用 2n 位乘积进行溢出判断？

更多资料 + QQ 群 1091229521

【2020 统考真题】（10 分）假定主存地址为 32 位，按字节编址，指令 Cache 和数据 Cache 与主存之间均采用 8 路组相联映射方式，直写（Write Through）写策略和 LRU 替换算法，主存块大小为 64B，数据区容量各为 32KB。开始时 Cache 均为空。请回答下列问题。

1）Cache 每一行中标记（Tag）、LRU 位各占几位？是否有修改位？

2）有如下 C 语言程序段：

```
for (k = 0; k < 1024 ; k++)
s[k] = 2 * s[k];
```

若数组 s 及其变量 k 均为 int 型，int 型数据占 4B，变量 k 分配在寄存器中，数组 s 在主存中的起始地址为 008000C0H，则该程序段执行过程中，访问数组 s 的数据 Cache 缺失次数为多少？

3）若 CPU 最先开始的访问操作是读取主存单元 00010003H 中的指令，简要说明从 Cache 中访问该指令的过程，包括 Cache 缺失处理过程。

更多资料 + QQ 群 1091229521

【2021 统考真题】（13 分）假定计算机 M 字长为 16 位，按字节编址，连接 CPU 和主存的系统总线中地址线为 20 位、数据线为 8 位，采用 16 位定长指令字，指令格式及其说明如下：

格式	6 位	2 位	2 位	2 位	4 位	指令功能或指令类型说明
R 型	000000	rs	rt	rd	op1	R[rd]←R[rs] op1 R[rt]
I 型	op2	rs	rt	imm		含 ALU 运算、条件转移和访存操作 3 类指令
J 型	op3	target				PC 的低 10 位←target

其中，op1～op3 为操作码，rs, rt 和 rd 为通用寄存器编号，R[r]表示寄存器 r 的内容，imm 为立即数，target 为转移目标的形式地址。请回答下列问题。

1）ALU 的宽度是多少位？可寻址主存空间大小为多少字节？指令寄存器、主存地址寄存器（MAR）和主存数据寄存器（MDR）分别应有多少位？

2）R 型格式最多可定义多少种操作？I 型和 J 型格式总共最多可定义多少种操作？通用寄存器最多有多少个？

3）假定 op1 为 0010 和 0011 时，分别表示带符号整数减法和带符号整数乘法指令，则指令 01B2H 的功能是什么（参考上述指令功能说明的格式进行描述）？若 1, 2, 3 号通用寄存器当前内容分别为 B052H, 0008H, 0020H ,则分别执行指令 01B2H 和 01B3H 后，3 号通用寄存器内容各是什么？各自结果是否溢出？

4）若采用 I 型格式的访存指令中 imm（偏移量）为带符号整数，则地址计算时应对 imm 进行零扩展还是符号扩展？

5）无条件转移指令可以采用上述哪种指令格式？

更多资料 + QQ 群 1091229521

【2021 统考真题】（8 分）假设计算机 M 的主存地址为 24 位，按字节编址；采用分页存储管理方式，虚拟地址为 30 位，页大小为 4KB；TLB 采用 2 路组相联方式和 LRU 替换策略，共 8 组。请回答下列问题。

1）虚拟地址中哪几位表示虚页号？哪几位表示页内地址？


2）已知访问 TLB 时虚页号高位部分用作 TLB 标记，低位部分用作 TLB 组号，M 的虚拟地址中哪几位是 TLB 标记？哪几位是 TLB 组号？

3）假设 TLB 初始时为空，访问的虚页号依次为 10, 12, 16, 7, 26, 4, 12 和 20，在此过程中，哪一个虚页号对应的 TLB 表项被替换？说明理由。

4）若将 M 中的虚拟地址位数增加到 32 位，则 TLB 表项的位数增加几位？

更多资料 + QQ 群 1091229521

【2022 统考真题】（15 分）某 CPU 中部分数据通路如题 43 图所示，其中，GPRs 为通用寄存器组；FR 为标志寄存器，用于存放 ALU 产生的标志信息；带箭头虚线表示控制信号，如控制信号 Read、Write 分别表示主存读、主存写，MDRin 表示内部总线上数据写入 MDR，MDRout 表示 MDR 的内容送内部总线。



题 43 图

请回答下列问题

1）设 ALU 的输入端 A、B 及输出端 F 的最高位分别为 A_{15}、B_{15} 及 F_{15}，FR 中的符号标志和溢出标志分别为 SF 和 OF，则 SF 的逻辑表达式是什么？A 加 B、A 减 B 时 OF 的逻辑表达式分别是什么？要求逻辑表达式的输入变量为 A_{15}、B_{15} 及 F_{15}。

2）为什么要设置暂存器 Y 和 Z？

3）若 GPRs 的输入端 rs、rd 分别为所读、写的通用寄存器的编号，则 GPRs 中最多有多少个通用寄存器？rs 和 rd 来自图中的哪个寄存器？已知 GPRs 内部有一个地址译码器和一个多路选择器，rd 应连接地址译码器还是多路选择器？

4）取指令阶段（不考虑 PC 增量操作）的控制信号序列是什么？若从发出主存读命令到主存读出数据并传送到 MDR 共需 5 个时钟周期，则取指令阶段至少需要几个时钟周期？

5）图中控制信号由什么部件产生？图中哪些寄存器的输出信号会连到该部件的输入端？

更多资料 + QQ 群 1091229521

【2022 统考真题】（8 分）假设某磁盘驱动器中有 4 个双面盘片，每个盘面有 20000 个磁道，每个磁道有 500 个扇区，每个扇区可记录 512 字节的数据，盘片转速为 7200RPM（转/分），平均寻道时间为 5ms。请回答下列问题。

1）每个扇区包含数据及其地址信息，地址信息分为 3 个字段。这 3 个字段的名称各是什么？对于该磁盘，各字段至少占多少位？

2）一个扇区的平均访问时间约为多少？

3）若采用周期挪用 DMA 方式进行磁盘与主机之间的数据传送，磁盘控制器中的数据缓冲区大小为 64 位，则在一个扇区读写过程中，DMA 控制器向 CPU 发送了多少次总线请求？若 CPU 检测到 DMA 控制器的总线请求信号时也需要访问主存，则 DMA 控制器是否可以获得总线使用权？为什么？

更多资料 + QQ 群 1091229521

【2023 统考真题】（14 分）已知计算机 M 字长为 32 位，按字节编址，采用请求调页策略的虚拟存储管理方式，虚拟地址 32 位，页面大小为 4KB；数据 Cache 采用 4 路组相联映射方式，数据区大小为 8KB，主存块大小为 32B。现有 C 语言程序段如下：

```
int a[24][64];
…
for (i=0;i<24;i++)
  for (j=0;j<64;j++)a[i][j]=10;
```

已知二维数组 a 按行优先存放，在虚拟地址空间中分配的起始地址为 00422000H，sizeof(int) = 4。假定在 M 上执行上述程序段之前数组 a 不在主存，且在该程序执行过程中不会发生页面置换。请回答下列问题：

1）数组 a 分布在几个页面中？对于数组 a 的访问，会发生几次缺页异常？页故障地址各是什么？

2）不考虑变量 i 和 j，该程序段的数据访问是否具有时间局部性？为什么？

3）计算机 M 的虚拟地址(A31~A0)中哪几位用作块内地址？哪几位用作 Cache 组号？a[1][0]的虚拟地址是多少？其所在主存块对应的 Cache 组号是多少？

4）数组 a 占用多少主存块？假设上述程序段执行过程中数组 a 的访问不会和其他数据发生 Cache 访问冲突，则数组 a 的 Cache 命中率是多少？若将循环中 i 和 j 的次序按如下方式调换：

```
for (j=0;j<64;j++)
  for (i=0;i<24;i++)a[i][j]=10;
```

则数组 a 的 Cache 命中率又是多少？

更多资料 + QQ 群 1091229521

【2023 统考真题】（9 分）上题（23 年统考 43 题）中 C 程序段在计算机 M 上的部分机器级代码如下，每个机器级代码行中依次包含指令序号、虚拟地址、机器指令和汇编指令。

```
    for (i=0; i<24; i++)
1   00401072  C7 45 F8 00 00 00 00      mov [ebp-8], 0
2   00401079  EB 09                     jmp 00401084h
3   0040107B  8B 55 F8                  mov eax, [ebp-8]
    ...       ...                       ...
7   00401088  7D 32                     jge 004010BCh
      for (j=0; j<64; j++)
8   0040108A  C7 45 FC 00 00 00 00      mov [ebp-4], 0
    ...       ...                       ...
        a[i][j]=10;
    ...       ...                       ...
19  004010AE  C7 84 82 00 20 42 00 0A   mov [ecx + edx * 4+
              00 00 00                  00422000h], 0Ah
```

请回答下列问题。

1）第 20 条指令的虚拟地址是多少？

2）已知第 2 条 jmp 和第 7 条 jge 都是跳转指令，其操作码分别是 EBH 和 7DH，跳转目标地址分别为 00401084H、004010BCH，这两条指令分别采用什么寻址方式？请给出第 2 条指令 jmp 的跳转目标地址计算过程。

3）已知第 19 条 mov 指令的功能是“a[i][j]←10”，其中 ecx 和 edx 为寄存器名，00422000H 是数组 a 的首地址，指令中源操作数采用什么寻址方式？已知 edx 中存放的是变量 j，ecx 中存放的是什么？根据该指令的机器码判断计算机 M 采用的是大端还是小端方式。

4）第 1 次执行第 19 条指令时，取指令过程中是否会发生缺页异常？为什么？


更多资料 + QQ 群 1091229521

【2024 统考真题】（13 分）假定计算机 M 字长为 32 位，按字节编址，采用 32 位定长指令字，指令 add、slli 和 lw 的格式、编码和功能说明如题 43 图（a）所示。

指令	31 25	24 20	19 15	14 12	11 7	6 0	指令功能说明
add	0000000	rs2	rs1	000	rd	0110011	R[rd]←R[rs1] + R[rs2]
slli	0000000	shamt	rs1	010	rd	0010011	R[rd]←R[rs1] <<shamt
lw	imm		rs1	010	rd	0000011	R[rd]←M[R[rs1]+imm]

题 43 图（a）

其中，R[x]表示通用寄存器 x 的内容，M[x]表示地址为 x 的存储单元内容，shamt 为移位位数，imm 为补码表示的偏移量。题 43 图（b）给出了计算机 M 的部分数据通路及其控制信号（用带箭头虚线表示），其中，A 和 B 分别表示从通用寄存器 rs1 和 rs2 中读出的内容；IR[31:20]表示指存器中的高 12 位；控制信号 Ext 为 0、1 时扩展器分别实现零扩展、符号扩展，ALUctr 为 000、001、010 时 ALU 分别实现加、减、逻辑左移运算。



题 43 图（b）

请回答下列问题。

1）计算机 M 最多有多少个通用寄存器？为什么 shamt 字段占 5 位？

2）执行 add 指令时，控制信号 ALUBsrc 的取值应是什么？若 rs1 和 rs2 寄存器内容分别是 8765 4321H 和 9876 5432H，则 add 指令执行后，ALU 输出端 F、OF 和 CF 的结果分别是什么？若该 add 指令处理的是无符号整数，则应根据哪个标志判断是否溢出？

3）执行 slli 指令时，控制信号 Ext 的取值可以是 0 也可以是 1，为什么？

4）执行 lw 指令时，控制信号 Ext、ALUctr 的取值分别是什么？

5）若一条指令的机器码是 A040 A103H，则该指令一定是 lw 指令，为什么？若执行该指令时，R[01H]=FFFF A2D0H，则所读取数据的存储地址是什么？

更多资料 + QQ 群 1091229521

【2024 统考真题】（10 分）对于上题（24 年统考题 43）中的计算机 M，C 语言程序 P 包含的语句“sum+=a[i];”在 M 中对应的指令序列 S 如下。

```
slli    r4, r2, 2        //R[r4]←R[r2]<<2
add     r4, r3, r4       //R[r4]←R[r3]+R[r4]
lw      r5, 0(r4)        //R[r5]←M[R[r4]+0]
add     r1, r1, r5       //R[r1]←R[r1]+R[r5]
```

已知变量 i、sum 和数组 a 都为 int 型，通用寄存器 r1~r5 的编号为 01H～05H。请回答下列问题。

1）根据指令序列 S 中每条指令的功能，写出存放数组 a 的首地址、变量 i 和 sum 的通用寄存器编号。

2）已知 M 为小端方式计算机，采用页式存储管理方式，页大小为 4KB。若执行到指令序列 S 中第 1 条指令时，i = 5 且 r1 和 r3 的内容分别为 0000 1332H 和 0013 DFF0H，从地址 0013 DFF0H 开始的存储单元内容如题 44 图所示，则执行“sum+=a[i];”语句后，a[i]的地址、a[i]和 sum 的机器数分别是什么（用十六进制表示）？a[i]所在页的页号是多少？此次执行中，数组 a 至少存放在几页中？

地址	0	1	2	3	4	5	6	7
0013 DFF0	FF	FF	FF	7C	70	FE	FF	FF
0013 DFF8	00	00	00	0C	3C	02	01	FF
0013 E000	F0	F1	00	00	DC	EC	FF	FF
0013 E008	FF	FF	01	02	00	00	01	02

题 44 图

3）指令“slli r4, r2, 2”的机器码是什么（用十六进制表示）？若数组 a 改为 short 类型，则指令序列 S 中 slli 指令的汇编形式应是什么？

更多资料 + QQ 群 1091229521

【2025 统考真题】（12 分）现有 C 语言程序 P 的部分代码如题 43 图所示。假定运行程序 P 的计算机 M 字长为 32 位，按字节编址，数据 Cache 的数据区大小为 32KB，采用 8 路组相联映射方式，主存块大小为 64B，Cache 的命中时间为 2 个时钟周期，缺失损失为 200 个时钟周期；采用页式虚拟存储管理方式，页大小为 4KB。数组 d 的起始虚拟地址 VA31～VA0，为 0180 0020H。

```
int x, d[2048], i;
...
for(i=0; i<2048; i++)
  d[i]=d[i]/x;
...
```

题 43 图

请回答下列问题。

1）主存地址中 Cache 组号字段和块内地址字段分别占几位？虚拟地址中哪些位可作为 Cache 索引？

2）d[100]的虚拟地址为多少？d[100]所在主存块对应的 Cache 组号是多少？

3）假定执行 for 语句时对应代码已在 Cache，变量 i 和 x 已装入寄存器，数组 d 已调入主存但不在 Cache，则 d[0]在其所在主存块内的偏移量是多少 （用十六进制表示）？for 语句执行过程中，访问数组 d 的 Cache 缺失率和数组元素的平均访问时间分别是多少（Cache 缺失率的计算结果要求用百分比表示，保留两位小数）？


4）数组 d 分布在几个页中？若执行 for 语句时对应代码已在主存，但数组 d 还未调入主存，则执行 for 语句过程中，访问数组 d 所引起的缺页次数是多少？

更多资料 + QQ 群 1091229521

【2025 统考真题】（11 分）对于上题（25 年统考题 43）中计算机 M 和程序 P，假定 P 的部分机器级代码如题 44 图（a）所示，其中，R0～R4 为通用寄存器，SEXT 表示按符号扩展；M 中补码除法器逻辑结构如题 44 图（b）所示。

```
...
//x 在 R2 中，i 在 R4 中
//数组 d 的首地址在 R3 中
mov   R1, (R3+R4*4)  //R1←d[i]
scov  R1             //{R0, R1}←SEXT(R1)
idiv  R1, R2         //R1←{R0, R1}/R2
...
```

题 44 图（a）



题 44 图（b）

请回答下列问题。

1）若执行题 44 图（a）中 idiv 指令的除运算时，d[i]=0x87654321、x=0xff，则补码除法器中寄存器 R、Q 和 Y 的初始内容分别是什么（用十六进制表示）？题 44 图（b）中哪个部件包含计数器？在补码除法器执行过程中，由 ALUop 所控制的 ALU 运算有哪几种？

2）假设 idiv 指令执行过程中会检测并触发除法异常，则执行 idiv 指令时，哪些情况下会发生除法异常（要求给出此时 d[i]和 x 的十六进制表示机器数）？发生除法异常时，在异常响应过程中 CPU 需要完成哪些操作？

更多资料 + QQ 群 1091229521

【2026 统考真题】（10 分）某 16 位计算机按字节编址，通用寄存器 R0～R15 的编号为 0～15，存储器地址为 16 位，采用定长指令字，指令格式有 R 型、I 型、M 型三种，如下表所示。

格式	4 位	4 位	4 位	4 位	功能说明
R 型	0000	rt	rs/num	op1	R[rt] ← R[rt] op1 R[rs] R[rt] ← R[rt] op1 num
I 型	op2	rt	imm8		R[rt] ← R[rt] op2 imm8
M 型	op3	offset			R[0] ← M[R[15] + offset] M[R[15] + offset] ← R[0]

其中：

OP1 为 0001、0010 分别表示加、左移指令；

OP2 为 0100 表示加立即数指令；

OP3 为 1110、1111 分别表示取数、存数指令；

R[r] 表示寄存器 r 中的内容；

mm 表示移位位数；

M[addr] 表示存储器地址 addr 中的内容。

请回答下列问题：

1）主存单元和通用寄存器的宽度各为多少位？

2）op1 和 op2 的编码是否可以相同？op2 和 op3 的编码是否可以相同？

3）若 R(2)=ABCDH，R(9)=F00H1，则指令 0000 0010 1001 0001 执行后，R2 和 R9 中的内容分别是多少？


4）若变量 x、y 均为 16 位带符号整数，在存储器中依次从低地址向高地址连续存放，x 的地址在 R15 中。实现 y=16x−5 的 4 条指令 11–14 如题 43 表所示，写出①～④处的内容。

题 43 表：

地址	内容
11	___1___ 0000 0000 0000
12	0000 ___2___ 0010
13	0100 0000 ___3___
14	1111 ___4___

更多资料 + QQ 群 1091229521

【2026 统考真题】假定上题（26 年统考 43 题）中计算机 C 的部分数据通路如题 44 所示。



题 44 图

图中带箭头虚线代表控制信号，IR.rt、IR.rs 分别表示 IR 中的 rt、rs 字段，IR_{11-0}为 IR 的低 12 位，要求取指令周期完成 PC 增量操作，请回答下列问题

1）①和②是同一类部件，其名称是什么？

2）I 型指令中 imm8 可以是带符号或无符号整数，M 型指令中 offset 是带符号整数，则 EXTOP 至少有几位？为什么？

3）取指周期中 MARSrC、ALUA SrC、ALUB SrC、RegWr 的取值各是什么？

4）左移指令周期中 ALUB SrC、RegWsrc、RegDst、RegWr 的取值各是什么？Extop 是否可以与 M 型指令中的 EXTop 相同？为什么？