

北京航空航天大学


2021-2022 学年 第二学期期末

《数字电子技术基础》 试题

A 卷

班 级 220311 学 号 22375096

姓 名 周祥翼 成绩 _____



2022 年 6 月 12 日

首先用 290 的 5 分频, 将 100Hz 的时钟变为 5Hz 的时钟信号, 这样就能在 10 周期分成 8 份, 因而要利用 1/8 进制计数器来模拟十进制计数器来改进进制, 于 8 分频, 最后有 0~4 分频放在 74LS160 数据选择器上, 选择 0~4 为高, 5~7 为低, 于 Y 端得到输出波形

班号_____ 学号_____ 姓名_____ 成绩_____

《 数字电子技术基础 》 期末考试卷

注意事项: 1、请将全部答案电子版上传到设定的链接。

2、考试时间: 19:00 开始, 21:00 结束。

题目:

一、回答问题: (20分, 每小题 5 分)

1. 十进制数 $X=123$, 在 8 位机器中, $[X]_{\text{补}}$ =

$$[-X]_{\text{补}} = 10000101$$

$$-123 + 2^8 = -123 + 256 = 133$$

2. 用卡诺图如题一图所示, 化简逻辑函数 $F(A,B,C,D) = \sum m(0,3,5,8,10,11,14)$

$+\sum d(1,2,7,9,11)$

$$F = \overline{B} + \overline{A}D + AC$$

由采样定理, 采样频率至少为原频率的 2 倍以上, 因此
采样频率至少 40KHz (原频率的 2 倍以上, 都算对)
逐次比较型 ADC 每次采样需 $(n+2)T_{cp}$ 时间 (T_{cp} 为 ADC 的时钟周期), 因此有 $\frac{1}{40000} > (8+2)T_{cp}$

$$T_{cp} \leq \frac{1}{400000}$$

即: $f_{cp} = \frac{1}{T_{cp}} \geq 400KHz$, ADC(引)的时钟频率为 40KHz

DA/AD 转换

(本题需多写问题: 逐次逼近型 ADC 的采样周期 10~100ms)

3. 音乐信号的频率范围为 20Hz~20KHz 之间。现进行音乐的数字化记录, 采用 8bit 逐次比较型模数转换器, 输出 8bit 数字信号。请选择一个合适的采样频率, 并计算模数转换器应引入多少频率的时钟信号。

4. 用二输入端与非门实现下列逻辑函数 (要求器件数最少):

$$F = ABC + \overline{A}BC + \overline{A}\overline{B}C$$

① 为与门


$$F = ABC + \overline{A}BC + \overline{A}\overline{B}C$$

$$= AB\overline{C} + \overline{A}B\overline{C} + \overline{A}\overline{B}C + A\overline{B}C$$

$$= \overline{B}C(A\overline{A}) + \overline{A}B(C\overline{C}) + \overline{A}\overline{B}C + A\overline{B}C$$

$$= \overline{B}C \cdot \overline{A}B \cdot \overline{A}C \cdot \overline{A}B \cdot \overline{B}C \cdot \overline{A}C$$


$$= \overline{B}C \cdot \overline{A}B \cdot \overline{A}C \cdot \overline{A}B \cdot \overline{B}C \cdot \overline{A}C$$




三、(10分) 如题二图所示电路, 已知三极管 T 的 $V_{BE} = 0.7V$, $V_{CE} = 0.3V$, $\beta = 100$; OC 门 G1 截止时输出高电平漏电流 $I_{OZ} = 50 \mu A$, 输出低电平 $V_{OL} = 0.3V$ 时的最大允许灌电流 $I_{OL} = 16mA$; 门 G2~G4 为 TTL 门电路, 其 $I_{IH} = 40 \mu A$, $I_{IL} = -1mA$ 。问: 在三极管的集电极输出满足 $V_{OH} \geq 3V$ 和 $V_{OL} \leq 0.3V$ 时 R_B 的取值范围有多大?

① 门 G1 导通时, 门 G1 的 $V_{OL} = 0.3V < V_{BE} = 0.7V$, T 截止。集电极电位 $V_{OH} = 5 - R_C \cdot (2I_{OZ} + 0.04) = 3.3V$
 满足高电平要求。还应满足 G1 导通时灌电流 $\leq 16mA$ 的要求,
 即 $\frac{5-0.3}{R_B} \leq 16$, 得 $R_B \geq 23K\Omega$



② 门 G1 截止时: 门 G1 截止时, T 导通, 当晶体管饱和时, $V_{CE} = 0.3V$
 集电极电流 $I_C = \frac{5-0.3}{R_C} + 1 \times 5 = 6mA$, 为使 T
 的基极电流 $\frac{5-0.7}{R_B} \geq \frac{I_C}{\beta} = 0.06mA$,
 得 $R_B \leq \frac{5-0.7}{0.06} = 71.7K\Omega$
 结论: $R_B \in [23K\Omega, 71.7K\Omega]$



题二图



三、(10分) 如题三图所示电路, 请根据 $\bar{C}$ 的波形图, 画出 Y_1 , Y_2 , Y_3 的波形图。




题三图

五、数据输入信号为 D_1, D_2 , 数据输出为 D , 数据正确判断信号为 C

真值表

D_1	D_2	D	C
0	0	0	1
0	1	X	0
1	0	X	0
1	1	1	1

由真值表: $D = D_1 \cdot D_2$
 $C = D_1 \oplus D_2$



① CP 时钟 ② 使能电平 ③ 数据 DATA

四、BCD 5421 码

A_3	A_2	A_1	A_0	
0	0	0	0	0
0	0	0	1	1
0	0	1	0	2
0	0	1	1	3
0	1	0	0	4

①	1	0	0	0	5
	1	0	0	1	6
	1	0	1	0	7
	1	0	1	1	8
	1	1	0	0	9



②	0	1	0	1	5
③	0	1	1	0	6
	0	1	1	1	7

每 3 种

1101 10
 1110 11
 1111 12

(2)

① 将 A 分为 19, A 为 1 分为 19
 A 为 0



分析: 每个 Y_i , 用作为 Y_0
 无 A_i 为高, 为不选
 Y_0

输入4位


第3章

$A_3 A_2 A_1 A_0$	$A_3 A_2 A_1 A_0$	$A_3 A_2 A_1 A_0$	$A_3 A_2 A_1 A_0$
0 0 0 0	5 0 1 0	6 1 0 0	9 1 1 0
1 0 0 1	6 0 1 1	7 1 0 1	10 1 1 0
2 0 1 0	7 0 1 1	8 1 1 0	11 1 1 1
3 0 1 1			
4 1 0 0			

(10分) 请设计一个组合逻辑电路, 要求输入为4位二进制码 $A_3 A_2 A_1 A_0$,


实现的逻辑功能是: 当 $A_3 A_2 A_1 A_0$ 是 BCD5421 码时, 电路输出 $Y=1$; 否则 $Y=0$ 。

分别采用以下两种方法实现该电路。(1) 用两片 3 线-8 线译码器 74LS138 (如题四图 a 所示) 和适当的门电路; (2) 八选一数据选择器 74LS151 (如题四图 b 所示) 和适当的门电路。



(a)

(2) 分析: 只需把 1111, 1110, 1111 三个输出即可
因此可用 A_3 的 m_7 为 Y
在 A_3 为 0 时, 均可
在 A_3 为 1 时, 1110, 1111, 1111
三个输出可被选择



(b)

题四图

(15分) 设某个可靠性要求很高的系统中, 数据 DATA 进行冗余传输 (设数据是 1 位的)。用两个信号线传输这个数据, 数据判断的逻辑是: 两个数据信号相同, 认为是正确数据; 否则认为是错误数据。系统中数据的锁存使能信号为 $\overline{CE}$ 。在时钟 CP 的上升沿和 $\overline{CE}$ 为低电平时, 将正确的 DATA 数据锁存起来; 在 $\overline{CE}$ 为高电平时, 锁存的数据不变。要求用 D 触发器和门电路实现, 给出设计过程,


画出原理图。

(10分) 请用 ROM 和适当的电路设计一个驱动 7 段数码管显示的逻辑


电路, ROM 和数码管如题六图所示, 要求: 1) 循环显示字符串: HAPPY2022;

2) 写出设计过程, 画出电路图。7 段数码管为共阴极。

运用 $2^4 \times 16$ 的 ROM




$A_3 A_2 A_1 A_0$	$A_3 A_2 A_1 A_0$	$A_3 A_2 A_1 A_0$	$A_3 A_2 A_1 A_0$
0 0 0 0	1 1 1 1	2 2 2 2	3 3 3 3
4 4 4 4	5 5 5 5	6 6 6 6	7 7 7 7
8 8 8 8	9 9 9 9	10 10 10	11 11 11
12 12 12	13 13 13	14 14 14	15 15 15



$A_3 A_2 A_1 A_0$	$A_3 A_2 A_1 A_0$	$A_3 A_2 A_1 A_0$	$A_3 A_2 A_1 A_0$
0 0 0 0	1 1 1 1	2 2 2 2	3 3 3 3
4 4 4 4	5 5 5 5	6 6 6 6	7 7 7 7
8 8 8 8	9 9 9 9	10 10 10	11 11 11
12 12 12	13 13 13	14 14 14	15 15 15

题六图 ROM 和七段式 LED 数码管

分析: 用 9 进制自循环




$$Y = m_0 + m_5$$

RA



題七圖


题八图



$$15 \times 5 \Rightarrow 55 \times 8 \frac{1}{2} = 403$$

$$H_2 \xrightarrow{\text{CLK}} 290 \rightarrow Q_3$$

000
001
010
011
100



1234 567
010 111 112 111
022 021 011 100