



Министерство науки и высшего образования Российской Федерации  
Федеральное государственное бюджетное образовательное учреждение  
высшего образования  
«Московский государственный технический университет  
имени Н.Э. Баумана  
(национальный исследовательский университет)»  
(МГТУ им. Н.Э. Баумана)

---

ФАКУЛЬТЕТ «Информатика и системы управления»

КАФЕДРА «Программное обеспечение ЭВМ и информационные технологии»

---

**РАСЧЕТНО-ПОЯСНИТЕЛЬНАЯ ЗАПИСКА**  
***К ВЫПУСКНОЙ КВАЛИФИКАЦИОННОЙ РАБОТЕ***  
***НА ТЕМУ:***

Методы трансляции машинного кода для x86-процессоров в  
код для ARM-процессоров.

Студент группы ИУ7-83Б

\_\_\_\_\_  
(Подпись, дата)

**М. Ю. Нитенко**

\_\_\_\_\_  
(И.О. Фамилия)

Руководитель ВКР

\_\_\_\_\_  
(Подпись, дата)

**А. А. Оленев**

\_\_\_\_\_  
(И.О. Фамилия)

Нормоконтролер

\_\_\_\_\_  
(Подпись, дата)

\_\_\_\_\_  
(И.О. Фамилия)

**2022 г.**

## РЕФЕРАТ

Расчетно-пояснительная записка 62 с., 11 рис., 5 табл., 20 ист., 3 прил.

Объектом исследования данной работы является динамическая трансляция. Использование трансляции по своей природе несет дополнительные издержки при выполнении программы, как в памяти, так и в скорости выполнения. Целью этой работы является исследование причин дополнительных издержек и попытка нахождения пути устранения этих издержек.

Для достижения поставленной цели необходимо решить следующие задачи:

- описать инструменты и технологии используемые для трансляции;
- проанализировать издержки трансляции;
- реализовать оптимизирующий проход над промежуточным представлением;
- встроить проход в динамический транслятор FEX;
- провести исследование результатов работы оптимизирующего прохода;
- провести исследование корректности работы оптимизирующего прохода.

Поставленная цель достигнута: в ходе дипломной работы был разработан метод оптимизации трансляции доступа к памяти. Разработанный метод повышает скорость работы транслированных приложений с доступом к памяти через регистр RBP.

### КЛЮЧЕВЫЕ СЛОВА

x86, динамическая трансляция, ARM, промежуточное представление, модели памяти

# СОДЕРЖАНИЕ

<b>ВВЕДЕНИЕ</b>	<b>10</b>
<b>1 Аналитическая часть</b>	<b>12</b>
1.1 Методы трансляции . . . . .	12
1.1.1 Интерпретация . . . . .	12
1.1.2 Рекомпиляция . . . . .	12
1.1.3 Эмуляция высокого уровня . . . . .	13
1.1.4 Сравнение методов трансляции . . . . .	13
1.2 Динамические трансляторы . . . . .	14
1.2.1 QEMU . . . . .	14
1.2.2 box64 . . . . .	14
1.2.3 FEX . . . . .	15
1.2.4 Сравнение динамических трансляторов . . . . .	17
1.3 Существующие оптимизации трансляции . . . . .	19
1.3.1 Поддержка специфичных для архитектуры библиотек . . . . .	19
1.3.2 Оптимизации кода . . . . .	21
1.3.3 Распространение констант . . . . .	21
1.3.4 Устранение мертвого кода . . . . .	21
1.3.5 Устранение загрузок контекста . . . . .	21
1.3.6 Устранение хранения . . . . .	22
1.3.7 Сжатие инструкций . . . . .	22
1.3.8 Статическое выделение регистров . . . . .	22
1.3.9 Устранение временных регистров . . . . .	23
1.3.10 Анализ живости . . . . .	23
1.3.11 Сравнение оптимизаций трансляции . . . . .	23
1.4 Использование блоков трансляции . . . . .	24
1.5 Поддержка самомодифицирующегося кода . . . . .	26
1.6 Поддержка TSO . . . . .	27
1.6.1 Регистр RBP . . . . .	30
1.7 Вывод . . . . .	32
<b>2 Конструкторская часть</b>	<b>33</b>
2.1 Архитектура программного обеспечения . . . . .	33

2.2	Используемые структуры данных . . . . .	33
2.3	Алгоритм оптимизации динамической трансляции доступа к памяти . . . . .	34
2.4	Алгоритм построения графа выполнения блоков . . . . .	35
2.5	Алгоритм расчета распространенного состояния стека . . . . .	37
2.6	Вывод . . . . .	37
<b>3</b>	<b>Технологическая часть</b>	<b>38</b>
3.1	Выбор средств разработки . . . . .	38
3.1.1	Выбор языка программирования . . . . .	38
3.1.2	Сборка программного обеспечения . . . . .	38
3.2	Требования к вычислительной системе . . . . .	39
3.3	Структура программного обеспечения . . . . .	40
3.4	Распространение программного обеспечения . . . . .	40
3.5	Дополнительные утилиты . . . . .	40
3.6	Методы оптимизирующего прохода . . . . .	42
3.7	Вывод . . . . .	43
<b>4</b>	<b>Исследовательская часть</b>	<b>44</b>
4.1	Описание используемых данных . . . . .	44
4.2	Результаты исследования . . . . .	45
4.3	Тестирование на корректность . . . . .	49
4.4	Вывод . . . . .	49
	<b>ЗАКЛЮЧЕНИЕ</b>	<b>50</b>
	<b>СПИСОК ИСПОЛЬЗОВАННЫХ ИСТОЧНИКОВ</b>	<b>52</b>
	<b>ПРИЛОЖЕНИЕ А</b>	<b>54</b>
	<b>ПРИЛОЖЕНИЕ Б</b>	<b>59</b>
	<b>ПРИЛОЖЕНИЕ В</b>	<b>61</b>

## ОПРЕДЕЛЕНИЯ, ОБОЗНАЧЕНИЯ И СОКРАЩЕНИЯ

Транслятор — программа или техническое средство, выполняющие трансляцию программы. [1]

Трансляция программы — преобразование программы, представленной на одном языке программирования, в программу на другом языке и в определенном смысле равносильную первой. [1]

Статическая трансляция (Ahead-of-time (AOT)) — трансляция проводящаяся до начала выполнения программы.

Динамическая трансляция (Just-in-time (JIT)) — трансляция выполняемая непосредственно во время выполнения программы.

Интерпретация — трансляция и выполнения каждого предложения исходного языка машинной программы перед трансляцией и исполнением следующего предложения. [2]

Блок трансляции — непрерывная последовательность инструкций программы выделенная для трансляции.

Промежуточное представление — это специальный код используемый внутри компилятора или виртуальной машины для представления исходного кода. Предназначен для дальнейшей обработки, такой как оптимизация и трансляция в машинный код.

Статическое единственное присваивание (СЕП) — промежуточное представление в котором каждой переменной значение присваивается один раз, переменные исходной программы разбиваются на версии, обычно с помощью добавления суффикса, таким образом, что каждое присваивание осуществляется уникальной версии переменной.

Эмуляция системы — это совокупность логических и технических средств и ресурсов, направленных на полную имитацию технического устройства выбранной пользователем системы для максимально точного воспроизведения всех процессов, происходящих внутри эмулируемой системы.

Эмуляция режима пользователя — режим эмуляции поддерживающий запуск пользовательских приложений, не эмулирует полноценную систему, а использует ядро запускающей системы для выполнения необходимых системных задач.

RISC — это вычислительная машина с упрощенной системой команд, которая обеспечивает увеличение скорости декодирования команд. [3]

Пролог — машинный код в начале функции (процедуры, подпрограммы), выполняющий предваряющие действия по подготовке стека потока и регистров с целью их дальнейшего использования в теле функции. [2]

Эпилог — машинный код в конце функции (процедуры, подпрограммы), восстанавливающий резервирование пространства стека до начального состояния; восстанавливающий регистры до состояния, предшествовавшего вызову функции и производящий возврат управления из функции. [2]

Модель памяти — это набор возможных перестановок памяти допустимых при выполнении программы.

## ВВЕДЕНИЕ

В 2019 году процессоры архитектуры ARM составляли 34% от рынка процессоров, при этом занимая 90% рынка мобильных процессоров [4]. С появлением процессоров M1 компании Apple большое число людей стали пользоваться компьютерами на основе архитектуры ARM в качестве персональных компьютеров, часто у пользователей появляется необходимость использовать программное обеспечение с закрытым исходным кодом, что не позволяет их перекомпилировать под необходимую архитектуру самостоятельно.

Программы собранные под архитектуру x86 не работают на таких компьютерах, необходим или статический транслятор, такой как Rosetta 2, или виртуальная машина поддерживающая необходимую архитектуру. Rosetta 2 не транслирует программы не предназначенные для macOS, для запуска программ созданных для Windows или Linux нужно использовать виртуальную машину. Еще одно ограничение статической трансляции — наличие самомодифицирующегося кода и динамических библиотек, таким образом использование только статической трансляции не запустит любую программу. [5]

Использование трансляции по своей природе несет дополнительные издержки при выполнении программы, как в памяти, так и в скорости выполнения. Цель этой работы — исследование причин дополнительных издержек и попытка нахождения пути устранения этих издержек.

Для достижения поставленной цели необходимо решить следующие задачи:

- описать инструменты и технологии используемые для трансляции;
- проанализировать издержки трансляции;
- реализовать оптимизирующий проход над промежуточным представлением;
- встроить проход в динамический транслятор FEX;
- провести исследование результатов работы оптимизирующего прохо-

да;

- провести исследование корректности работы оптимизирующего прохода.



## **1 Аналитическая часть**

В данном разделе производится анализ предметной области, приводятся методы трансляции, рассматриваются существующие оптимизации трансляции и рассматриваются существующие проблемы.

### **1.1 Методы трансляции**

Рассмотрим существующие методы трансляции, такие как интерпретация, рекомпиляция и эмуляция высокого уровня, все они имеют свои преимущества и недостатки

#### **1.1.1 Интерпретация**

Под интерпретацией понимается реализация каждой команды процессора в виде кода на языке высокого уровня. Такой подход обеспечивает высокую точность исполнения, так как обычно описывает все, даже самые малые, изменения в состоянии процессора. Из рассматриваемых методов имеет самую маленькую скорость выполнения, так как исполняющему код процессору приходится постоянно разбирать транслируемый код и выполнять его при помощи вызовов функций.

#### **1.1.2 Рекомпиляция**

Под рекомпиляцией понимается преобразование машинного кода одной архитектуры в другую. Таким образом после рекомпиляции процессор выполняет родной для себя код без необходимости вызова функций. Не все машинные инструкции имеют точные аналоги на другой архитектуре, так что необходимо хранить дополнительные данные, например ARM не рассчитывает все флаги архитектуры x86 и их необходимо сохранять отдельно. В отличие от эмуляции высокого уровня нетрудно добавлять дополнительные команды и целые функции для расчета дополнительных параметров системы, чем можно повысить точность выполнения команд. По скорости рекомпиляция быстрее интерпретации.

### 1.1.3 Эмуляция высокого уровня

Под эмуляцией высокого уровня понимается подмена каких-либо высокоуровневых функций на их эквиваленты для архитектуры хоста. Например, при эмуляции приложения использующего библиотеку `libc` можно заменить все вызовы функций этой библиотеки на вызовы функций библиотеки `libc` хоста, видимый результат функций одинаков, при этом не нужно транслировать или рекомпилировать эти функции. Так же подменяются, например, вызовы к графическому процессору на эквивалентные, в результате может содержать небольшие ошибки, которые принимаются в угоду скорости выполнения. Данный метод не подходит для эмуляции всей системы, однако может сильно повысить производительность если таких вызовов много.

### 1.1.4 Сравнение методов трансляции

Эмуляция высокого уровня сама по себе не может обеспечить эмуляцию всей системы, однако в связке с рекомпиляцией или интерпретацией повышает производительность последних. Интерпретация используется в случаях когда нужно точно исполнять команды процессора, рекомпиляция также может достигнуть такую точность, но для этого нужно проделать намного больше работы. В таблице 1 методы расположены по местам, где 1, самый точный или быстрый метод.

Таблица 1 – Сравнение скорости и точности методов трансляции.

Метод	Скорость	Точность
Интерпретация	3	1
Рекомпиляция	2	2
Эмуляция высокого уровня	1	3

Таким образом рекомпиляция достигает определенного баланса как в скорости выполнения, так и в точности и гибкости.

## 1.2 Динамические трансляторы

Как уже было упомянуто выше для запуска приложений собранных под иную платформу нужно использовать трансляцию. В данном разделе рассматриваются поддерживающие ARM динамические трансляторы QEMU, box64 и FEX. Достоинство динамических трансляторов — скорость запуска программы, так как трансляция происходит во время выполнения, нет необходимости ждать окончания рекомпиляции всей программы.

### 1.2.1 QEMU

QEMU поддерживает эмуляцию как пользовательского режима, так и эмуляцию всей системы. QEMU транслирует машинные инструкции при помощи промежуточного представления, в качестве промежуточного представления используются «TCG ops», по организации похожие на инструкции архитектур RISC, эти операции сначала оптимизируются, а затем выполняются на хосте, таким образом проще портировать TCG на различные платформы. [8]

В QEMU реализованы инструкции x86, x86-64, x87, MMX и MMXEXT.

Пример операции TCG представлен на листинге 1:

Листинг 1: Пример операции TCG

```
1 add_i32 t0, t1, t2 (t0 <- t1 + t2)
```

### 1.2.2 box64

box64 — эмулятор пользовательского режима, в отличие от QEMU box64 не может эмулировать полную систему, однако может запускать linux-приложения собранные под x86\_64. box64 проводит динамическую трансляцию без использования промежуточного представления, таким образом при динамической рекомпиляции поддерживаемые инструкции, при помощи макросов C, транслируются в инструкции ARM. box64 также включает в себя эмулятор, написан-

ный на C который работает как интерпретатор, используемый при запуске на архитектуре отличной от ARM. [6]

В box64 реализованы инструкции x86, x86-64, x87 и, частично, MMX, MMXEXT, SSE, SSE2, SSE3.

Каждый блок транслируется в 4 прохода:

- Первый проход считает все количество транслируемых x86 инструкций. Для каждой инструкции выделяется память.
- На втором проходе обрабатываются все инструкции ветвления, проверяется где находится адрес: в этом же блоке или в каком-либо другом. В случае если адрес находится в другом блоке его необходимо связать с текущим. Также рассчитываются флаги процессора, не нужные флаги предлагается не рассчитывать, так как инструкция может использовать/выставлять не все флаги.
- На третьем проходе считается количество необходимых ARM инструкций в блоке.
- На четвертом проходе генерируются необходимые инструкции.

После генерации блока он записывается в таблицу сгенерированных блоков, в которой также содержится отображение эмулированных адресов в физические. [7]

### 1.2.3 FEX

FEX, как и box64, является эмулятором пользовательского режима, в отличие от box64 FEX используется промежуточное представление вида СЕП. FEX поддерживает не оптимизированную трансляцию в x86 и оптимизированную трансляцию в ARM. В FEX реализованы инструкции x86, x86-64, x87, MMX, SSE1, SSE2, SSE3, SSSE3 и BMI.

Трансляция происходит в 4 этапа:

- Frontend: Декодирование инструкций, при декодировании также определяются границы блоков трансляции и функций.
- OpDispatcher: Перевод инструкций в промежуточное представление.

- IR/Passes: Оптимизация промежуточного представления.
- JIT: Трансляция промежуточного представления в машинные инструкции платформы хоста.

x86 инструкции декодируются в более простые для обработки, например инструкция `add` имеет большое количество кодов операции, хотя по сути меняются размеры и типы операндов, а не сама операция. Тогда операции `add`, представленные на листинге 2, попадают в одну категорию.

Листинг 2: Пример декодирования инструкций в FEX

```
1 00 C0: add al, al
2 04 01: add al, 0x1
```

Использование СЕП облегчает оптимизацию кода, например, при устранении бессмысленных присвоений, которые показаны в листинге 3:

Листинг 3: Пример лишнего присваивания

```
1 y := 1
2 y := 2
3 x := y
```

Не сложно понять, что первое присвоение переменной не нужно, однако для транслятора это далеко не так очевидно. Пример использования СЕП на листинге 4:

Листинг 4: Использование СЕП для определения бессмысленных присвоений

```
1 y1 := 1
2 y2 := 2
```

3 `x1 := y2`

СЕП решает следующие задачи:

- свёртка констант;
- удаление мёртвого кода;
- частичное устранение избыточности;
- снижение стоимости операций;
- распределение регистров.

После трансляции в IR количество инструкций больше изначального в 10-30 раз, так как, например, в соответствии с СЕП для каждого присваивания генерируются новые переменные. 32-х битные инструкции расширяются до 64 бит.

#### 1.2.4 Сравнение динамических трансляторов

Рассмотрим два аспекта динамических трансляторов, скорость и полноту трансляции.

Для замеров скорости использовался однопоточный бенчмарк nbench.




Рисунок 1 – Результаты замеров

Таким образом видно что динамический транслятор box64 достигает 44% скорости целочисленных вычислений и 56% вычислений с плавающей точкой. Используя только критерий скорости, можно сделать вывод что он является лучшим решением для динамической трансляции. Однако, по полноте трансляции он сильно проигрывает двум другим трансляторам: box64 не может транслировать все загружаемые библиотеки, то есть для корректной работы он почти обязательно будет использовать специфичные для архитектуры библиотеки, что целиком обходит проблему именно трансляции. Также, box64 не может рекомпилировать бинарные файлы созданные только на языке ассемблера, он их интерпретирует. Наконец, box64 не поддерживает многие SIMD-операции и не умеет правильно докладывать о доступных расширениях процессора через CPUID. Таким образом box64 достаточно далек от полноценного решения для трансляции.

QEMU достигает 25% скорости целочисленных вычислений и 13% вычислений с плавающей точкой. Низшая производительность по сравнению с box64 связана, в том числе, с тем что QEMU не оптимизирован по ARM, а является универсальным решением для разных платформ. Также стоит заметить что QEMU — единственный из рассмотренных трансляторов который умеет эмулировать систему.

FEX достигает 18% скорости целочисленных вычислений и 33% вычислений с плавающей точкой. FEX разработан для трансляции на архитектуру ARM, предоставляет хорошую поддержку различных операций и умеет правильно докладывать о доступных расширениях процессора через CPUID. Так как внутри используется СЕП-представление он лучше остальных трансляторов подходит для проведения оптимизаций.

Рассмотрим результаты индивидуальных тестов, представленных в таблице 2, чем больше число, тем лучше.

Судя по результатам таблицы можно заметить что минимальная производительность для FEX происходит на тесте «STRING SORT» который произво-

Таблица 2 – Таблица результатов отдельных бенчмарков, итерации в секунду.

Бенчмарк	native	box64	QEMU	FEX
NUMERIC SORT	831.84	421.07	300.83	211.29
STRING SORT	413.19	209.33	57.525	25.112
BITFIELD	258910000	216760000	92293000	56201000
FP EMULATION	370.51	111.52	102.89	41.368
FOURIER	56443	33655	1946.3	9898.4
ASSIGNMENT	22.622	12.22	7.1951	9.7578
IDEA	7196.3	2016.5	1228.8	1660.5
HUFFMAN	2396.6	859.58	625.73	566.98
LU DECOMPOSITION	1261.4	401.87	91.377	280.59

дит много работы с памятью. Для QEMU таким тестом оказался «FOURIER» — тест зависящий от производительности FPU. Для box64 — «IDEA», тест измеряющий общую производительность.

### 1.3 Существующие оптимизации трансляции

Рассматриваемые трансляторы, в основном, не позволяют отключать отдельные аспекты оптимизации, однако в FEX они реализованы как оптимизирующие проходы, так что их можно отключить и замерить влияние на скорость выполнения программ.

#### 1.3.1 Поддержка специфичных для архитектуры библиотек

Одним из важных механизмов, позволяющим добиться хорошей производительности, является использование специфичных для архитектуры библиотек, что является частным случаем эмуляции высокого уровня. Такой подход используется в box64 и FEX. Например, в box64 в графически требовательных приложениях производительность близка к 100%, однако в приложениях не использующие сторонние библиотеки (то есть полностью транслируемые) производительность около 50%.



При эмуляции Quake 3 в box64 (графического приложения с повторно вызываемыми функциями) производительность была около 85%.

Необходимые для работы приложения библиотеки либо транслируются, либо используется специфичная для архитектуры библиотека (в таком случае производительность выше). Вызовы функций перехватываются для вызова специфичных для архитектуры функций.

В ELF содержатся специальные символы называемые перемещениями, они используются при линковке для установки адреса необходимой функции. При вызове родной функции в качестве адреса выставляется адрес заранее подготовленного кода, он состоит из последовательности байт `CC 53 43` и следующими за ней двух указателей. Первый указатель рассматривается как указатель на оберточную функции, а второй как указатель на обертываемую (родную) функцию. Оберточной функции передается структура с состоянием процессора и указатель на вызываемую функцию, эта структура распаковывается и вызывается переданная функция. По завершению работы оберточная функции завершается через `ret` или `retl`.

Поиск необходимой функции осуществляется при помощи файлов находящихся в `src/wrapped`, их необходимо определять в ручную, так как названия функций не сохраняются после компиляции программы. Сигнатура функции состоит из символов, определяющих тип возвращаемого значения и типов аргументов, разделенных буквой `F`. Пример сигнатуры показан на рисунке 6.

**G0(memcpy, pFppL)** `void* memcpy( void *dest, const void *src, size_t count );`




Рисунок 2 – Пример сигнатуры функции `memcpy`

После определения функция заносится в таблицу функций библиотеки, а затем находится при помощи разных методов. [14]

В FEX так же существует поддержка специфичных для архитектуры библиотек, но, например, используется другая последовательность байт — `0F 36`,

реализация похожа на реализацию в box64.

### 1.3.2 Оптимизации кода

В FEX и QEMU реализованы некоторые оптимизации, свойственные оптимизирующим компиляторам, критерием выбора оптимизаций является скорость работы (так как трансляция динамическая) и эффективность.

box64 является меньшим проектом, поэтому в нем реализовано меньше оптимизаций кода.

### 1.3.3 Распространение констант

При этом проходе заменяется выражение, которое при выполнении всегда возвращает одну и ту же константу, самой этой константой. Это значение прописывается в инструкцию.

В FEX с такой оптимизацией скорость выполнения увеличивается на 7.5%.

### 1.3.4 Устранение мертвого кода

Устраняется «бессмысленный», не вызываемый код. Например, на листинге 5 представлена бессмысленная операция:

Листинг 5: Пример бессмысленной инструкции

```
1 and_i32 t0, t0, $0xffffffff
```

При выполнении побитовой операции И, в которой один из аргументов равен максимально возможному для регистра числу, второй аргумент не изменит значение.

В FEX так же устраняются бессмысленные и ненужные операции, с такой оптимизацией скорость выполнения увеличивается на 36%.

### 1.3.5 Устранение загрузок контекста

В FEX устраняются бесполезные загрузки контекста, например, если идет сохранение контекста, а затем сразу же его загрузка, такая загрузка выполняться не будет, с такой оптимизацией скорость выполнения увеличивается на 65%.

### 1.3.6 Устранение хранения

В QEMU удаляются неиспользуемые перемещения данных, например, в листинге 6 представлен пример не оптимизированного хранения:

Листинг 6: Пример не оптимизированных TCG инструкций

```
1  add_i32 t0, t1, t2
2  add_i32 t0, t0, $1
3  mov_i32 t0, $1
```

После оптимизации выполнится только последняя инструкция.

В FEX устраняются бесполезные хранения, не высчитываются неиспользуемые флаги (например, те что будут перезаписаны следующей инструкцией: при операции умножения или деления используют несколько регистров и один из этих регистров будет перезаписан следующей инструкцией), если после ветвления в любом случае перезаписывается какое-либо значение — его можно не хранить.

В FEX с такой оптимизацией скорость выполнения увеличивается на 50%.

### 1.3.7 Сжатие инструкций

Многие x86 инструкции читают или записывают регистры подряд, можно объединять их в пары (и использовать `ld2` или `st1` и подобные).

Некоторые MMX операции (то есть с операндами в 64 бита) можно объединить в операции с операндами в 128 бит которые смогут использовать целый SIMD-регистр архитектуры ARM.

### 1.3.8 Статическое выделение регистров

На ARM больше регистров общего назначения чем на x86, таким образом можно установить статическое соотношение между регистрами. Такая оптимизация приводит к тому что нет необходимости сохранять значение регистров в

память во время выполнения транслированного кода, что увеличивает скорость выполнения и упрощает трансляцию.

### **1.3.9 Устранение временных регистров**

В FEX, если транслируется блок, который включает в себя весь код функции, и известен используемый двоичный интерфейс, есть возможность исключить временные регистры при сохранении контекста. Также при трансляции целой функции можно убрать загрузки и сохранения в контекст посреди функции и выполнять одно сохранение в конце функции и загрузку в начале.

### **1.3.10 Анализ живости**

В QEMU каждый регистр проверяется на используемость в определенном блоке трансляции. Если регистр не используется в блоке трансляции связанные с ним операции оптимизируются, так как значения этих регистров (и связанное с ними состояние процессора) за блок не могут измениться. Если состояние виртуального процессора меняется, такой блок не будет выполняться пока состояние процессора не будет соответствовать необходимому для блока (например, другой уровень привилегий). То есть если на x86 регистры SS, DS и SS содержат в себе 0, транслятор не будет генерировать для них смещение.

### **1.3.11 Сравнение оптимизаций трансляции**

В таблице 3 перечислены выделенные методы трансляции.

Таблица 3 – Таблица методов оптимизации трансляции.

Методы оптимизации трансляции	QEMU	box64	FEX
Промежуточное представление	+	-	+
Блоки трансляции	+	+	+
Связывание блоков трансляции	+	+	+
Поддержка специфичных для архитектуры библиотек	-	+	+
Распространение констант	+	-	+
Устранение мертвого кода	+	-	+
Устранение загрузок контекста	-	-	+
Устранение хранения	+	-	+
Сжатие инструкций	+	-	+
Устранение временных регистров	-	-	+
Анализ живости	+	-	+

#### 1.4 Использование блоков трансляции

Блоки трансляции используются в каждом из рассматриваемых трансляторов. Использование блоков позволяет рекомпилировать большие куски кода независимо друг от друга.

В QEMU как блок трансляции выделяется часть кода до момента изменения состояния процессора которое нельзя выяснить на этапе трансляции, например, некоторое ветвление. [9]

В box64, так же как и в QEMU, код разбивается на блоки трансляции, блок заканчивается когда после нее нет других инструкций, например `jump`, `call` или `ret`, и когда на последнюю инструкцию не ссылается ветвление из этого блока. Исключением являются многобайтовые NOP инструкции, которые обрабатываются отдельно, а прочтение неизвестной инструкции останавливает выполнение блока. [6]

В FEX Frontend.cpp разбивает код на блоки трансляции. Блок так же заканчивается при изменении порядка выполнения, однако рассматривается ситуация когда блоки трансляции находятся в одном месте. Некоторые трансляторы заканчивают трансляцию при изменении порядка выполнения, хотя в скомпилированном коде часто встречаются конструкции похожие на листинг 7:

Листинг 7: Пример кода, сгенерированного компилятором

```
1      test eax, eax
2      jne .Continue
3      ret          <--- Можно продолжать трансляцию после
4      безусловного окончания функции
5      .Continue:
```

Если можно определить адрес условного перехода, то есть возможность продолжить трансляцию. [10]

Одной из важных оптимизаций является связывание различных блоков трансляции. Если не связывать блоки необходимо выходить из цикла выполнения кода, проходить эпилог процедуры и затем искать следующий, необходимый блок.

Например, после выполнения одного блока трансляции QEMU ищет следующий блок, для этого используется PC (эмулируемый program counter) и другая информация о статусе процессора (например регистр CS). Сначала блок ищется в кэше трансляции, если он там не найден он достается из хэш-таблицы и добавляется в кэш. Для поиска нужно выйти из цикла выполнения блока, пройти через эпилог процедуры, найти следующий блок, запустить его, пройдя через пролог процедуры. В качестве оптимизации предлагается связывать несколько блоков трансляции напрямую.

Для этого в конце блока вызывается `tcg_gen_lookup_and_goto_ptr()`, он в свою очередь вызывает `helper_lookup_tb_ptr` который ищет нужный блок и ге-

нерирует инструкцию `goto_ptr`, которая либо продолжит управление в нужном блоке, либо вернется в основной цикл трансляции. Похожая оптимизация используется при ветвлении, если ветвление происходит напрямую, в пределах одной страницы QEMU выполняет поиск блока трансляции на который будет произведено ветвление, а затем сохраняет его адрес в транслированном коде, использование данного метода повышает скорость выполнения на 15%. Таким образом при следующем выполнении этого блока нет необходимости в поиске следующего блока. [9]

В `box64` и `FEX` применяется похожая идея, таким образом сильно снижается время поиска следующего блока при безусловном ветвлении, например в `FEX` при выполнении 500 миллионов ветвлений поиск блока выполнялся 100 миллионов раз. [11]

### **1.5 Поддержка самомодифицирующегося кода**

Самомодифицирующийся код на `x86` представляет особую проблему, так как нет механизма оповещения об изменении кода, в отличие, например, от `ARM`.

При запуске в режиме пользователя QEMU помечает все страницы с транслированным кодом как защищенные от записи, при попытке записи в них поднимается сигнал `SEGV`, допускается запись, транслированная страница и связанные с ней блоки помечаются как не валидные. При запуске эмуляции системы программный MMU выполняет защиту от записи и инвалидацию страниц. [9]

В `box64` используется похожий механизм, все транслированные страницы помечаются защищенными на запись, при попытке записи страница в которую произведена запись и все последующие помечаются как "грязные". Однако, они не обязательно являются невалидными, при попытке выполнения кода с такой страницы считается CRC32, полученный результат сравнивается с контрольной суммой посчитанной при создании блока, если суммы совпадают блок объявляется валидным и опять защищается от записи, иначе генерируется

новый блок. [6]

В FEX не реализована полноценная поддержка самомодифицирующегося кода, по мнению разработчиков подход QEMU и box64 является единственным приемлемым по скорости и планируется использовать его. [12]

## 1.6 Поддержка TSO

TSO — total store order — таким термином называется организация доступа к памяти в x86.

При трансляции между двоичного кода между платформами следует также учитывать различные модели доступа к памяти, их делят на две группы: слабую и сильную. К слабой модели относятся архитектуры ARM, PowerPC, RISC-V и т.д; к сильной относятся x86/64, специальные режимы работы процессоров архитектуры SPARC и RISC-V и другие. В таблице 4 представлены оптимизаций доступа к памяти на стадии выполнения.

Таблица 4 – Таблица переупорядочиваний обращений к памяти [13]

	ARMv7-A/R	RISC-V (WMO)	RISC-V (TSO)	x86
Чтение может быть переставлено после чтения	Да	Да	-	-
Чтение может быть переставлено после записи	Да	Да	-	-
Запись может быть переставлена после записи	Да	Да	-	-
Запись может быть переставлена после чтения	Да	Да	Да	Да
Атомарные операции могут быть переставлены с чтением	Да	Да	-	-
Атомарные операции могут быть переставлены с записью	Да	Да	-	-



Как видно из таблицы, слабые модели памяти включают в себя большее количество перестановок операций. Таким образом дословная трансляция машинных операций многопоточного приложения с большой вероятностью приведёт к некорректным результатам.

Простейшее решением этой проблемы — использование инструкций с барьером. Такие инструкции устанавливают строгую последовательность между обращениями к памяти до и после барьера. Это означает, что все обращения к памяти перед барьером выполнятся до первого обращения к памяти после барьера, если все инструкции доступа к памяти будут выполнятся как инструкции с барьером, невозможна будет ситуация с перестановкой данных.

Использование инструкций с барьером оказывает сильное влияние на производительность ядер с развитой системой внеочередного исполнения, рассмотрим пример программы на ассемблере ARM:

Листинг 8: Простая программа

```
1  .globl _start
2  _start:
3      mov     x0, 58368
4      movk    x0, 0x540b, lsl 16
5      movk    x0, 0x2, lsl 32
6  loop:
7      mov     x21, #0xfffffffffffffec
8      add     x21, sp, x21
9      str     w20, [x21]
10
11     sub     x0, x0, #1
12     cmp     x0, 0
13     bne     loop
14
15     mov     x0, #0
16     mov     w8, #93
```

Эта программа 10000000000 раз производит сохранение регистра w20 в область памяти стека. Таким образом на время выполнения программы в сильнее всего влияет операция `str w20, [x21]`. Проведём замеры выполнения программы с операцией `str w20, [x21]` и с операцией `stlr w20, [x21]` — доступом к памяти с барьером. Результаты замеров времени выполнения программы представлены на рисунке 10.




Рисунок 3 – Замеры времени выполнения программы

На рисунке видно что ядро Cortex-A53 не сильно пострадало из-за замены операции чтения на операцию чтения с барьером, это связано с тем что его выпустили в 2012 году без полноценного внеочередного исполнения, только реализовав возможность одновременного исполнения некоторых команд. Так же видно что барьерный доступ к памяти для процессоров Cortex-A72 и Exynos M2 является затратной операцией, время выполнения программы вырастает в 10 и в 5 раз соответственной. Для процессора Apple M1 время выполнения этой программы не изменилось, однако барьерный доступ к памяти в нем также связан

с потерями в производительности. Отношение времени выполнения барьерных инструкций к обычным как правило падает в новых ядрах.

Несмотря на большую потерю в производительности FEX обрабатывает любой доступ к памяти, кроме доступа к памяти через регистр стека, как доступ к памяти с барьером, это простое, но не производительное решение.

В FEX есть возможность отключить все барьерные инструкции. Их отключение приводит к большому приросту в производительности. На рисунке 4 представлены замеры с барьерным доступом к памяти и совсем без него.




Рисунок 4 – Результаты замеров для Cortex A72

Инженеры компании Apple столкнулись с такой же проблемой и решили ее при помощи специального режима работы своего процессора. Этот режим работы не описан в спецификации ARM, в нем процессор придерживается строгой модели памяти, однако этот режим невозможно включить со стороны пользователя без расширений ядра, которые Apple не рекомендует использовать.

### 1.6.1 Регистр RBP

В скомпилированном под x86 с -O0 флагом кода часто для доступа к данным на стеке используется регистр RBP. По изначальной задумке этот регистр

предназначен для работы со стеком, однако современные оптимизирующие компиляторы используют его как дополнительный регистр общего назначения. Рассмотрим программу на языке C:

Листинг 9: Цикл на C

```
1  int main() {
2      const unsigned long upto = 100000000000;
3      int j = 2;
4      for (unsigned long i = 1; i < upto; i++) {
5          j *= i;
6      }
7
8      return j;
9  }
```

Скомпилированный компилятором gcc без оптимизаций код:

Листинг 10: Фрагмент скомпилированного кода

```
1  main:
2  endbr64
3  pushq    %rbp
4  movq     %rsp, %rbp
5  movabsq  $100000000000, %rax
6  movq     %rax, -8(%rbp)
7  movl     $2, -20(%rbp)
8  movq     $1, -16(%rbp)
```

Как видно из скомпилированного фрагмента, доступ к стеку производится через RBP, такая организация доступа к памяти используется и далее по коду программы. Несмотря на то что доступ производится к памяти стека FEX

не считает такой доступ TSO-безопасным и транслирует его в инструкции доступа к памяти с барьером. Однако нельзя просто считать любой доступ через RBP безопасным, так как он часто используется как регистр общего назначения и трансляция доступа к памяти через него без барьеров может привести к ошибкам.

### **1.7 Вывод**

В этом разделе рассмотрены некоторые методы трансляции применяемые в среде открытого программного обеспечения. Из методов трансляции была выбрана рекомпиляция использующая промежуточное представление вида СЕП, такой подход реализован в FEX, однако он достигает только 18% скорости целочисленных вычислений и 33% вычислений с плавающей точкой, крупные потери в скорости связаны с организацией доступа к памяти, а именно с использованием барьерного доступа к памяти для всех регистров кроме RSP.

По результатам тестов было выяснено что использование барьерных инструкций доступа к памяти сильно замедляет выполнение транслированных программ, таким образом устранение излишних барьеров может привести к большому приросту производительности.

## 2 Конструкторская часть

В данном разделе описываются используемые структуры данных, проводится подробное описание алгоритма оптимизации динамической трансляции доступа к памяти и сопутствующих ему алгоритмов. Проводится проектирование программной реализации алгоритма оптимизации динамической трансляции доступа к памяти.

Алгоритм рассчитан на организацию кода в блоки из которых одна точка выхода в конце блока и одна точка входа — в начале блока.

### 2.1 Архитектура программного обеспечения

На высоком уровне трансляция в FEX проводится в 4 этапа. На рисунке 5 представлена диаграмма трансляции.




Рисунок 5 – Процесс трансляции программы в FEX

Разработанный алгоритм — это оптимизирующий проход, он вызывается во время запуска оптимизирующих проходов и работает с промежуточным представлением.

### 2.2 Используемые структуры данных

*BlockInfo* — структура хранящая информацию об отдельном блоке транслированного кода. Включает в себя:

- *State* — рассчитанное состояние блока, свидетельствует о состоянии регистра RBP, либо регистр не менялся, либо в нем адрес связанный со стеком, либо в нем адрес не связанный со стеком. Может принимать значения: ON\_STACK, NOT\_STACK, NOT\_CHANGED.
- *StackNodes* — множество операций загружающих стековое значение;
- *UnStackNodes* — множество операций загружающих не стековое значение;

— *Predecessors* — множество блоков трансляции предшествующих этому;

— *Visited* — флаг, показывает обработан ли блок.

Из *BlockInfo* создается словарь содержащий информацию по всем блокам трансляции которые были поданы в функцию.

*OrderedNode* — класс описывающий индивидуальную инструкцию, является членом двухсвязного списка:

— *Header* — заголовок содержащий информацию об инструкции, ее операндах и прочее. Так же включает в себя указатели на предыдущую и последующую *OrderedNode*.

— *NumUses* — счетчик использования инструкции.;

Блок трансляции — это множество последовательных *OrderedNode* оканчивающихся потерей управления.

### **2.3 Алгоритм оптимизации динамической трансляции доступа к памяти**

**Входные данные:** Множество блоков транслированного кода *IRBlocks*.

**Выходные данные:** Множество блоков транслированного кода *IRBlocks* с оптимизированным доступом к памяти.

---

## Алгоритм 1 Алгоритм оптимизации динамической трансляции доступа к памяти

---

```
1:  $in \leftarrow$  множество блоков транслированного кода  $IRBlocks$ 
2:  $out \leftarrow$  множество блоков транслированного кода с оптимизированным доступом к памяти  $IRBlocks$ 
3:  $ControlFlow \leftarrow$  построить граф потока выполнения блоков
4: for  $i$  in  $in$  do
5:    $StackStatus \leftarrow NOT\_CHANGED$   $\triangleright$  может принимать значения  $NOT\_CHANGED$ ,  $ON\_STACK$  и  $NOT\_STACK$ 
6:   for  $j$  in предшественники  $i$  do
7:      $PredecessorState \leftarrow$  рассчитать состояние блока с учетом предшественников
8:     if  $PredecessorState = ON\_STACK$  then
9:        $StackStatus \leftarrow PredecessorState$ 
10:    end if
11:    if  $PredecessorState \neq NOT\_STACK$  then
12:       $StackStatus \leftarrow PredecessorState$ 
13:      break
14:    end if
15:  end for
16:  for  $CodeNode$  in строки кода  $i$  do
17:    if  $CodeNode =$  инструкция загрузки адреса стека в RBP then
18:       $StackStatus \leftarrow ON\_STACK$ 
19:    end if
20:    if  $CodeNode =$  инструкция загрузки любого значения, кроме стека в RBP then
21:       $StackStatus \leftarrow NOT\_STACK$ 
22:    end if
23:    if  $StackStatus == ON\_STACK$  and  $CodeNode =$  инструкция записи или чтения по адресу регистра RBP then
24:       $out \leftarrow$  заменить барьерную инструкцию на обычную
25:    end if
26:  end for
27: end for
```

---

### 2.4 Алгоритм построения графа выполнения блоков

**Входные данные:** Множество блоков транслированного кода  $IRBlocks$ .



**Выходные данные:** Ориентированный граф потока выполнения блоков *Predecessors*.

---

**Алгоритм 2** Алгоритм построения графа выполнения блоков

---

```
1: in  $\leftarrow$  множество блоков транслированного кода
2: Predecessors  $\leftarrow$  ориентированный граф потока выполнения блоков
3: State  $\leftarrow$  множество состояний блоков
4: StackNodes  $\leftarrow$  множество строк изменяющих содержимое регистра RBP на значение связанное с RSP
5: UnStackNodes  $\leftarrow$  множество строк изменяющих содержимое регистра RBP на значение не связанное с RSP
6: for i in in do
7:   for j in строки i do
8:     if j — условный переход then
9:       Predecessors  $\leftarrow$  i — предшественник блоков куда передается управление
10:    end if
11:    if j — безусловный переход then
12:      Predecessors  $\leftarrow$  i — предшественник правдивого блока куда передается управление
13:      Predecessors  $\leftarrow$  i — предшественник ложного блока куда передается управление
14:    end if
15:    if j — запись регистра RBP then
16:      if записывается связанное с RSP значение then
17:        State  $\leftarrow$  в блоке стековое значение
18:        StackNodes  $\leftarrow$  строка записи стекового значения
19:      else
20:        State  $\leftarrow$  в блоке не стековое значение
21:        UnStackNodes  $\leftarrow$  строка записи не стекового значения
22:      end if
23:    end if
24:  end for
25: end for
```

---

## 2.5 Алгоритм расчета распространенного состояния стека

Этот алгоритм используется для определения состояния регистра в последующих блоках. Если в блоке 1 была произведена загрузка стекового значения в регистр RBP, а в блоке 2, для которого предок только блок 1, этот регистр не меняется, то для всех потомков блока 2 следует считать что регистр содержит стековое значение.

**Входные данные:** Блоков транслированного кода *IRBlocks*, ориентированный граф потока выполнения блоков *ControlFlow*.

**Выходные данные:** Состояние блока с учетом предшественников.

---

### Алгоритм 3 Алгоритм расчета распространенного состояния стека

---

```
1: TargetBlock ← блок для которого рассчитывается состояние стека
2: ControlFlow ← граф потока выполнения блоков
3: ResultingState ← состояния стека для блока с учетом предыдущих
4: out ← ON_STACK
5: for i in предшественники TargetBlock do
6:   PredecessorState ← рассчитать распространенное состояние стека для i
7:   if PredecessorState = NOT_CHANGED then
8:     ResultingState ← NOT_CHANGED
9:   end if
10:  if PredecessorState = NOT_STACK then
11:    ResultingState ← NOT_STACK
12:    break
13:  end if
14: end for
```

---

## 2.6 Вывод

Были описаны используемые структуры данных, дано описание используемых алгоритмов. Был спроектирован алгоритм оптимизации динамической трансляции доступа к памяти и сопутствующие ему алгоритмы.

### 3 Технологическая часть

В данном разделе описываются средства разработки программного обеспечения, требования к вычислительной системе. Приводится структура разработанного приложения.

#### 3.1 Выбор средств разработки

Из рассмотренных в аналитическом разделе трансляторов FEX лучше прочих подходит для реализации алгоритма, так как в нем присутствует СЕП.

##### 3.1.1 Выбор языка программирования

Динамический транслятор FEX написан на языке C++, в нем используются разные библиотеки, например ядро транслятора FEXCore это библиотека реализующая непосредственно динамическую трансляцию. FEXCore также написан на C++ и не предусматривает расширений с помощью внешних модулей, поэтому для того чтобы ее модифицировать надо писать код на C++.

##### 3.1.2 Сборка программного обеспечения

Для конфигурации проекта используется CMake. [15] Для компиляции реализации алгоритма необходимо добавить имя файла в соответствующий CMakeLists.txt.

Для сборки всего проекта используется ninja. [16] На листинге 15 указана конфигурация сборки проекта.

Листинг 11: Конфигурация сборки проекта

```
1 CC=clang CXX=clang++ cmake -DCMAKE_INSTALL_PREFIX=/usr \  
2 -DCMAKE_BUILD_TYPE=Release -DENABLE_LTO=True \  
3 -DBUILD_TESTS=False -DCMAKE_CXX_COMPILER_LAUNCHER=ccache \  
4 -DENABLE_CLANG_FORMAT=False -G Ninja ..
```

Оптимизирующий проход создан на основе версии 2204, коммит 37f1e55ed5dc7a35ba9bf875e250de0b75581a22.




Рисунок 6 – Диаграмма зависимостей userspace эмулятора FEXLoader

Вносимые в проект изменения относятся к FEXCore\_Base.

### 3.2 Требования к вычислительной системе

Для запуска программного обеспечения требуется исходный код динамического транслятора FEX. Так как алгоритм реализует оптимизацию доступа к памяти с сохранением корректного выполнения многопоточных приложений для прироста в скорости требуется процессор с поддерживаемой архитектурой со слабым доступом к памяти и несколькими ядрами, то есть оптимизирующий проход будет приводить к росту производительности не только на ARM, но и, например, RISC-V.

Для разработки и сборки проекта использовался ноутбук на основе процессора RK3399, архитектуры ARM. Несмотря на это разработка не привязана к конкретной архитектуре, теоретически разработку можно вести на любой архитектуре имеющий набор инструментов для кросс-компиляции под архитектуру ARM.

### 3.3 Структура программного обеспечения

Разработанное ПО реализовано как оптимизирующий проход над промежуточным представлением.

При инициализации транслятора вызывается функция `AddDefaultPasses`, внутри которой вызываются функции `InsertPass` регистрирующие оптимизирующие проходы в определенном порядке. Функция `InsertPass` принимает на вход `std::unique_ptr<Pass>` — указатель на экземпляр класса прохода. У класса обязательно должен быть метод `Run` принимающий на вход `IREmitter` и возвращающий `bool` — был ли изменен код во время прохода.

Разработанный проход зависит от `StaticRegisterAllocationPass`, во время этого прохода статически выделяются регистры, на основе этих регистров и идет оптимизация доступа памяти.

Отключить все оптимизирующие проходы можно с помощью аргумента `-O` или `-o0`.

### 3.4 Распространение программного обеспечения

Программное обеспечение распространяется в виде патча сформированного командой `git format-patch`. Для применения патча к проекту можно, например, использовать `git am`.

### 3.5 Дополнительные утилиты

Для анализа генерируемого кода нужно анализировать скомпилированный код, такой возможности у FEX нет, поэтому была проведена модификация функции `Context::CompileBlock` которая компилирует и запускает блок. Перед запуском вся область запускаемой памяти сохраняется в бинарный файл.

## Листинг 12: Сохранение скомпилированного блока

```
1  --- a/External/FEXCore/Source/Interface/Core/Core.cpp
2  +++ b/External/FEXCore/Source/Interface/Core/Core.cpp
3  @@ -1001,6 +1001,15 @@ namespace FEXCore::Context {
4  }
5  }
6
7  +
8  +  FILE *fp;
9  +
10 +  std::string filename = "Core_Block_other_" + \
11 +    std::to_string((uint64_t)CodePtr) + ".cdmp";
12 +  fp = fopen(filename.c_str(), "wb");
13 +  fwrite((void*)CodePtr, DebugData->HostCodeSize, 1, fp);
14 +  fclose(fp);
15 +  printf("block dumped %s\n", filename.c_str());
16 +
17 +  if (IRCaptureCache.PostCompileCode(
18 +    Thread,
19 +    CodePtr,
20 +    --
21 +    2.36.0
22
```

Обработка сохраненной памяти затем выполнялась при помощи `objdump` [17] — в итоге получался код на ассемблере.

После анализа скомпилированного кода были сделаны выводы по основным факторам замедляющим выполнение скомпилированного кода, таких как барьерный доступ к памяти.

### 3.6 Методы оптимизирующего прохода

Всего реализовано 4 метода класса: Run, CalculateControlFlowInfo, CalculateComplexState и HitsRegister.

Таблица 5 – Методы оптимизирующего прохода.

Метод	Параметры	Описание
Run	IREmitter* IREmit	Убирает барьерный доступ к памяти стека
CalculateControlFlowInfo	IREmitter* IREmit	Строит граф потока выполнения блоков
CalculateComplexState	OrderedNode* TargetNode, IRListView& CurrentIR	Рассчитывает состояние регистра в блоке с учетом предшественников
HitsRegister	int Register, IREmitter* IREmit, IROp_Header* Op	Проверяет, связано ли значение в IROp_Header с адресом стека

На листингах 13-14 представлены реализации описанных в конструкторской части структур данных.

Листинг 13: Структуры данных использующиеся в оптимизирующем проходе

```
1  enum RBP_STATE {
2      NOT_CHANGED = (0b000 << 0),
3      STACK = (0b001 << 0),
4      NOT_STACK = (0b010 << 0),
5  };
6
7  struct BlockInfo {
```

```

8      int State = NOT_CHANGED;
9      std::set<OrderedNode*> StackNodes;
10     std::set<OrderedNode*> UnStackNodes;
11     std::vector<OrderedNode*> Predecessors;
12     bool Visited = false;
13 };
14
15     std::unordered_map<NodeID, BlockInfo> OffsetToBlockMap;

```

### Листинг 14: Реализация OrderedNode в FEX

```

1     struct OrderedNodeHeader {
2         OpNodeWrapper Value;
3         OrderedNodeWrapper Next;
4         OrderedNodeWrapper Previous;
5     };
6
7     class OrderedNode final {
8         friend class NodeWrapperIterator;
9         friend class OrderedList;
10    public:
11        OrderedNodeHeader Header;
12        uint32_t NumUses;
13
14        ...
15
16    };

```

## 3.7 Вывод

В данном разделе были описаны средства разработки программного обеспечения, требования к вычислительной системе. Была дана структура разработанного приложения.



## 4 Исследовательская часть

В рамках дипломной работы было проведено исследование изменения результатов бенчмарка nbench [18] с разработанным проходом. Результаты исследования представлены в этом разделе.

### 4.1 Описание используемых данных

Для проведения исследования используется бенчмарк nbench скомпилированный при помощи gcc в два разных бинарных файла: с флагом -O0 и с флагом -O3.

В бенчмарке nbench реализовано 9 тестов:

- Numeric sort — сортировка массива 32-х битных чисел. Оценивается производительность работы с целыми числами.
- String sort — сортировка массива символов. Проверяется скорость работы с памятью.
- Bitfield — выполняет различные битовые операции. Например: очистить или выставить n бит, инвертировать число. Оценивается скорость выполнения таких операций.
- Emulated floating-point — небольшой эмулятор для работы с числами с плавающей запятой. Хорошо оценивает общую производительность.
- Fourier coefficients — рассчитывает коэффициенты Фурье. Оценивает производительность FPU, при этом память использует не активно.
- Assignment algorithm — решение задачи о назначениях. Работает с массивом, на результат влияет скорость последовательного доступа к памяти.
- Huffman compression — алгоритм Хаффмана. Операции с байтами, битами и с целыми числами. Считается хорошей оценкой общей производительности.
- IDEA encryption — алгоритм шифрования. Оценивает скорость исполнения кода.

— LU Decomposition — алгоритм решения линейных уравнений. Работает с числами с плавающей запятой, использует только фундаментальные операции (+, -, \*, /).

В итоге получаются INTEGER INDEX и FLOATING-POINT INDEX — комбинированный результат бенчмарков.

Каждый бенчмарк запускается 5 раз, затем рассчитывается среднее квадратическое отклонение и доверительный интервал с уровнем доверия 0.95. Если длина полуинтервала меньше 1% от абсолютного значения среднего, то замер времени считается успешным, иначе проводятся дополнительные замеры.

Динамический транслятор FEX запускается на SOC Rockchip RK3399, Exynos 8895 и Apple M1. Система работающая на RK3399 работает под управлением Linux; Exynos — Android, сам запуск производится через chroot в окружение Debian; Apple M1 — виртуальная машина с Ubuntu.

Из-за того что SOC RK3399 и Exynos 8895 используют архитектуру big.LITTLE у них одинаковые «малые» ядра — Cortex A53. Больших различий между этими ядрами нет, поэтому в тестах использовались результаты работы этого ядра на RK3399. Раздельно представлены результаты бенчмарков для их «больших» ядер — Cortex A72 для RK3399 и Mongoose M2 для Exynos 8895.

Замеры времени выполнения проводились на версии FEX-2204.

## **4.2 Результаты исследования**

На рисунках 7-11 представлены результаты замеров скорости выполнения nbench с использованием алгоритма и без.




Рисунок 7 – nbench O0




Рисунок 8 – nbench FOURIER O0




Рисунок 9 – nbench IDEA O0




Рисунок 10 – nbench HUFFMAN O0




Рисунок 11 – nbench O3

Таким образом по результатам замеров видно что проход работает только на не оптимизированном бенчмарке (собранном с флагом -O0), также стоит заметить что для Apple M1 рост в производительности на выделенных бенчмарках меньше.

На O3 рост производительности незначителен, это связано с тем что регистр RBP, при оптимизации, используется в качестве регистра общего назначения.

Рост в производительности составил:

- Cortex A53 — производительность в среднем выше в 0.42 процента, для FOURIER — прирост 1 процент, IDEA — 2.7 процента, HUFFMAN — меньше процента;
- Cortex A72 — производительность в среднем выше в 1.77 процента, для FOURIER — прирост 7.5 процента, IDEA — 12.2 процента, HUFFMAN — 4.2 процента;
- Mongoose M2 — производительность в среднем выше в 1.29 процента, для FOURIER — прирост 4.4 процента, IDEA — 6.8 процента, HUFFMAN — 5.3 процента;
- M1 Firestorm — производительность в среднем выше в 1.76 процента,

для FOURIER — прирост 4.5 процента, IDEA — меньше процента, HUFFMAN — 5.7 процента;

У Cortex A53, как было выяснено в аналитическом разделе, разница в скорости выполнения программ с барьерным доступом к памяти и без него мала, поэтому для этого ядра результаты меньше.

### **4.3 Тестирование на корректность**

Главной причиной разработки алгоритма по оптимизации доступа к памяти являлась слабая модель архитектуры ARM, что при трансляции многопоточных приложений приводило к ошибкам.

Для проверки корректной работы прохода использовался `tst-cond16.c` — тест библиотеки `glibc`. [19] Этот тест создает 8 потоков которые проводят операции с мьютексами. Стандартная версия транслятора и версия с оптимизирующим проходом этот тест проходит, без барьерных инструкций и с безусловной заменой барьерных операций связанных с регистром RBP тест не проходит.

### **4.4 Вывод**

В результате исследования было установлено, что проход увеличивает производительность отдельных бенчмарков и в целом повышает скорость выполнения транслированного кода, но только если исходный код был собран без оптимизаций.

Также было частично доказано что барьерные инструкции доступа к памяти сильнее влияют на ранее выпущенные ядра ARM.

## ЗАКЛЮЧЕНИЕ

В рамках этой работы:

- описаны инструменты и технологии используемые для трансляции;
- проанализированы издержки трансляции;
- был реализован оптимизирующий доступ к памяти проход над промежуточным представлением;
- проход был встроен в динамический транслятор FEX;
- проведено исследование результатов работы оптимизирующего прохода;
- проведено исследование корректность работы оптимизирующего прохода.

Таким образом цель работы — нахождение и устранение некоторых издержек трансляции была достигнута.

В результате рост производительности бенчмарка `nbench` для различных ядер составил:

- Cortex A53 — производительность в среднем выше в 0.42 процента, для `FOURIER` — прирост 1 процент, `IDEA` — 2.7 процента, `HUFFMAN` — меньше процента;
- Cortex A72 — производительность в среднем выше в 1.77 процента, для `FOURIER` — прирост 7.5 процента, `IDEA` — 12.2 процента, `HUFFMAN` — 4.2 процента;
- Mongoose M2 — производительность в среднем выше в 1.29 процента, для `FOURIER` — прирост 4.4 процента, `IDEA` — 6.8 процента, `HUFFMAN` — 5.3 процента;
- M1 Firestorm — производительность в среднем выше в 1.76 процента, для `FOURIER` — прирост 4.5 процента, `IDEA` — меньше процента, `HUFFMAN` — 5.7 процента;

В качестве дальнейшего развития могут быть предложены следующие на-

правления:

- проверка состояния прочих регистров, кроме RBP;
- интеграция в другие динамические трансляторы.



## СПИСОК ИСПОЛЬЗОВАННЫХ ИСТОЧНИКОВ

1. ГОСТ 19781-83. Вычислительная техника. Терминология: Справочное пособие. Выпуск 1 / Рецензент канд. техн. наук Ю. П. Селиванов. Москва: Издательство стандартов, 1989. – 168 с.
2. Першиков В. И. Толковый словарь по информатике / В. И. Першиков, В. М. Савинков – Москва: Финансы и статистика, 1991. – 543 с.
3. Толковый словарь по вычислительным системам / Под ред. В. Иллиnguорта и др.: Пер. с англ. А. К. Белоцкого и др.; Под ред. Е. К. Масловского. – Москва: Машиностроение, 1990. – 560 с.
4. Arm Limited Roadshow Slides Q1 2020 [Электронный ресурс]. – Режим доступа: [https://group.softbank/system/files/pdf/ir/presentations/2020/arm-roadshow-slides\\_q1fy2020\\_01\\_en.pdf](https://group.softbank/system/files/pdf/ir/presentations/2020/arm-roadshow-slides_q1fy2020_01_en.pdf), свободный – (24.11.2021)
5. Probst, Mark. Fast Machine-Adaptable Dynamic Binary Translation. 2001.
6. Переписка с разработчиком box64. См. приложение Б
7. box64: Inner workings [Электронный ресурс]. – Режим доступа: <https://box86.org/2021/07/inner-workings-a-high%e2%80%91level-view-of-box86-and-a-low%e2%80%91level-view-of-the-dynarec/>, свободный – (11.12.2021)
8. tcg/README [Электронный ресурс]. – Режим доступа: <https://gitlab.com/qemu-project/qemu/-/blob/master/tcg/README>, свободный – (26.12.2021)
9. QEMU: Translator Internals [Электронный ресурс]. – Режим доступа: <https://qemu.readthedocs.io/en/latest/devel/tcg.html>, свободный – (11.12.2021)

10. FEXCore Frontend [Электронный ресурс]. – Режим доступа: <https://github.com/FEX-Emu/FEX/blob/main/External/FEXCore/docs/Frontend.md>, свободный – (26.12.2021)
11. FEX-Emu: Internals in High Level @ ungleich.ch [Электронный ресурс]. – Режим доступа: <https://www.youtube.com/watch?v=BYIIwaHfl3E>, свободный – (26.12.2021)
12. Переписка с разработчиком FEX. См. приложение В.
13. Paul E. McKenney. Memory Barriers: a Hardware View for Software Hackers. 2010. <http://www.rdrop.com/users/paulmck/scalability/paper/whymb.2010.06.07c.pdf>
14. box64: A deep dive into library wrapping [Электронный ресурс]. – Режим доступа: <https://box86.org/2021/08/a-deep-dive-into-library-wrapping/>, свободный – (11.12.2021)
15. CMake [Электронный ресурс]. – Режим доступа: <https://cmake.org/>, свободный – (29.04.2022)
16. ninja [Электронный ресурс]. – Режим доступа: <https://cmake.org/>, свободный – (29.04.2022)
17. objdump(1) [Электронный ресурс]. – Режим доступа: <https://linux.die.net/man/1/objdump>, свободный – (29.04.2022)
18. Linux/Unix nbench [Электронный ресурс]. – Режим доступа: <http://www.math.utah.edu/mayer/linux/bmark.html>, свободный – (29.04.2022)
19. The GNU C Library (glibc) [Электронный ресурс]. – Режим доступа: <https://www.gnu.org/software/libc/>, свободный – (29.04.2022)

## ПРИЛОЖЕНИЕ А

### Листинг 15: Проход оптимизации доступа к памяти

```
1  #include <FEXCore/Core/X86Enums.h>
2  #include <FEXCore/IR/IR.h>
3  #include <FEXCore/IR/IREmitter.h>
4  #include <FEXCore/IR/IntrusiveIRList.h>
5
6  #include <array>
7  #include <iostream>
8
9  #include "Interface/Core/OpcodeDispatcher.h"
10 #include "Interface/IR/PassManager.h"
11
12 namespace FEXCore::IR {
13
14     enum RBP_STATE {
15         NOT_CHANGED = (0b000 << 0),
16         STACK = (0b001 << 0),
17         NOT_STACK = (0b010 << 0),
18     };
19
20     struct BlockInfo {
21         int State = NOT_CHANGED;
22         std::set<OrderedNode*> StackNodes;
23         std::set<OrderedNode*> UnStackNodes;
24         std::vector<OrderedNode*> Predecessors;
25         bool Visited = false;
26     };
27
28     class StackAccessTSORemovalPass final : public Pass {
29     public:
30         bool Run(IREmitter* IREmit) override;
31
32     private:
33         void CalculateControlFlowInfo(IREmitter* IREmit);
34         int CalculateComplexState(const OrderedNode* TargetNode,
35                                 const IRListView& CurrentIR);
36         std::unordered_map<NodeID, BlockInfo> OffsetToBlockMap;
37     };
38
39     static bool HitsRegister(const int Register, IREmitter* IREmit,
40                             IROp_Header* Op) {
41         std::queue<IROp_Header*> values{};
42         values.push(Op);
43
44         while (!values.empty()) {
```

```

45         IROp_Header* ValOp = values.front();
46         values.pop();
47
48         switch (ValOp->Op) {
49             case IR::OP_ADD:
50             case IR::OP_SUB:
51             case IR::OP_OR:
52             case IR::OP_AND: {
53                 values.push(IREmit->GetOpHeader(ValOp->Args[0]));
54                 values.push(IREmit->GetOpHeader(ValOp->Args[1]));
55
56                 break;
57             }
58             case IR::OP_LOADREGISTER: {
59                 auto LocalOp = ValOp->CW<IR::IROp_LoadRegister>();
60
61                 if (LocalOp->Offset ==
62                     offsetof(FEXCore::Core::CPUState, gregs[Register]) &&
63                     LocalOp->Class == GPRClass) {
64                     return true;
65                 }
66
67                 break;
68             }
69             default: {
70                 break;
71             }
72         }
73     }
74
75     /* never hit the RSP register, so it's not a stack value being
76     * loaded. */
77     return false;
78 }
79
80 void StackAccessTSORemovalPass::CalculateControlFlowInfo(IREmitter* IREmit) {
81     IRListView CurrentIR = IREmit->ViewIR();
82
83     for (auto [BlockNode, BlockHeader] : CurrentIR.GetBlocks()) {
84         BlockInfo* CurrentBlock =
85             &OffsetToBlockMap.try_emplace(CurrentIR.GetID(BlockNode)).first->second;
86         for (auto [CodeNode, IROp] : CurrentIR.GetCode(BlockNode)) {
87             switch (IROp->Op) {
88                 case IR::OP_CONDJUMP: {
89                     auto Op = IROp->CW<IR::IROp_CondJump>();
90
91                     {
92                         auto Block =
93                             &OffsetToBlockMap.try_emplace(Op->TrueBlock.ID()).first->second;
94                         Block->Predecessors.emplace_back(BlockNode);
95                     }

```

```

96
97         {
98             auto Block = &OffsetToBlockMap.try_emplace(Op->FalseBlock.ID())
99                 .first->second;
100             Block->Predecessors.emplace_back(BlockNode);
101         }
102
103         break;
104     }
105     case IR::OP_JUMP: {
106         auto Op = IROp->CW<IR::IROp_Jump>();
107
108         {
109             auto Block =
110                 OffsetToBlockMap.try_emplace(Op->Header.Args[0].ID()).first;
111             Block->second.Predecessors.emplace_back(BlockNode);
112         }
113
114         break;
115     }
116     case IR::OP_STOREREGISTER: {
117         IROp_StoreRegister* Op = IROp->CW<IR::IROp_StoreRegister>();
118         if (Op->Offset == offsetof(FEXCore::Core::CPUState,
119             gregs[FEXCore::X86State::REG_RBP]) &&
120             Op->Class == GPRClass) {
121             if (HitsRegister(FEXCore::X86State::REG_RSP, IREmit,
122                 IREmit->GetOpHeader(Op->Value))) {
123                 CurrentBlock->State = STACK;
124                 CurrentBlock->StackNodes.emplace(CodeNode);
125             } else {
126                 CurrentBlock->State = NOT_STACK;
127                 CurrentBlock->UnStackNodes.emplace(CodeNode);
128             }
129         }
130         break;
131     }
132     default:
133         break;
134 }
135 }
136 }
137 }
138
139 // returns the combined state of all the predecessors and the block itself
140 int StackAccessTSORemovalPass::CalculateComplexState(
141     const OrderedNode* TargetNode, const IRListView& CurrentIR) {
142     auto TargetPair = OffsetToBlockMap.find(CurrentIR.GetID(TargetNode));
143     if (TargetPair == OffsetToBlockMap.end()) {
144         std::cout << "TargetPair not found in offsets!" << std::endl;
145         return NOT_STACK;
146     }

```

```

147
148     BlockInfo* TargetBlock = &TargetPair->second;
149
150     if (TargetBlock->Visited || TargetBlock->Predecessors.size() == 0 ||
151     TargetBlock->State != NOT_CHANGED) {
152         return TargetBlock->State;
153     }
154
155     TargetBlock->Visited = true;
156     int ResultingState = STACK;
157     for (auto i : TargetBlock->Predecessors) {
158         if (i == TargetNode) {
159             continue;
160         }
161         int PredecessorState = CalculateComplexState(i, CurrentIR);
162
163         if (PredecessorState == NOT_CHANGED) {
164             ResultingState = NOT_CHANGED;
165         } else if (PredecessorState == NOT_STACK) {
166             ResultingState = NOT_STACK;
167             break;
168         }
169     }
170
171     TargetBlock->State = ResultingState;
172
173     return TargetBlock->State;
174 }
175
176 bool StackAccessTSORemovalPass::Run(IREmitter* IREmit) {
177     CalculateControlFlowInfo(IREmit);
178
179     IRListView CurrentIR = IREmit->ViewIR();
180     bool Changed = false;
181
182     for (auto [BlockNode, BlockHeader] : CurrentIR.GetBlocks()) {
183         auto CurrentBlockPair = OffsetToBlockMap.find(CurrentIR.GetID(BlockNode));
184         if (CurrentBlockPair == OffsetToBlockMap.end()) {
185             std::cout << "Block not found in offsets" << std::endl;
186             continue;
187         }
188
189         int StackStatus = STACK;
190         BlockInfo* CurrentBlock = &CurrentBlockPair->second;
191         for (auto CodeNode : CurrentBlock->Predecessors) {
192             int PredecessorState = CalculateComplexState(CodeNode, CurrentIR);
193
194             if (PredecessorState != STACK) {
195                 StackStatus = PredecessorState;
196                 break;
197             }

```

```

198         }
199
200         for (auto [CodeNode, IROp] : CurrentIR.GetCode(BlockNode)) {
201             if (CurrentBlock->StackNodes.contains(CodeNode)) {
202                 StackStatus = STACK;
203             }
204             if (CurrentBlock->UnStackNodes.contains(CodeNode)) {
205                 StackStatus = NOT_STACK;
206             }
207             if (IROp->Op == IR::OP_LOADMEMTSO && StackStatus == STACK) {
208                 if (HitsRegister(FEXCore::X86State::REG_RBP, IREmit,
209                     IREmit->GetOpHeader(IROp->Args[0])) ||
210                     HitsRegister(FEXCore::X86State::REG_RSP, IREmit,
211                     IREmit->GetOpHeader(IROp->Args[0]))) {
212                     IROp->Op = IR::OP_LOADMEM;
213                     Changed = true;
214                 }
215             }
216             if (IROp->Op == IR::OP_STOREMEMTSO && StackStatus == STACK) {
217                 if (HitsRegister(FEXCore::X86State::REG_RBP, IREmit,
218                     IREmit->GetOpHeader(IROp->Args[1])) ||
219                     HitsRegister(FEXCore::X86State::REG_RSP, IREmit,
220                     IREmit->GetOpHeader(IROp->Args[1]))) {
221                     IROp->Op = IR::OP_STOREMEM;
222                     Changed = true;
223                 }
224             }
225         }
226
227         CurrentBlock->Visited = true;
228         CurrentBlock->State = StackStatus;
229     }
230
231     return Changed;
232 }
233
234 std::unique_ptr<Pass> CreateStackAccessTSORemovalPass() {
235     return std::make_unique<StackAccessTSORemovalPass>();
236 }
237 } // namespace FEXCore::IR

```

## ПРИЛОЖЕНИЕ Б

Hi. Thanks for your interest in Box! I have answered your question below, to make things easier to read.

As a general design principle for Box, I try to get the Dynarec not too complex, but still trying to have decent translated code. Also, I try to be able to get back to an x86 instruction from an ARM generated code to be able to handle Signal properly.

Sebastien.

Le mer. 8 d=C3=A9c. 2021 =C3=A0 13:34, Mikhail Nitenko <mnitenko@gmail.com>=  
a =C3=A9crit :

> Hello!

>

> I=E2=80=99m a final-year student interested in dynamic binary translation=

,

> specifically in x86 to ARM. I am writing a bachelor thesis about it

> and wanted to explore the current optimizations related to

> translation and wanted to write to you since your project seems to be

> quite advanced.

>

> I read the =C2=ABInner workings=C2=BB and =C2=ABA deep dive into library =  
wrapping=C2=BB

> articles and wondered about some things, specifically:

> \* How do you determine where the translation block ends? You said

> =C2=ABthere are a lot of possibilities here=C2=BB, from reading QEMU docs=  
I

> would imagine that one of them would be a CPU state change that is

> impossible to determine ahead of time.

>

A block is a contiguous array of x86 instructions. A block ends when the last instruction has no "next" instruction (like a jump, call or ret) , and when that instruction is not referenced by a jump from the current block. There are a few exception: multi-bytes NOP are handled, and an unknown instruction stop the block unconditionally

\* How much memory is allocated for each x86 instruction during pass 0?

> Is there some kind of table that determines that?



>

The memory is dynamically allocated in pass 0. So it will use as much memory as needed.

\* JITs (mono) and self-modifying code. I know that emulating  
> self-modifying code in x86 is difficult, QEMU for example detects  
> writes to pages and invalidates translated code at that page and all  
> pages that follow, are you doing the same? Is there some document that  
> I can read to learn about problems related to JIT (mono, which I  
> assume is open-source .NET)?

>

I'm doing something similar, yes. All pages from which x86 code has been translated are write protected. Once a write occurs, all blocks generated from this page are marked dirty, and the jump table from those blocks are invalidated (to avoid automatic jump from block to block to this one). Once x86 code wants to run a "dirty" block, a crc32 of the memory is runned and compared to the crc computed when creating the block. depending if it's the same or non, the block is marked as clean (and the page protected again) or deleted and a new one is generated (and the page also protected again)

\* Am I correct in understanding that dynarec is used to translate x86  
> instructions into ARM instructions and x86 emulation is code in C that  
> emulates an instruction?

>

Box86 and Box64 include an Interpreter, coded in C, that can interpret x86 code on any architecture, and a Dynarec, actually only available for ARM. The Dynarec is coded in C also, with very little assembly file (just the prolog / epilog of a function call basically). The Dynarec will use "Emitter", (ab)using C macro, to generate actual arm opcodes.

>

>

> Also, maybe you would be able to point me to some other resource  
> where I learn more about translation optimizations? Any help would be  
> greatly appreciated!

>

You should have a look at FEX project. This project has a huge emphasis on the dynarec and code translation optimisation

## ПРИЛОЖЕНИЕ В

Oh, hey there.

For your specific questions. The pass manager is purely a construct that manages some pass classes and ensures optimization passes are run over the IR in correct order.

This can be found here:

<https://github.com/FEX-Emu/FEX/blob/main/External/FEXCore/Source/Interface/IR/PassManager.cpp>

The same equivalent can be found in other compiler projects like LLVM.

Self-modifying code is currently semi-nonworking under FEX.

We have three modes of operation:

No SMC - Assumes zero code invalidation, highly dangerous.

mmap based invalidation - On mmap and munmap, ensure any overlapping executable regions get code invalidated. Fixes issues where libraries are loaded and need invalidation

per-instruction validation - This is the worst case situation, we emit an instruction check at every.single. emulated instruction. Very /very/ slow, only for debugging purposes.

We have plans to implement write protecting based invalidation but haven't had the time to get around to it. It's pretty much the only good way of detecting SMC.

The full list of passes can be seen in the PassManager link with ``AddDefaultPasses``, ``AddDefaultValidationPasses``, and ``InsertRegisterAllocationPass``.

With implementations living at:

<https://github.com/FEX-Emu/FEX/tree/main/External/FEXCore/Source/Interface/IR/Passes>

Unlike a compiler, we've got some heavy deadline constraints for how long we can take optimizing the code, and luckily the code will have run through a compiler that does most of that anyway.

Some of the more "hidden" optimizations come from around the IR optimization. Our IR is designed to look like AArch64 to some extent, which means we don't really need something like a high level IR then a machine level IR to get close to "optimal".

Additionally some of the memory allocations and container functions around the IR optimize around code size limits, forward only temporary allocator for smart CPU cache behaviour, linked lists that the elements are packed tightly in most cases so forward data fetching that the CPU does will be optimal.  
Probably some other various bits.

I should also say that I'm not fully happy about FEX's codegen yet either. There's a /lot/ of room for improvement since we miss a bunch of optimization opportunities.

One of the big things that can help is our AOT compilation. We have some minor work towards both x86->IR AOT and I'm in the process of writing IR->Code AOT.

With AOT we can throw heavier optimizations at the IR that we can't do in JIT time. Which will improve long term performance of the application.

Currently our code generates a /bunch/ of redundant register moves for example. ARM CPUs that have really good renaming support will be inordinately faster than expected.

Some of the things to learn more about translation optimizations mostly looks like reading compiler optimization techniques and picking optimizations that don't take quadratic time complexity like that. So anything compiler theory can help out JITs. There are of course domain specific optimizations, which are what would help JITs the most.

For applications using x87, you can optimize that to not use a softfloat emulation for example.