





Digitaltechnik

1 Boolsche Algebra

1.1 Boolesche Operatoren (Wahrheitstabelle WT)

x	y	 AND $x \cdot y$	 OR $x + y$	 XOR $x \oplus y$	 NAND $\overline{x \cdot y}$	 NOR $\overline{x + y}$	 EQV $\overline{x \oplus y}$
0	0	0	0	0	1	1	1
0	1	0	1	1	1	0	0
1	0	0	1	1	1	0	0
1	1	1	1	0	0	0	1

1.2 Gesetze der booleschen Algebra

	Boolesche Algebra $(0, 1; \cdot, +, \overline{a})$
Kommutativ	$ab = ba$ $a + b = b + a$
Assoziativ	$a(bc) = (ab)c$ $a + (b + c) = (a + b) + c$
Distributiv	$a(b + c) = ab + ac$ $a + (bc) = (a + b)(a + c)$
Äquivalenz	$aa = a$ $a + a = a$
Absorbtion	$a(a + b) = a$ $a + (ab) = a$
Konstanz	$a1 = a$ $a + 0 = a$ $a0 = 0$ $a + 1 = 1$
Komplement	$a\overline{a} = 0$ $a + \overline{a} = 1$ $\overline{\overline{a}} = a$
De Morgan	$\overline{ab} = \overline{a} + \overline{b}$ $\overline{a + b} = \overline{a}\,\overline{b}$
Resolution (allgemein)	$xa + \overline{x}b$ $= xa + \overline{x}b + ab$ (Resolvente) $(x + a)(\overline{x} + b)$ $= (x + a)(\overline{x} + b)(a + b)$
Resolution (speziell)	$xa + \overline{x}a = a$ $(x + a)(\overline{x} + a) = a$

1.3 Boolesche Funktionen

$$f : \{0,1\}^n \to \{0,1\} \qquad f(\underline{\boldsymbol{x}}) = f(x_1, x_2, \ldots, x_n)$$

Einsmenge F von f: $F = \{\underline{\boldsymbol{x}} \in \{0,1\}^n | f(\underline{\boldsymbol{x}}) = 1\}$
Nullmenge $\overline{F}$ von f: $\overline{F} = \{\underline{\boldsymbol{x}} \in \{0,1\}^n | f(\underline{\boldsymbol{x}}) = 0\}$

Kofaktor bezüglich

- $x_i : f_{x_i} = f|_{x_i=1} = f(x_1, \ldots, 1, \ldots, x_n)$
- $\overline{x}_i : f_{\overline{x}_i} = f|_{x_i=0} = f(x_1, \ldots, 0, \ldots, x_n)$

Substitutionsregel

- $x_i f(\underline{\boldsymbol{x}}) = x_i f_{x_i}$
- $\overline{x}_i f(\underline{\boldsymbol{x}}) = \overline{x}_i f_{\overline{x}_i}$
- $x_i + f(\underline{\boldsymbol{x}}) = x_i + f_{\overline{x}_i}$
- $\overline{x}_i + f(\underline{\boldsymbol{x}}) = \overline{x}_i + f_{x_i}$

Boolsche Expansion

- $f(\underline{\boldsymbol{x}}) = x_i f_{x_i} + \overline{x}_i f_{\overline{x}_i}$
- $f(\underline{\boldsymbol{x}}) = (x_i + f_{\overline{x}_i})(\overline{x}_i + f_{x_i})$
- $\overline{f(\underline{\boldsymbol{x}})} = \overline{x}_i \overline{f_{\overline{x}_i}} + x_i \overline{f_{x_i}}$
- $\overline{f(\underline{\boldsymbol{x}})} = (\overline{x}_i + \overline{f_{x_i}})(x_i + \overline{f_{\overline{x}_i}})$

Eigenschaften von $f(\underline{\boldsymbol{x}})$

- tautologisch $\Leftrightarrow f(\underline{\boldsymbol{x}}) = 1 \qquad \forall \underline{\boldsymbol{x}} \in \{0,1\}^n$
- kontradiktorisch $\Leftrightarrow f(\underline{\boldsymbol{x}}) = 0 \qquad \forall \underline{\boldsymbol{x}} \in \{0,1\}^n$
- unabhängig von $x_i \Leftrightarrow f_{x_i} = f_{\overline{x}_i}$
- abhängig von $x_i \Leftrightarrow f_{x_i} \neq f_{\overline{x}_i}$

X(N)OR

- XOR: $a \oplus b = \overline{a}b + a\overline{b}$
- XNOR: $\overline{a \oplus b} = \overline{a} \oplus b = a \oplus \overline{b} = ab + \overline{a}\overline{b} = (a + \overline{b})(\overline{a} + b)$

1.4 Wichtige Begriffe

Wichtige Begriffe:	Definition	Bemerkung
Signalvariable	x	$\hat{x} \in \{0,1\}$
Literal	$l_i = x_i$ oder $\overline{x_i}$	$i \in I_0 = \{1, \ldots, n\}$
Literallänge	#Teilterme $+ \sum_{i=1}^{\#\text{Teilterme}}$ #Literale v. Teilterm	Summe aller Eingänge
Minterme,0-Kuben	M0C $\ni m_j = \prod_{i \in I_0} l_i$	$\lvert\text{M0C}\rvert = 2^n$
d-Kuben	MC $\ni c_j = \prod_{i \in I_j \subseteq I_0} l_i$	$\lvert\text{MC}\rvert = 3^n$
Distanz	$\delta(c_i, c_j) = \lvert\{l \mid l \in c_i \wedge \overline{l} \in c_j\}\rvert$	$\delta_{ij} = \delta(c_i, c_j)$
Implikanten	$MI = \{c \in MC \mid c \subseteq f\}$	
Primimplikanten	$MPI = \{p \in MI \mid p \not\subset c \; \forall c \in MI\}$	$MPI \subseteq MI \subseteq MC$

DNF	eine Summe von Produkttermen	Terme sind ODER-verknüpft
KNF	ein Produkt von Summentermen	Terme sind UND-verknüpft
KDNF	Summe aller Minterme	WT: 1-Zeilen sind Minterme
KKNF	Menge aller Maxterme	WT: 0-Zeilen negiert sind Maxterme
DMF	Minimale Summe v. Primimplikanten	durch Überdeckungstabelle

2 Beschreibungsformen

2.1 Disjunktive Normalform/Sum of products (DNF/SOP)

Eins-Zeilen als **Implikanten** (UND) schreiben und alle Implikanten mit **ODER** verknüpfen:
$Z = \overline{A}B + \overline{C}D$

2.2 Konjunktive Normalform/Product of sums (KNF/POS)

Null-Zeilen negiert als Implikat (ODER) schreiben und alle Implikaten **UND** verknüpfen:
$Z = (\overline{A} + \overline{C})(\overline{A} + \overline{D})(\overline{B} + \overline{C})(\overline{B} + D)$

2.3 Umwandlung in jeweils andere Form

1. Distributivgesetz anwenden (ausmultiplizieren)
2. Überflüssige Terme streichen (Komplementärgesetz)
3. Resolventen suchen mithilfe des allg. Resolutionsgesetzes und diese streichen
4. Mithilfe spez. Resolutionsgesetzes fehlende Terme hinzufügen, bis KKNF/KDNF

Oder: Mithilfe Wahrheitstabelle. Hat man z.B. nur 2 Minterme gegeben, so müssen alle anderen Einträge in der Wahrheitstabelle 0 sein und somit Maxterme sein.

3 Logikminimierung

3.1 Nomenklatur

- m_i Minterm: UND-Term in dem alle Variablen vorkommen (aus KDNF)
- M_i Maxterm: ODER-Term in dem alle Variablen vorkommen (aus KKNF)
- c_i Implikant: UND-Term in dem freie Variablen vorkommen können
- C_i Implikat: ODER-Term in dem freie Variablen vorkommen können
- p_i Primimplikant: UND-Term mit maximal freien Variablen
- P_i Primimplikat: ODER-Term mit maximal freien Variablen
- K_{pi} Kernprimimplikant: Überdeckt einen Minterm als **einziger** c_i
- K_{Pi} Kernprimimplikat: Überdeckt einen Maxterm als **einziger** C_i

3.2 Karnaugh-Diagramm

Vorteile: sehr anschaulich
Nachteile: Gray-Kodierung notwendig, nur wenige Inputvariablen
Zyklische Gray-Codierung: 2dim:$00, 01, 11, 10$ 3dim:$000, 001, 011, 010, 110, 111, 101, 100$

$z \backslash xy$	00	01	11	10
0	1	0	0	0
1	X	1	1	0

Gleiche Zellen zusammenfassen: z.B. $\overline{xy} + yz$
Don't Care Werte ausnutzen!

3.3 Quine Methode

Vorteile: automatisierbar (DEA/FSM), beliebig viele Inputvariablen
Nachteile: viele paarweise Vergleiche, Erweiterung auf KKNF oder KDNF notwendig, viele Min- und Maxterme
geg.: DNF/KNF oder Wertetabelle von $f(x)$
ges.: alle Primimplikanten/-kate p_i (VollSOP/VollPOS)

Spezielles Resolutionsgesetz: $xa + \overline{x}a = a$
Absorptionsgesetz: $a + ab = a$

1. kanonische Form (KKNF/KDNF) bestimmen (z.B. $f(x, y, z) = xy = xyz + xy\overline{z}$)
2. Alle Min-/Maxterme in Tabelle eintragen (Index von m ist (binär)Wert des Min-/Maxterms), sortieren nach der Anzahl der positiven Literale (=Klasse)
3. 1-Kubus: Min-/Maxterme die sich um eine Negation unterscheiden, zu einem Term verschmelzen (Resolutionsgesetz), dabei notieren aus welchen 0-Kuben er besteht und alle verwendeten 0-Kuben abhaken
4. Der 1-Kubus muss zusammenhängend sein! (d.h. alle 1-Kubus Min-/Maxterme müssen zusammenhängen)
5. Wenn möglich 2-Kubus bilden.
6. Wenn keine Kubenbildung mehr möglich → Nicht abgehakte Kuben sind Primimplikanten

3.4 Überlagerung (Bestimmung der Minimalform)

3.4.1 Mit Mc-Kluskey Überdeckungstabelle bestimmen

Bsp:

	Minterme				
Primterme	m_1	m_2	...	m_N	$L(p_i)$
p_1	√				$L(p_1)$
p_2	√			√	$L(p_2)$
⋮					⋮
p_K		√			$L(p_K)$

K: Anzahl der Primterme
N: Anzahl der Minterme
$L(p_i)$: Kosten/Länge der Primimplikanten

Vorgehen:

1. Kernprimimplikanten auswählen (nur ein Kreuz in der Spalte). Zeilen mit Kernprimimplikanten dürfen nicht gestrichen werden!
2. Spaltendominanzen prüfen und dominierende Spalten streichen (immer Spalte mit mehr Kreuze)

	Minterme		
Primterme	m_1	m_2	
p_1	✓	✓	m_2 dominiert m_1
p_2	✓	✓	
p_3		✓	
p_4			

3. Zeilendominanzen prüfen und dominierte Zeilen streichen (immer Zeile mit weniger Kreuze), falls Kosten der dominierten Zeile kleiner als Kosten der dominierenden Zeile sind.
4. zurück zu 2. falls keine vollständige Überdeckung


3.5 Multiplexer

$f = xa + \overline{x}b$ (2 Eingänge a, b und 1 Steuereingang x)
$f = \overline{x}_1\overline{x}_2a + \overline{x}_1x_2b + x_1\overline{x}_2c + x_1x_2d$ (Eingänge: a, b, c, d Steuerung: x_1, x_2)

3.5.1 Kosten K_N eines N:1 MUX

$K_N = N(\log_2(N) + 2)$

4 Volladdierer (VA)/Ripple-C(u)arry-Adder



Generate $g_n = a_nb_n$
Propagate $p_n = a_n \oplus b_n$
Summenbit $S_n = c_n \oplus p_n = a_n \oplus b_n \oplus c_n$
$S_n = \underbrace{a_n\overline{b_n}\overline{c_n} + \overline{a_n}b_n\overline{c_n} + \overline{a_n}\overline{b_n}c_n}_{\text{genau ein Eingang high}} + \underbrace{a_nb_nc_n}_{\text{alle Eingänge high}}$ (Ungerade Anzahl von Eingängen 1)

Carry-out $c_{n+1} = c_np_n + g_n$
$c_{n+1} = \underbrace{a_nb_n\overline{c_n} + a_n\overline{b_n}c_n + \overline{a_n}b_nc_n}_{\text{zwei Eingänge 1}} + \underbrace{a_nb_nc_n}_{\text{drei Eingänge 1}}$ (Mindesten zwei Eingänge 1)

Laufzeiten (worst case)

$$t_{sn} = \begin{cases} t_{cn} + t_{xor} & t_{cn} > t_{xor} \\ 2t_{xor} & sonst \end{cases}$$

$$t_{cn+1} = \begin{cases} t_{and} + t_{or} & a_n = b_n = 1 \quad (g_n = 1) \\ t_{xor} + t_{and} + t_{or} & a_n = b_n = 0 \quad (p_n = 0, g_n = 0) \\ t_{cn} + t_{and} + t_{or} & a_n \neq b_n \quad (p_n = 1) \end{cases}$$

Maximaldauer für N-Bit Ripple-Carry-Addierer:
$t_{logic,max} = t_{abc} + (N-2)t_{CC} + \max(t_{cc}, t_{cs})$

5 Sequentielle Logik

5.1 Begriffe/Bedingungen

t_{Setup}	Stabilitätszeit vor der aktiven Taktflanke
t_{hold}	Stabilitätszeit nach der aktiven Taktflanke
t_{c2q}	Eingang wird spätestens nach t_{c2q} am Ausgang verfügbar (t_{pd} aller Gatter im Register)
Min. Taktperiode	$t_{clk} \geq t_{1,c2q} + t_{logic,max} + t_{2,setup}$
Max. Taktfrequenz	$f_{max} = \left\lfloor \frac{1}{t_{clk}} \right\rfloor$ (Nicht aufrunden)
Holdzeitbedingung	$t_{2,hold} \leq t_{1,c2q} + t_{logic,min}$ → Dummy Gatter einbauen
Durchsatz	$\frac{\text{Sample}}{t_{clk}}$ (Sample: Anzahl Eingänge ins letzte Register)
Latenz	$t_{clk} \cdot$ (#Register -1) (Anzahl von Logik+Register-Blöcken)
	Zeit, bis Eingangssignal im schlimmsten Fall am letzten Register anliegt.

5.2 Pipelining

Nur bei synchronen(taktgesteuerten) Schaltungen möglich!

- Aufteilen langer kombinatorischer Pfade durch Einfügen zusätzlicher Registerstufen
  → Möglichst Halbierung des längsten Pfades
  → **neue Registerstufen möglichst so einfügen**, dass $t_{clk,min} = t_{1,c2q} + t_{logic,max} + t_{2,setup}$ halbiert wird (nicht nur $t_{logic,max}$ halbieren!)
  → t_{setup} und t_{c2q} des eingefügten Registers beachten. Kann $t_{logic,max}$ auf beiden Seiten des neuen Registers bestimmen.
- t_{hold} beachten (evtl. Dummy-Gatter einfügen)
- Durchsatz erhöht sich entsprechend der Steigerung der Taktfrequenz
- Gesamtlatenz wird eher größer
- Taktfrequenz erhöht sich

5.3 Parallel Processing

Durchsatz $= \frac{\#\text{Modul}}{t_{clk,Modul}} = f$ Latenz $= t_{clk}$


- Paralleles, gleichzeitiges Verwenden mehrere identischer Schaltnetze
- Zusätzliche Kontrolllogik nötig (Multiplexer)
- Taktfrequenz und Latenz bleiben konstant
- Durchsatz steigt mit der Zahl der Verarbeitungseinheiten
  ABER: deutlich höherer Ressourcenverbrauch


6 Halbleiter

	Isolator	Metall	undotiert	N-Typ	P-Typ
Ladungsträger	Keine	e^-	e^-/e^+	e^-	e^+
Leitfähigkeit	Keine	Sehr hoch	$\propto T$	Hoch	Mittel

7 MOS-FET's


Metal **O**xide **S**emiconductor **F**ield **E**ffekt **T**ransistor





Bereiche NMOS:	
Sperrbereich: $V_{GS} < V_T$	Pinch-Off: $V_{DS} = V_{GS} - V_T$
Lin. Bereich: $0 < V_{DS} < V_{GS} - V_T$	Sättigung: $V_{DS} > V_{GS} - V_T$
Bereiche PMOS:	
Sperrbereich: $\lvert V_{GS}\rvert < \lvert V_T\rvert$	Pinch-Off: $\lvert V_{DS}\rvert = \lvert V_{GS}\rvert - \lvert V_T\rvert$
Lin. Bereich: $0 < \lvert V_{DS}\rvert < \lvert V_{GS}\rvert - \lvert V_T\rvert$	Sättigung: $\lvert V_{DS}\rvert > \lvert V_{GS}\rvert - \lvert V_T\rvert$

Kanalabschnürung (Pinch-Off) immer an der Drain.




7.1 Bauteilparameter

Verstärkung: $\beta = K'\frac{W}{L}$ mit $K' = \frac{\mu\varepsilon_{ox}\varepsilon_0}{t_{0x}}$ $[\beta] = \frac{A}{V^2}$

Kanalweite	W
Kanallänge	L
Elektronenbeweglichkeit	μ $\mu_n \approx 250 \cdot 10^{-4}\frac{m^2}{Vs}$, $\mu_p \approx 100 \cdot 10^{-4}\frac{m^2}{Vs}$
rel. Dielektrizität des Gateoxyds	$\varepsilon_{ox} \approx 3,9$
Dielektrizitätskonstante	$\varepsilon_0 = 8.8541878 \cdot 10^{-12}\frac{A\,s}{V\,m}$
Gateoxyddicke	t_{ox}
Verstärkung	$\beta = \frac{\mu_n\varepsilon_{ox}\varepsilon_0}{t_{ox}} \cdot \frac{W}{L} = K'\frac{W}{L} = \frac{\mu_nC_G}{L^2}$
Kapazität	$C_G = \varepsilon_{ox}\varepsilon_0\frac{WL}{t_{ox}}$

- große Kanalweite ⇒ große Drain-Störme
  ⇒ schnelle Schaltgeschwindigkeit (da $i_d \propto \beta \propto \frac{W}{L}$)
  Aber: große Fläche.

n-Kanal MOSFET



7.2 Drainstrom


nMos (p-dotiertes Substrat, n-dotierte Drain/Source), schlechter pull up (aufladen der Drain bis $V_{GS} - V_{tn}$) (Pegeldegenerierung)

$$I_d = \begin{cases} 0, & V_{GS} < V_{tn} \quad \text{(Sperrber.)} \\ \beta[(V_{GS} - V_{tn})V_{DS} - \frac{1}{2}V_{DS}^2], & V_{GS} \geq V_{tn}, 0 < V_{DS} < V_{GS} - V_{tn} \quad \text{(lin. Ber.)} \\ \frac{1}{2}\beta(V_{GS} - V_{tn})^2, & V_{GS} \geq V_{tn}, V_{DS} \geq V_{GS} - V_{tn} \quad \text{(Sättigungsb.)} \end{cases}$$

pMos (n-dotiertes Substrat, p-dotierte Drain/Source), schlechter pull down (entladen der Drain bis $|V_{tp}|$) (Pegeldegenerierung)

$$I_d = \begin{cases} 0, & |V_{GS}| < |V_{tp}| \\ -\beta[(V_{GS} - V_{tp})V_{DS} - \frac{1}{2}V_{DS}^2], & |V_{GS}| \geq |V_{tp}|, 0 < |V_{DS}| < |V_{GS}| - |V_{tp}| \\ -\frac{1}{2}\beta(V_{GS} - V_{tp})^2, & |V_{GS}| \geq |V_{tp}|, |V_{DS}| \geq |V_{GS}| - |V_{tp}| \end{cases}$$

7.3 pMos und nMos




Transistor	Source liegt immer am	V_{GS}, V_{DS}, I_D	Substrat
pMos normally on	höheren Potential	$< \mathbf{0}$	$+(V_{DD})$
nMos normally off	niedrigeren Potential	$> \mathbf{0}$	$-(GND)$

pMos leitet für Gate=GND, nMos leitet für Gate=VDD

8 CMOS - Logik

Vorteil: (Fast) nur bei Schaltvorgängen Verlustleistung - wenig statische Verluste
Drei Grundgatter der CMOS-Technologie:



Falls GND und V_{DD} vertauscht würden, dann $NAND \rightarrow AND$ und $NOR \rightarrow OR$
Allerdings schlechte Pegelgenerierung.


8.1 Gatterdesign

Netzwerk Transistoren	Pull-Down **n**Mos	Pull-U**p** **p**Mos
NAND	Serienschaltung	Parallelschaltung
NOR	Parallelschaltung	Serienschaltung

1. Möglichkeit: Direkt; ggf. Inverter vor die Eingänge und Ausgänge schalten.
2. Möglichkeit: Mit boolescher Algebra die Funktion nur mit NAND und NOR darstellen.

8.2 CMOS Verlustleistung

Inverterschaltvorgang $V_A : 0 \rightarrow 1$:



- **Statische Verlustleistung** I_{stat}: Minimaler Strom, der zu jeder Zeit durch nMos und pMos fließt (auch im Sperrbereich)
- **Kapazitive Verlustleistung** I_{cap}: Verluste, die bei jeder steigenden Flanke des Ausgangs des MOS-Transistors aufgrund der aufzuladenen Kapazitäten auftreten
- **Kurzschlussstrom** I_{short}: Strom, der während der kurzen Zeit fließt, wo nMos und pMos beide stark leiten.

Dynamische Verlustleistung $P_{dyn} = P_{cap} + P_{short}$

Kapazitive Verluste $P_{cap} = \alpha_{01} f C_L V_{DD}^2$

Kurzschlussstrom $P_{short} = \alpha_{01} f \beta_n \tau (V_{DD} - 2V_{tn})^3$

τ: Zeit, in der beide Transistoren leiten

Schalthäufigkeit $\alpha_{0\rightarrow1} = \frac{\text{Schaltvorgänge(pos. Flanke)}}{\#\text{ Betrachtete Takte}}$

Schalthäufigkeit (periodisch) $\alpha = \frac{f_{\text{switch}}}{f_{\text{clk}}}$

Abhängig von den Signalflanken, mit Schaltfunktionen verknüpft

$\approx V_{DD}1/\propto$ Schaltzeit: $\frac{V_{DD2}}{V_{DD1}} = \frac{t_{D1}}{t_{D2}}$ (bei Schaltnetzen t_{log})

Verzögerungszeit $t_p \propto \frac{C_L}{W(V_{DD} - |V_t|)}$ **Widerstand des MOS im lin. Bereich**

$$R_{on,n/p} = \frac{V_{DSn/p}}{I_D} \approx \frac{1}{\beta_{n/p} W(|V_{GSn/p}| - |V_{tn/p}|)}$$

Steigend mit: Kapazitiver Last, Oxiddicke, Kanallänge, Schwellspannung
Sinkend mit: Kanalweite, Ladungsträger Beweglichkeit, Oxyd Dielektrizität, Versorgungsspannung

Statische Verlustleistung P_{stat}: Sub-Schwellströme, Leckströme, Gate-Ströme Abhängigkeit:
$V_{DD} \uparrow: P_{stat} \uparrow$ $V_{th} \uparrow: P_{stat} \downarrow$ (aber nicht proportional)

8.3 CMOS-Dimensionierung

$V_{bulk} = V_{\text{p-Kanal}}$ bei nMos und $V_{bulk} = V_{\text{n-Kanal}}$ bei pMos.
Normalerweise ist Potenzial zwischen n-dotiertem und p-dotiertem Bereich gleich GND ($V_{bulk} = 0$). Durch Anpassung dieser Spannung kann man unterschiedliche Parameter realisieren:

1. $V_{bulk} < 0 \Rightarrow$ RLZ vergrößert sich
   - $|V_T|$ vergrößert sich
   - Verzögerungszeit steigt
   - Statische Verlustleistung sinkt
2. $0 < V_{bulk} < V_D \Rightarrow$ RLZ verkleinert sich, hebt sich jedoch nicht komplett auf (da $V_{bulk} < V_D$)
   - $|V_T|$ verkleinert sich
   - Verzögerungszeit sinkt
   - Statische Verlustleistung steigt

9 Speicherelemente

Flüchtig Speicherinhalt gehen verloren, wenn Versorgungsspannung V_{DD} wegfällt - Bsp: *RAM
Nicht Flüchtig Speicherinhalt bleibt auch ohne V_{DD} erhalten - Bsp: Flash
Asynchron Daten werden sofort geschrieben/gelesen.
Synchron Daten werden erst mit $clk_{0\rightarrow1}$ geschrieben.
Dynamisch Ohne Refreshzyklen gehen auch bei angelegter V_{DD} Daten verloren - Bsp: DRAM
Statisch Behält den Zustand bei solange V_{DD} anliegt (keine Refreshzyklen nötig) - Bsp: SRAM
Bandbreite: Bitanzahl, die gleichzeitig gelesen/geschrieben werden kann. **Latenz:** Zeitverzögerung zwischen Anforderung und Ausgabe von Daten. **Zykluszeit:** Minimale Zeitdifferenz zweier Schreib/Lesezugriffe.

Speicherkapazität = Wortbreite $\cdot$ $2^{\text{Adressbreite}}$

9.1 Speicherzelle/Register

Ring aus zwei Invertern.

9.2 Latch (Pegelgesteuert)

Set-Reset Latch:
Zwei gegenseitig rückgekoppelte NAND-Gatter. 0 an R/S schaltet.
Enable-Latch: ändert Speicherzustand auf D nur wenn $e = 1$

e	Q
0	Q
1	D

9.3 Flip-Flop (Flankengesteuert)

Besteht aus zwei enable-Latches
Flip-Flop: Ändert Zustand bei steigender/(fallender) Taktflanke.

clk	Q	$\overline{Q}$
$0 \rightarrow 1$	D	$\overline{D}$
sonst	Q	$\overline{Q}$


10 Block Parity Schaltungen

10.1 Paritätsprüfsumme

Konzept zur Absicherung von digitalen Daten durch Anhängen eines Paritätsbits p.
- Gerade Anzahl an Einsen im Datenwort: $p = 0$.
- Ungerade Anzahl an Einsen im Datenwort: $p = 1$.
- Realisierung durch XOR-Gatter

10.2 Block Parity

„Zweidimensionale" Erweiterung der Paritätsprüfsumme
Beispielblock:



Vorteile:
- Erkennung und Korrektur von einzelnen Bitfehlern.
- Erkennung von zusammenhängenden Mehrfachfehlern (Bursts).

10.3 Realisierung der Block Parity Schaltung

Datenpfad:
Das n-Bit Datenwort wird durch das Paritybit zu (n+1)-Bit erweitert und übertragen
Kontrollpfad:
- Die Datenworte (Zeilen im obigen Beispielblock) aus dem Datenpfad werden bitweise verxodert und es entsteht die Pbits-Zeile
- Nach einem Block wird die Pbit-Zeile übertragen

11 Unwichtiges

- alle 18-24 Monate verdoppelt sich die Anzahl der Transistoren auf gleicher Fläche
- Exponentielles Wachstum der Transistorzahl, exponentieller Rückgange des Preises pro Transistor
- Herstellungskosten (Fixkosten, Variable Kosten, Technologiefaktor), Entwicklerproduktivität, Verlustleistungsdichte

Potenz	Vorsatz
10^{12}	T
10^{9}	G
10^{6}	M
10^{3}	k
10^{2}	h
10^{1}	da

Potenz	Vorsatz
10^{-1}	d
10^{-2}	c
10^{-3}	m
10^{-6}	μ
10^{-9}	n
10^{-12}	p
10^{-15}	f

Hz	s^{-1}
N	$kgms^{-2}$
J	$Nm = VAs$
W	$VA = Js^{-1}$
C	As
V	JC^{-1}
F	CV^{-1}
Ω	VA^{-1}
H	VsA^{-1}

$Bit \xrightarrow{\cdot 8} Byte \xrightarrow{\cdot 1024} kByte \xrightarrow{\cdot 1024} MByte$

12 pn-Übergang

Der pn Ubergang – mit externer Spannung in Sperrrichtung

