

计算机组成原理

选择、判断、填空

■ 题型1:计算机系统的组成、计算机硬件组成和软件分类

1、计算机系统组成



2、计算机硬件组成

①运算器：完成二进制编码的算术或逻辑运算的部件。

组成：累加器（LA）、通用寄存器（LB）、算术逻辑单元（ALU）

②存储器：（又叫主存储器、内存、主存）存放当前正在计算机上运行的程序和数据。

分类：内存储器、外存储器、只读存储器、高速缓冲存储器、寄存器

③控制器：用于控制整个计算机自动地、连续地和协调地完成一条条指令。

组成：指令部件（指令译码器 ID、程序计数器 PC、指令寄存器 IR）、时序部件、操作控制部件

④输入设备：鼠标、软盘、键盘、触摸屏、声音识别器、图形识别器、摄像设备和光阅读机等。

⑤输出设备：打印机、绘图仪、显示终端、声响设备、大屏幕等。

3、软件分类

软件分为：

①系统软件（操作系统、语言编译和解释系统、网络软件、数据库管理系统、系统服务程序）

②应用软件（信息管理软件、科学计算程序、文字与表格处理软件、图像与图像处理软件、辅助设计软件）

【考试题】

1、构成中央处理器的两大部件是 运算器 和 控制器

2、计算机硬件由 控制器、运算器、存储器、输入设备和输出设备五大部件组成。

3、计算机系统是由 组成的

- | | |
|----------------|---------------|
| A. 计算机硬件和计算机软件 | B. 主存和辅存 |
| C. CPU和主存 | D. 输入输出设备和CPU |

4、下列逻辑部件中， 不包括在运算器内

- | | |
|----------|------------|
| A. 累加器 | B. 状态条件寄存器 |
| C. 指令寄存器 | D. ALU |

■ 题型2：机器语言、汇编语言、高级语言的特点

1、机器语言

特点：1. 从形式上表现为由0、1序列组成的指令系统

2. 不需要经过任何翻译工作，执行效率高

3. 难记忆，难理解，难开发，难调试，易出错

4. 不同型号CPU的指令集有较大差异，对应的机器指令也不同，但同一系列的CPU指令集有向上兼容性。如：Intel80386指令集就包含了8086的指令集

2、汇编语言

优点：可读性较机器语言好，便于检查和修改错误

缺点：1. 基本操作简单，描述问题的能力差，编写程序工作量大，源程序较长。

2. 编写的程序与问题的描述相差甚远，可读性仍不好。

3. 依赖于计算机的硬件结构和指令系统，可移植性差

3、高级语言

优点：1. 与计算机的硬件结构和指令系统无关

2. 表达方式比较接近自然语言

3. 描述问题的能力强

4. 可读性、通用性和可维护性好

5. 与机器的字长、寄存器、内存单元地址等无

缺点：1. 高级语言必须翻译成机器语言才能执行，由于编译过程复杂死板，翻译出来的机器语言冗长，占内存大，速度慢；

2. 高级语言不能编写访问机器硬件资源的系统软件或设备控制软件。（解决方法：提供高级语言与汇编语言的调用接口）

【考试题】

计算机唯一能直接执行的语言是_____语言。

■ 题型3：CISC和RISC的中文含义

CISC : Complex Instruction Set Computer 复杂指令系统计算机

RISC : Reduced Instruction Set Computer 精简指令系统计算机

■ 题型4：原码定点整数、补码定点整数的表示范围

设机器的字长为n，则

原码定点整数的表示范围： $-(2^{n-1}-1)$ — $2^{n-1}-1$

反码定点整数的表示范围： $-(2^{n-1}-1)$ — $2^{n-1}-1$

补码定点整数的表示范围： -2^{n-1} — $2^{n-1}-1$

【考试题】

1、32位定点整数（补码）的范围是 -2^{31} 到 $2^{31}-1$ ，数据精度是31位。

2、设机器字长为16位，最高位是符号位，则补码定点整数的表示范围为（ ）

A. -2^{15} — 2^{15}

B. $-2^{15}-1$ — 2^{15}

C. -2^{15} — $2^{15}-1$

D. $-2^{15}+1$ — $2^{15}-1$

■ 题型5：根据浮点数格式，写出浮点数

【知识点】

1、浮点数：指小数点位置可以任意浮动的数据。

$$N = M \cdot R^E$$

N：浮点数 M：尾数 E：阶码
R：“阶的基数（底）”，R为常数，一般为2, 8, 16

一台计算机中，所有数据的R都是相同的，不需要在每个数据中表现出来。

2、浮点数在计算机中的表示

M_s	E	M
-------	---	---

1 位 n+1 位 m 位

① M_s 是尾数的符号位，设置在最高位（ $M_s=0$ 表示正号， $M_s=1$ 表示符号）

② E为阶码，n+1位，为整数，其中一位符号位，设置在E的最高位上，用来表示正阶或负阶

③ M为尾数，m位，由 M_s 和M组成一个定点小数

0	1	0	1	1	0	0	1
---	---	---	---	---	---	---	---

 表示 $0.1001 \times 2^{-01} = (0.01001)_2 = (0.28125)_{10}$

0	0	0	1	1	0	0	1
---	---	---	---	---	---	---	---

 表示 $0.1001 \times 2^{01} = (1.001)_2 = (1.125)_{10}$

1	0	1	1	1	0	0	1
---	---	---	---	---	---	---	---

 表示 $-0.1001 \times 2^{11} = (-100.1)_2 = (-4.5)_{10}$

3、规格化浮点数：尾数的最高位为非零数值的浮点数。

【考试题】

将以下数变成规格化的浮点数,并分别按格式一与格式二写出规格化后的浮点数

$$(23.375)_{10}$$

$$(25.6)_8$$

(1) 格式一: 其原码设浮点数字长为16位, 其中阶码5位, 尾数10位, 符号位1位.

(2) 格式二: 其原码设浮点数字长为16位, 其中阶码5位 (含一位符号位), 尾数11位 (含一位符号位)

■ 题型6: 四种基本逻辑运算: 与、或、非、异或

【知识点】

1、与运算 (\cdot)

①定义: 所有条件都具备时, 这一事件才会发生。

②运算法则: $0 \cdot 0 = 0$ $0 \cdot 1 = 0$ $1 \cdot 0 = 0$ $1 \cdot 1 = 1$

③运算符号: $F = A \cdot B$ 或 $F = AB$ 或 $F = A \wedge B$

2、或运算 ($+$)

①定义: 只要有一个或一个以上的条件具备, 这一事件就会发生。

②运算法则: $0 + 0 = 0$ $0 + 1 = 1$ $1 + 0 = 1$ $1 + 1 = 1$

③运算符号: $F = A + B$ 或 $F = A \vee B$

3、非运算 ($\bar{}$)

①定义: 条件具备结果不发生; 条件不具备结果发生。

②运算法则: $\bar{0} = 1$ $\bar{1} = 0$

③运算符号: $F = \bar{A}$ 或 $F = \neg A$

4、异或运算 (\oplus)

①定义: , A和B只有一个满足才为真, 否则为假

②运算法则: A、B相同, $A \oplus B$ 结果为0

A、B不同, $A \oplus B$ 结果为1

③运算符号: $F = A \oplus B$

【考试题】

逻辑运算 $((001110)_2 + (111001)_2) \oplus (35)_8 = \underline{\hspace{2cm}}_H$.

■ 题型7：进位计数制之间的转换（实数）

【知识点】

1、数制

①数字后面加B：二进制数：0、1

②数字后面加Q：八进制数：0、1、2、3、4、5、6、7

③数字后面加H：十六进制数：0、1、2、3、4、5、6、7、8、9、A、B、C、D、E、F

④数字后面加D或不加：十进制数：0、1、2、3、4、5、6、7、8、9

2、数制间的相互转化

（1）任意进制→十进制

方法：按权展开，乘积相加

$$(9BF.8)_{16} = 9 \times 16^2 + 11 \times 16^1 + 15 \times 16^0 + 8 \times 16^{-1} = 2495.5$$

（2）十进制→任意进制

①整数部分：除基取余法

十进制数	余数
205	
2 205	
2 102	1 最低位
2 51	0
2 25	1
2 12	1
2 6	0
2 3	0
2 1	1
0	1 最高位

除到整数部分变为0终止
从下往上写：换算结果是 $(205)_{10} = (11001101)_2$

②小数部分：乘基取整法

十进制数	积的整数部分
0.8125	
x 2	
1.6250	1 最高位
0.625	
x 2	
1.250	1
0.25	
x 2	
0.50	0
x 2	
1.0	1 最低位

乘到小数部分变为0终止
从上往下写：换算结果是 $(0.8125)_{10} = (0.1101)_2$

(3) 二、八、十六进制间的相互转换

方法：以二进制为媒介

①每3位一组二进制数对应1位八进制数

②每4位一组二进制数对应1位十六进制数

原则：①**整数**部分从**右到左**每3或4位为一组，不足3或4位则在**高位补0**

②**小数**部分从**左到右**每3或4位为一组，不足3或4位则在**低位补0**

二转八：

【例】二进制数10110.0011B按八进制书写

10110.0011B = 010 110 . 001 100 B

↓ ↓ ↓ ↓
2 6 . 1 4

结果 10110.0011B = 26.14Q或 $(10110.0011)_2 = (26.14)_8$

八转二：

【例】将八进制数37.26转换成二进制数

3 7 . 2 6
↓ ↓ ↓ ↓
011 111 . 010 110

结果 $(37.26)_8 = (11111.01011)_2$

八转十六：

【例】将 $(5103.44)_8$ 转换成十六进制数

$(5103.44)_8 = (101\ 001\ 000\ 011 . 100\ 100)_2$
 $= (\underline{1010}\ \underline{0100}\ \underline{0011} . \underline{1001})_2$
(A 4 3 . 9)₁₆

【考试题】

1、下列最大的数为 ()

A. $(1011011)_2$

B. $(164)_8$

C. $(5F)_{16}$

D. $(156)_{10}$

2、200.25D转换成二进制数为_____，八进制数为_____，十六进制数为_____，五进制数为_____。

■ 题型8：计算机的存储系统（出现的原因、结构）

1、结构：主-辅存层次

出现的原因：满足了存储器的大容量和低成本需求

2、结构：cache-主存层次

出现的原因：解决了速度与成本之间的矛盾

【考试题】

1、计算机的存储器采用分级存储体系的主要目的是（ ）

- A. 便于读写数据
- B. 减小机箱的体积
- C. 便于升级系统
- D. 解决存储容量、价格和存取速度之间的矛盾

2、对存储器的要求是_____、_____、_____。为了解决这三方面的矛盾，计算机采用多级存储体系结构。

■ 题型9：读写存储器时，CPU需要发出的信息有哪些

读：CPU需发出：地址、读命令


写：CPU需发出：地址、数据和写命令

【考试题】

当CPU对主存进行写操作时，CPU需要发出_____、_____和写命令。

■ 题型10：主存储器的分类及各自特点

■ 题型11：通过存储器的英文名称说出中文含义，例如ROM、SRAM、DRAM等



各自的特点：

1、随机存储器 (RAM)

①可以随机地按指定地址向存储单元存入或读出、或改写或删除信息，并且无论向哪个地址进行读写操作所需要的时间完全相等的存储器

②存放正在运行的程序、数据，存放各种现场输入输出的数据、中间运算结果，以及存放与外界交换的信息和作堆栈用。

2、静态随机存储器(Static RAM)

- ①有两个稳定状态表示1信息和0信息。
- ②只要不断开电源，这种稳定状态会保持不变，直到写入新信息

3、动态随机存储器(Dynamic RAM)

- ①DRAM是靠MOS电路中的电容存储电荷来表示、维持1信息和0信息。使用时需不断给电容充电才能使信息保持。
- ②线路集成度比SRAM高而成本低，是计算机主存RAM的主角

4、掩模ROM(Mask ROM)

- ①由芯片制造商在制造时写入内容，以后只能读而不能写
- ②基本存储原理是以元件的有/无来表示该存储单元的信息（1或0）

5、可编程ROM(Programmable ROM)

- ①PROM可由用户根据自己的需要来确定ROM中的内容，常见的熔丝式PROM是以熔丝的接通和断开来表示所存的信息为1或0
- ②刚出厂的产品，其熔丝是全部接通的，使用前，用户根据需要断开某些单元的熔丝（写入）是一次性写入的存储器，掉电后不会影响它所存储的内容。

6、可擦可编程ROM(Erasable PROM)

- ①可以根据用户要求用紫外线擦去旧有的存储内容，然后改写进新的程序，擦除和写入
- ②可以多次进行，且写入的内容不会因断电而丢失，能长久保存。
- ③出厂时内部存放全0或全1，由用户通过高压脉冲写入信息。

7、可电擦可编程ROM(Electrically EPROM)

可以用字擦除，也可以将全部内容擦除，重复改写的次数有限，一般为10万次。

具有电擦除功能


8、闪烁存储器(flash memory)

电可擦除、非易失性记忆器件。

【考试题】

- 1、() DRAM是静态随机存储器。
- 2、() ROM是易失性存储器。
- 3、() SRAM是非易失性存储器。

■ 题型12：输入输出系统的组成



■ 题型13：输入/输出接口的功能

- 1、实现主机和外围设备之间的数据传送控制。
- 2、实现数据缓冲，以达到主机同外围设备之间的速度匹配。
- 3、接受主机的命令，提供设备接口的状态，并按照主机的命令控制设备

■ 题型14：数据的存储格式，给出一个地址，分别说出该地址是字节地址或字地址或双字地址，对应的存储内容是什么

【知识点】

1、计算机的字（Word）与字长

字：在计算机内部传送数据时的一个数据单位称为字

字长(单字长)：每个字中的二进制位数为字长。(模型机的字长为8位，PC机的字长为32位)

例：PC机的字长为32位，则半字长，单字长，双字长各为多少？

答：半字长——16位，单字长——32位，双字长——64位

2、计算机中信息的单位

①二进制位bit：存储一位二进制数：0或1

②字节Byte：8个二进制位，D7-D0


③字Word：16位，2个字节，D15-D0

④双字DWord：32位，4个字节，D31-D0

字节

字

双字



【考试题】

- 1、() 8位的个人计算机，一个字节由8位组成，则32位的个人计算机，一个字节由32位组成。

■ 题型15: cache的地址映像方式及各自特点

1、直接映像:

优点: 实现简单, 只需利用主存地址按某些字段直接判断, 即可确定所需字块是否已在cache中。

缺点: 不够灵活, cache存储空间得不到充分利用, 降低了命中率。

2、全相联映像:

①最灵活但成本最高的一种方式。

②允许主存中的每个字块映像到cache的任何一个字块位置上, 也允许从已被占满的cache中替换出任何一个旧字块。

③访问cache时, 需和cache的全部标记进行比较才能判断出所访问的主存地址的内容是否已在cache中。

3、组相联映像:

①cache中每组有若干可供选择的块, 因而较直接映像方式灵活。

②每组块数有限, 因而代价比全相联映像方式

■ 题型16: 段式、页式、段页式虚拟存储器的虚实地址转换

1、段式虚拟存储器的虚实地址转换:

把程序按逻辑结构化成段, 例如, 过程, 子程序, 数据表, 阵列等。段作为独立的逻辑单位可以被其他程序段调用, 这样就形成了段间连接, 产生规模较大的程序。

优点: 段的分界与程序的自然分界相对应, 易于编译、管理、修改和保护

缺点: 在段间留下许多空余的零碎存储空间不好利用, 造成浪费

2、页式虚拟存储器的虚实地址转换:

把虚存空间和实存空间分成长度相等的块, 分别称为虚页和实页, 大小相同。

优点: 浪费空间少

缺点: 处理、保护和共享不方便

3、段页式虚拟存储器的虚实地址转换:

把程序按逻辑结构分段后, 再把每段分成固定大小的页。

优点: 兼取页式和段式系统的优点

缺点: 在地址映像中需要多次查表

■ 题型17：指令系统的概念，指令的格式、分类

- 1、指令系统概念：全部机器指令的集合
- 2、指令的格式：操作码：(操作数的地址)：(操作结果的存储地址)：(下一条指令的地址)
- 3、指令分类：一零地址指令、一地址指令、二地址指令、三地址指令、多地址指令

■ 题型18：微指令的概念

微指令：在微程序控制的计算机中，将由同时发出的控制信号所执行的一组微操作称为微指令。

■ 题型19：CPU的性能影响因素

时钟频率 f ：取决于硬件技术和组织
每条指令所需的平均时钟周期数CPI：取决于系统结构组织和指令集
指令条数IN：取决于系统结构的指令集和编译技术

■ 题型20：计算机CPU中，控制器的控制方式

同步控制方式、异步控制方式、联合控制方式、人工控制

■ 题型21：控制存储器容量的计算

【知识点】

1、主存容量

- ①定义：以字或字节为单位来表示的主存的存储单元总数
- ②表示：字数 \times 位数 或 字节数
- ③存储容量的单位：

千(Kilo, K) B	1KB = 1024B
兆(Mega, M) B	1MB = 1024KB = 220B
吉(Giga, G) B	1GB = 1024MB = 220KB = 230B
太(Tera, T) B	1TB = 1024GB = 220MB = 230KB = 240B

■ 题型22：运算器的组成、控制器的组成

1、运算器的组成：

- ①8个通用寄存器GR
- ②一个多功能算术/逻辑运算单元（ALU）
- ③并有4个记忆运算结果状态的标志触发器C（进位）、Z（零）、V（溢出）、S（负数）

2、控制器的组成：

- ①程序计数器PC：
- ②指令寄存器IR
- ③指令译码器或操作码译码器
- ④脉冲源及启停线路
- ⑤时序控制信号形成部件

■ 题型23：中断的定义，中断源的种类

1、中断源定义：引起中断的事件，即发出中断请求的来源。

2、中断源的种类

- ①外中断：I/O设备、定时钟等来自处理机外部设备的中断
- ②内中断：处理器硬件故障或程序出错引起的中断
- ③由Trap指令产生的软中断

■ 题型24：DMA的含义，DMA的工作方式，各自特点

1、DMA的含义：

CPU暂时放弃对主存的控制权，让输入输出设备可以直接使用总线与主存交换数据，数据传送是在DMA控制器控制下进行的。

2、DMA的3种工作方式与特点：

- ①CPU暂停方式。特点：主机响应DMA请求后，让出存储总线，直到一组数据传送完毕后，DMA控制器才把总线控制权还给CPU。
- ②CPU周期窃取方式。特点：DMA控制器与主存之间传送一个数据，占用一个CPU周期，即CPU暂停工作一个周期，然后继续执行程序。
- ③直接接访问存储器工作方式。特点：如传送数据时CPU正好不占用存储总线，则对CPU不产生任何影响。如DMA和CPU同时需要访问存储总线，则DMA的优先级高于CPU

■ 题型25：什么是总线，总线的基本特性、总线带宽的计算

1、总线：是能由多个部件分时共享的公共信息传送线路。

2、总线的基本特征

①共享：多个部件连接在同一组总线上，各部件之间相互交换的信息都可以通过这组总线传送。

②分时：指同一时刻总线只能在一对部件之间传送信息。

3、总线带宽的计算

(1) 相关概念

①总线带宽 D_r （标准传输率）：在总线上每秒传输的最大字节量，用MB/s表示

②总线周期 T ：一次总线操作中所用的时间

③总线工作的时钟频率 f ： $f=1/T$

(2) 计算方法： $D_r=D \cdot f=D/T$ （注：传输数据单位不是字节的要换算成字节）

【考试题】

1、(1) 某总线在一个总线周期中并行传送4个字节的数据，假设一个总线周期等于一个总线时钟周期，总线时钟频率为33MHz，总线带宽是多少？

(2) 如果一个总线周期中并行传送64位数据，总线时钟频率升为66MHz，总线带宽是多少？

答案：(1) $D_r = D \cdot f = 4B \times 33 \times 10^6/s = 132 \times 10^6 B/s \approx 132MB/s$

(2) $D_r = D \times f = (64/8) B \times 66 \times 10^6/s = 528 \times 10^6 B/s \approx 528MB/s$

2、在一个16位的总线系统中，若时钟频率为100MHz，总线数据周期为5个时钟周期传输一个字，计算总线的数据传输率。

答案：1个时钟周期 $= (1/100) \mu s = 0.01 \mu s$ 1个总线周期 $= 5$ 个时钟周期 $= 5 \times 0.01 = 0.05 \mu s$

数据传输率 $= (16/8) / 0.05 = 40 \times 10^6 B/s \approx 40MB/s$

■ 题型26：单机系统中的单总线、双总线和三总线结构的构成

1、单总线：使用一条单一的系统总线来连接CPU、主存和I/O设备，叫做单总线结构。

2、双总线：在单总线系统基础上，又在CPU和主存之间专门设置了一组高速的存储总线。

3、三总线：在双总线基础上增加了I/O总线形成三总线。

■ 题型27：总线结构对计算机系统性能的影响

总线结构对计算机系统性能的影响为以下三个方面：

1、最大存储容量

2、指令系统

3、吞吐量：指流入、处理和流出系统的信息的速率。

■ 题型28：总线控制器的主要任务

总线控制器的主要任务：①时序控制 ②仲裁管理 ③通信管理

■ 题型29：信息的传送方式

信息的三种传送方式：串行传送、并行传送和分时传送。

■ 题型30：常见的输入输出设备

输入设备：键盘、鼠标、光笔

输出设备：显示器、打印机

■ 题型31：指令周期、机器周期、时钟周期的关系

- 1、指令周期：完成一条指令所需的时间，包括取指令、分析指令和执行指令所需的全部时间。
- 2、机器周期：指令周期划分为几个不同的阶段，每个阶段所需的时间称为机器周期，又称CPU周期或基本周期，通常等于取指时间。
- 3、时钟周期（也称为时钟脉冲、T周期、主振周期、主频周期）是时钟频率（主频）的倒数。
- 4、关系：一个指令周期由若干个机器周期组成，每个机器周期由若干个时钟周期组成。

■ 题型32：波特率、比特率的计算

【知识点】

- 1、波特率：利用串行方式传送字符，每秒钟传送的比特位数常称为波特率
- 2、比特率：每秒钟传送的信息量（有效数据位）称为比特率。
- 3、假设数据传送速率是120个字符/秒，每一个字符格式规定包含10个比特位（起始位、停止位、8个数据位）

【考试题】

- 1、假设数据传送速率是120个字符/秒，每一个字符格式规定包含10个比特位（起始位、停止位、8个数据位）。传送的波特率是多少？比特率是多少？每个比特位占用的时间是多少？

解：波特率为 $10 \times 120 = 1200$ 波特

比特率为 $8 \times 120 = 960$ b/s

每个比特位占用的时间是波特率的倒数 $= 1/1200 \approx 0.833$ ms

- 2、在异步串行传输系统中，若每个数据帧包含1个起始位、8个数据位、1个奇校验位、1个结束位，比特率为160b/s，波特率是多少？

解：每秒传输的数据帧数 $= 160/8 = 20$ 波特率 $= (1+8+1+1) \times 20 = 220$ 波特