






endereço	dados	Codificação em Binário
0	20	Lw r2,0(r3)
4	8	Lw r1,4(r3)
8	2	Add r1,r2,r1
12	2	St r2,0(r1)

- 3 - a) Marque no DATAPATH da multiciclo quais as linhas estão sendo usadas e os sinais de controle (0,1 ou X) para durante a execução do quarto ciclo para o processamento da instrução LOAD. Justifique quais os sinais podem ser irrelevantes (valor X).
- b) O que deve ser modificado na máquina de estado e no DATAPATH para incluir uma nova instrução 111xxx ADDL RA,RB,IMM que executa a seguinte operação $RA = RA + RB + IM$. A instrução tem o formato tipo I. Adicione o(s) novo(s) estado(s) e as linhas, multiplexadores necessários no DATAPATH.



4- Marque quais as linhas ativas e os sinais de controle (0,1,X) no MIPS pipeline durante o 5 ciclo de execução do código (ADD é a primeira instrução que irá executar, BEQ é a ultima)

ADD R1,R2,R3 SUB R4,R2,R3 LW R1,0(R3) SW R7,4(R8) BEQ R2,R3, 10



5- Escreva um programa em ASSEMBLER para calcular o resto da Divisão Inteira de R1/R2. Suponha que R1 seja maior que R2. Preserve os valores de R1 e R2. O resultado deve ser escrito em R3.

Diagramas adicionais

