

دانشكده مهندسي كامييوتر


به نام خدا

تمرین سری ششم مبانی مدارهای الکتریکی و الکترونیکی

نيمسال اول 00-99، دكتر كوهي

زمان تحویل: ۱۱ دی ماه

1) در مدار شکل زیر همه ترانزیستور ها در ناحیه اشباع بایاس شده اند. حداکثر مقدار lout را بدست آورید




$$\mu_n C_{ox}(W/L)_1 = 2 \frac{mA}{V^2}$$

$$\mu_n C_{ox}(W/L)_2 = 16 \frac{mA}{V^2}$$

$$V_{TH} = 1V$$

$$R_D = 1K$$

$$0.1 \text{mA} \le I_{\text{in}} \le 1 \text{ mA}$$



$$V_{tn}=1$$
 در مدار شکل زیر $V_{n}=1$ میباشد. ولتاژهای V_{1} و V_{2} و V_{1} را در دو حالت زیر بدست $\left\{k_{n}=100\;rac{\mu A}{v^{2}}
ight.$ در مدار شکل زیر $\left\{k_{n}=100\;rac{\mu A}{v^{2}}
ight.$

a)
$$\left(\frac{w}{L}\right)_1 = \left(\frac{w}{L}\right)_2 = 20$$


b)
$$\left(\frac{w}{L}\right)_1 = \frac{3}{2} * \left(\frac{w}{L}\right)_2 = 20$$

3)توابع منطقی زیر را با استفاده از Transmission Gate طراحی کنید.

$$Y_1 = ((A+B'+D')(C+E')F)+G'(UU)$$

$$Y_2 = (A+B'+C)(D')+(G'+E)F$$


4) در مدار شکل زیر ترانزیستور های M1 و M2 مشابه هستند. مقدار W/L ترانزیستور M3 را به نحوی بدست آورید که همه ترانزیستور ها در ناحیه اشباع باشند.



۵٪در این مسئله میخواهیم اثر بارگذاری خازن را بر وارون ساز ذکر شده بررسی کنیم:

تاخیر t_p زمانی تعریف می شود که پس از تغییر ورودی، طی می شود؛ تا خروجی به ۵۰ درصد مقدار نهایی خود برسد.

الف: ثابت كنيد در صورتى كه وارونساز متقارن باشد تاخير t_{LL} و t_{LL} تقريبا برابر است با:



$$t_{p} \approx \frac{C_{L}}{K} \left[\frac{2V_{T}}{\left(V_{DD} - V_{T}\right)^{2}} + \frac{2}{\left(V_{DD} - V_{T}\right)} \ln \left(\frac{V_{DD} - V_{T}}{V_{DD}/2}\right) \right].$$

 M_{PO} OUT (راهنمایی: ترانزیستور را در ناحیه اشباع با منبع جریان و در ناحیه خطی با C_L مقاومت مدل کنید).