

دانشكده مهندسي كامپيوتر

مهلت ارسال: ساعت ۲۳ جمعه ۱۶ اردیبهشت ۱۴۰۱

حل تمرین چهار

به موارد زیر توجه کنید:


- ۱- حتما نام و شماره دانشجویی خود را روی یاسخنامه بنویسید.
- ۲- در حل سوالات به نوشتن جواب آخر اكتفا نكنيد. همه مراحل مياني را هم بنويسيد.
- ۳- کل پاسخ تمرینات را در قالب یک فایل pdf با شماره دانشجویی خود نام گذاری کرده در سامانه CW بار گذاری کنید.
 - ۴- در صورت مشاهده هر گونه مشابهت نامتعارف هر دو (یا چند) نفر کل نمره این تمرین را از دست خواهند داد.
 - ۵- هر ساعت تاخیر در ارسال تمرین ۲درصد از نمره آن را کم خواهد کرد و حداکثر تاخیر مجاز ۲۴ ساعت است.

سوالات:

۱- (۲ نمره) با کمک شش Half adder و کمترین تعداد گیت ممکن، مداری طراحی کنید که یک عدد چهاربیتی را به عنوان ورودی بگیرد و خروجی آن، حاصل چهاربیتی تفریق عدد ۵ از عدد ورودی (در سیستم نمایش اعداد مکمل ۲) باشد.

پاسخ سوال ۱)

برای این کار باید عدد چهار بیتی ورودی ($A_3A_2A_1A_0$) را با مکمل دو عدد ۵ (1011) جمع کنیم. در حالت کلی، برای جمع دو عدد ۴ بیتی، به ۴ عدد Full adder (یعنی ۸ عدد (Half adder) نیاز داریم، اما در این حالت می دانیم که مقادیر Full adder و بیت سوم عدد دوم (همان 1011) صفر هستند، پس این کار با دو Half adder و دو Full adder انجام می شود: (خروجی چهاربیتی تفریق به صورت $B_3B_2B_1B_0$ نشان داده شده است)



active-high جروحی با کمک دیکودر $\Lambda \times \mathbb{R}$ ، مدارهای زیر را طراحی کنید. در طراحی خود یک بار از دیکودری با خروجیهای active-low. استفاده کنید و یک بار از دیکودرهایی با خروجیهای Δ

الف- مداری که یک عدد سهبیتی را به عنوان ورودی دریافت می کند و سه بیت 2's complement آن را خروجی می دهد. ب- مداری که یک عدد سهبیتی را به عنوان ورودی دریافت می کند و هفت بیت Seven-segment آن را خروجی می دهد.

پاسخ سوال ۲)

الف) ابتدا Truth Table مقادير خروجي ($B_2B_1B_0$) بر اساس مقادير ورودي ($A_2A_1A_0$) را رسم مي كنيم:

$A_2A_1A_0$	$B_2B_1B_0$
000	000
001	111
010	110
011	101
100	100
101	011
110	010
111	001


حال با توجه به جدول بالا برای هر خروجی رابطهای بر اساس بیتهای ورودی و به صورت جمع مینترمها و ضرب ماکسترمها مینویسیم:

$$B_2 = \sum m(1.2.3.4) = \prod M(0.5.6.7)$$


$$B_1 = \sum m(1.2.5.6) = \prod M(0.3.4.7)$$

$$B_0 = \sum m(1.3.5.7) = \prod M(0.2.4.6)$$

می توانیم روابط جمع مینترمها را با یک دیکودر active-high و روابط ضرب ماکسترمها را با یک دیکودر active-low بسازیم:




Active-high outputs



Active low outputs

ب) خروجیها ۷ بیت a تا g هستند که در صورت ۱ بودن هر بیت، سگمنت متناظر با آن بیت روشن می شود. ابتدا جدول درستی را رسم می کنیم و با توجه به جدول روابط خروجی ها را می نویسیم:

- I	Inputs		Segments						
Α	В	С	а	b	С	d	е	f	g
0	0	0	1	1	1	1	1	1	0
0	0	1	0	1	1	0	0	0	0
0	1	0	1	1	0	1	1	0	1
0	1	1	1	1	1	1	0	0	1
1	0	0	0	1	1	0	0	1	1
1	0	1	1	0	1	1	0	1	1
1	1	0	1	0	1	1	1	1	1
1	1	1	1	1	1	0	0	0	0



$$a = \sum m(0.2.3.5.6.7) = \prod M(1.4)$$

$$b = \sum m(0.1.2.3.4.7) = \prod M(5.6)$$

$$c = \sum m(0.1.3.4.5.6.7) = \prod M(2)$$


$$d = \sum m(0.2.3.5.6) = \prod M(1.4.7)$$

$$e = \sum m(0.2.6) = \prod M(1.3.4.5.7)$$


$$f = \sum m(0.4.5.6) = \prod M(1.2.3.7)$$

$$g = \sum m(2.3.4.5.6) = \prod M(0.1.7)$$

می توانیم روابط جمع مینترمها را با یک دیکودر active-high و روابط ضرب ماکسترمها را با یک دیکودر active-low پیادهسازی کنیم:




Active high Outputs



Active low outputs

۳- (۲ نمره) در شکل زیر، توابع F و G را بیابید.



<mark>پاسخ سوال ۳)</mark> ورودی ۷، فعال یا غیر فعال بودن دیکودر را مشخص می کند. در صورت غیر فعال بودن، خروجیهای دیکودر صفر خواهند بود و در صورت فعال بودن، با توجه به مقادیر x و z، حالات مختلف را بررسی می کنیم

y	x	z	<u>ک</u> در	Ęs,		خرا	I					ь	cin	F=S	A G=C
0	•			0- 1- 2- 3-	-0 -0 -0		1	HA HA		8.3 8.3	0	1	c _o	1	0
) Dec	, دیا	رجی	خوا	9 H	A A	نی H	L L					
			0	1	2	3	S	C	S	C					
1	0	0	1	0	0	0	1	0	0	0	1	1	0	0	1
975	0	1	0	1	0	0	1	0	0	0	1	1	0	0 0 0	1
	1	0	0	0	1	0	0	0	1	0	0	1	1	0	1
	1	1	0	0	0	1	0	0	1	0	0	1	1	0	1

این سوال را با استدلال سادهتری هم میتوانیم حل کنیم:

اگر دیکودر فعال باشد (y=1)، با توجه به اینکه در هر زمان فقط یکی از خروجیهای دیکودر یک و بقیه صفر هستند، یکی از دو نیم جمع کننده در حال جمع کردن صفر و صفر است، پس جمع کننده سمت راست در حال جمع کردن صفر و یک و دیگری در حال جمع کردن صفر و یک و (y=0) خروجی هر دو نیم جمع کننده صفر است و جمع کننده سمت راست در حال جمع کردن صفر و صفر و صفر و صفر و فردن صفر و صفر و فردن سفر و صفر و فردن (y=0) است. با این توضیحات می توانیم بگوییم جمع کننده سمت راست در حال جمع کردن (y=0) و صفر و (y=0) است.

از طرفی، چه دیکودر فعال باشد و چه نباشد، بیتهای نقلی خروجی دو نیم جع کننده صفر هستند، بنابراین b همیشه یک است. بنابراین، جمع کننده سمت راست همیشه در حال جمع کردن صفر و یک و y است. پس:


 $F(x,y,z)=y\oplus 1\oplus 0=y'$ G(x,y,z)=y.1+y.0+1.0=y ۴- (۲ نمره) با کمک دو مالتی پلکسر ۲ به ۱ و کمترین تعداد گیت ممکن یک full adder بسازید.

یاسخ سوال ۴)

ابتدا Truth Table را رسم مي كنيم:

Cin	A	В	Cout	S
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

می توانیم برای هر خروجی یک MUX قرار دهیم و بیت Cin را به عنوان آدرس قرار دهیم. با توجه به جدول روابط زیر را می نویسیم:



۵- (۳ نمره) میخواهیم مداری بسازیم که یک عدد ۴ بیتی $A = a_3a_2a_1a_0$ را بگیرد و اگر A مضرب ۴ یا ۵ بود، خروجی آن یک شود. دقت کنید، صفر مضرب همه اعداد است.

الف) این مدار را با استفاده از یک مالتی پلکسر ۸ ورودی (۳ خط آدرس) طراحی کنید.


ب) این مدار را با استفاده از یک مالتی پلکسر ۴ ورودی (۲ خط آدرس) طراحی کنید.


ج) این مدار را با استفاده از گیتهایی با حداکثر دو ورودی طراحی کنید.

فرض کنید مکمل هر بیت ورودی را نیز داریم. اگر علاوه بر مدارهای ذکر شده به گیت اضافه نیز نیاز است، میتوانید از آن استفاده کنید اما مدار باید تا حد امکان ساده باشد.


پاسخ سوال ۵)

2,00	00	01	11	10
00	١	1	١	I
01	0	1	0	0
11	0	0	A	0
10	O	D	0	1





ج) تابع را به شکل SOP ساده می کنیم: (برای این قسمت، راه حلهای دیگری هم که قید استفاده از گیت دو ورودی را رعایت کرده باشد صحیح است و تعداد گیت محدودیتی ندارد.)



۶- (۲ نمره) با استفاده از یک دیمالتی پلکسر ۱ به ۴ و حداقل تعداد گیت ممکن یک مالتی پلکسر ۵ به ۱ بسازید.


یاسخ سوال ۶)

هدف این است که یک مالتی پلکسر ۵ به یک بسازیم، یعنی از بین ۵ ورودی، یکی را انتخاب کنیم و در خط خروجی بگذاریم. برای انتخاب بین ۵ ورودی، حداقل به سه بیت select نیاز داریم.

اگر قرار بود یک مالتیپلکسر ۸ به یک بسازیم باید از یک دیکودر ۳ به ۸ یا دو دیکودر ۲ به ۴ با ورودی فعال ساز (همان دی مالتیپلکسر ۲ به ۴) استفاده کنیم. حالا که سه ورودی آخر مالتیپلکسر را نداریم، پس به دیکودر (دی مالتیپلکسر) دومی هم نیازی نیست. دو بیت Select را به یک دی مالتیپلکسر دو به چهار می بندیم. ورودی آن را متمم بیت چپ Select می گذاریم. به این ترتیب، وقتی این بیت صفر است، این دی مالتیپلکسر فعال است و یکی از چهار خروجی خود را انتخاب می کند. اگر این بیت یک باشد، غیرفعال شده و هیچ کدام از چهار خروجی آن فعال نمی باشند. در این حالت، گیت and بالایی که یک ورودی اش این بیت چپ Select است، برابر با ورودی دیگرش که یک خط ورودی است، خواهد شد. خروجی این گیت، چون دی مالتیپلکسر غیرفعال است، در نهایت خروجی گیت or نهایی را تعیین خواهد کرد.


وقتهایی که دیمالتی پلکسر فعال است، این گیت and بالایی همیشه غیرفعال است، و لذا خروجی گیت or نهایی برابر ورودیای است که با خروجی فعال دیمالتی پلکسر and شدهاست.

پس میبینیم که به ازای حالتهای مختلف بیتهای select خطوط ورودی مختلف به خروجی نهایی هدایت میشوند.



۷- (۲ نمره) با استفاده از حداقل تعداد مالتی پلکسر ۸ به ۱ و یک دیکودر با کمترین تعداد ورودی و خروجی یک مالتی پلکسر ۳۲ به ۱ بسازید. اگر لازم است برای دیکودر و مالتی پلکسرهایی که استفاده می کنید ورودی فعال ساز (enable) هم درنظر بگیرید. پاسخ سوال ۷)

چهار مالتی پلکسر ۸ به یک را درنظر بگیرید. ورودیهای مالتی پلکسر هدف که ۳۲ تا است را به ترتیب به اینها متصل می کنیم. خروجی هر چهار مالتی پلکسر کوچک را به یک گیت or وصل می کنیم که خروجی این گیت، خروجی نهایی ما است. حال لازم داریم تا با توجه به مقدار ۵ بیت خط select ، در هر زمان فقط یکی از مالتی پلکسرهای کوچک فعال باشد. برای این کار، دو بیت چپ (دو به توان دو برابر چهار حالت می شود) را به یک دیکودر می دهیم و چهار خروجی این دیکودر را به خط enable مالتی پلکسرهای کوچک وصل می کنیم.



 $A = a_{n-1}a_{n-2}...a_1a_0$ و $B = b_{n-1}b_{n-2}...b_1b_0$ و $A = a_{n-1}a_{n-2}...a_1a_0$ و $A_i = a_{n-1}a_{n-2}...a_1a_0$ و $A_i = a_{n-1}a_{n-2}...a_1a_0$ و $A_i = a_{n-1}a_{n-2}...a_1$ و $A_i > B_i$ و $A_i > B_i$ و $A_i = a_{n-1}...a_i$ تعریف می کنیم: $A_i > B_i$ و $A_i = a_{n-1}...a_i$ و $A_i = a_{n-1}...a_i$ و $A_i = a_{n-1}...a_i$ بنابراین $A_i = a_{n-1}...a_i$ و $A_i = a_{n-1}...a_i$ بنابراین $A_i = a_{n-1}...a_1$ و $A_i = a_{n-1}...a_1$ و $A_i = a_{n-1}...a_1$

یک فرمول بازگشتی برای E_i و E_i و بیابید یعنی اینها را بر حسب E_{i+1} و E_{i+1} و E_{i+1} بنویسید. سپس شکل منطقی و بلوک E_i فرمول بازگشتی برای E_i و E_i بیابید یعنی اینها را E_i بیابید یعنی E_i و E_i بیابید دیاگرام مدار را رسم کنید. اگر این بلوک دیاگرام را E_i بنامیم، با کمک این بلوک E_i و E_i بیتی E_i و E_i و E_i و E_i و E_i مقایسه کنید. (منظور از E_i و E_i به ترتیب E_i و E_i و E_i و E_i است.)

پاسخ سوال ۸)

یعنی: $A_i = B_i$ وقتی یک میشود که E_i

 $a_{n-1}...a_{i+1}a_i = b_{n-1}...b_{i+1}b_i$

به عبارتی E_i وقتی یک می شود که $a_i = b_i$ و $a_{n-1} \dots a_{i+1} = b_{n-1} \dots b_{i+1}$ و بنابراین E_i بنابراین به عبارتی از می شود که E_i بنابراین

$$E_i = E_{i+1}.(a_i \odot b_i)$$


 $a_{n-1}...a_{i+1}a_i < b_{n-1}...b_{i+1}b_i$ يعنى $A_i < B_i$ يابس: $A_i < B_i$ يابس: $A_i < B_i$ يعنى $A_i < B_i$ يابس: $A_i < B_i$ يابس: $A_i < B_i$ يعنى $A_i < B_i$ يابس: $A_i < B_i$ يابس: $A_i < B_i$ يعنى $A_i < B_i$ يابس: $A_i < B_i$ يابس: $A_i < B_i$ يعنى $A_i < B_i$ يعنى $A_i < B_i$ يابس: $A_i < B_i$ يعنى $A_i < B_i$ يابس: $A_i < B_i$ يعنى $A_i < B_i$ يعنى $A_i < B_i$ يعنى $A_i < B_i$ يعنى $A_i < B_i$ يابس: $A_i < B_i$ يعنى $A_i < B_i$


$$L_i = L_{i+1} + E_{i+1}(\overline{a}_i.b_i)$$

وقتی یک میشود که $a_i > b_i$ یعنی $a_{n-1} \dots a_{i+1} a_i > b_{n-1} \dots b_{i+1} b_i$ یعنی $a_i > b_i$ یعنی $a_{n-1} \dots a_{i+1} = b_{n-1} \dots b_{i+1}$ یعنی $a_{n-1} \dots a_{i+1} > b_{n-1} \dots b_{i+1}$


$$G_i = G_{i+1} + E_{i+1}(a_i.\overline{b}_i)$$

پس شکل منطقی و بلوک دیاگرام مدار، به صورت زیر است:






با کمک این بلوک دیاگرام C برای مقایسه دو عدد چهاربیتی داریم:




۹- (۱ نمره) در شکل زیر معادله خروجی z را به ساده ترین شکل ممکن بنویسید.



پاسخ سوال ۹)

برای سادگی توضیح مقدار میانی X روی شکل مشخص شده:



با توجه به دو بافر سمت چپ مدار، مقدار X در صورتی که b یک باشد برابر با ۱ و در غیر این صورت برابر با c می شود. پس داریم: X = b + b'. C = b + c

همچنین با توجه به دو بافر سمت راست مدار، مقدار z در صورتی که a یک باشد برابر با b' و در غیر این صورت برابر با X میشود. پس داریم:

$$z = a.b' + a'.X$$

= $a.b' + a'.(b + c) = a.b' + a'.b + a'.c$