## تمرین شمارهی ۱.

مهلت ارسال: سهشنبه، ۲۹ اسفند ۱۱:۰۹، ۱۱:۰۹ عصر

توصيف يك جمع كننده با الگوريتم Shift And Add را به زبان ASM بنويسيد.

سپس جدول شبیهسازی را رسم کنید.

در نهایت Control Unit و Data Path را سنتز کنید.

## تمرین شمارهی ۲.

مهلت ارسال: جمعه، ۱۰ فروردین ۱٤٠٣، ۱۱:٥٩ عصر

یک جمع کننده انتشاری ۸ بیتی را پیاده سازی کنید.

در این تمرین بایستی واحد اصلی جمع کننده و واحد FullAdder به صورت ساختاری طراحی شده اما واحد HalfAdder به صورت رفتاری باشد.

تأخیر واحدهای مختلف به صورت مقابل است (تأخیرها بر حسب نانوثانیه هستند): OR: O - Sum:3 - Carry:2 ابتدا تأخیر جمع کننده را به صورت تئوری محاسبه نمایید سپس برای پیادهسازی خود یک تستبنچ بنویسد که در آن بیشترین تأخیر جمع کننده را نشان دهد. کد verilog پیادهسازی شده به همراه خروجی شبیه سازی ModelSim در گزارش خود ارسال کنید. نتایج شبیهسازی و محاسبات تئوری خود را مقایسه نمایید.

## تمرین شمارهی ۳.

**مهلت ارسال:** دوشنبه، ۲۷ فروردین ۱٤٠٣، ۱۱:٥٩ عصر

با استفاده از توصیف رفتاری یک حافظه با ظرفیت ۱ کیلوبایت طراحی نمایید.

این حافظه دارای ۱۰ بیت خط آدرس و ۸ بیت خط داده میباشد.

خط دادهی این واحد از نوع inout است. برای این طراحی یک تستبنچ بنویسید تا عملکرد خواندن و نوشتن داده روی/از حافظه بررسی شود.