تمرین سوم

توجه: انجام تمرینات به صورت انفرادی است.

بخش اول:

(۱) یک حافظه همزمان به عمق ۵۱۲ و عرض ۱۶ طراحی کنید که دارای دو پورت دوطرفه A و B با قابلیت خواندن/ نوشتن در هر دو پورت باشد. در حافظه های دو پورت در یک پالس ساعت امکان دارد یک پورت خانه ای از حافظه که پورت دیگر می خواهد بر روی آن بنویسد را بخواند. در این حالت باید ابتدا داده خوانده شود و سپس بر روی آن خانه از حافظه نوشته شود. اگر هر دو پورت در یک پالس ساعت بخواهند در یک خانه از حافظه بنویسند باید داده پورت B در خانه حافظه نوشته شود و سیگنال w و w با هم یکسان است.

برای طراحی خود testbench نوشته تا از صحت طراحی خود مطمئن شوید.


بخش دوم: با ذكر دليل به سوالات زير پاسخ دهيد.

۲) کدام توصیف وریلاگ زیر معادل ماشین حالت متناهی مقابل است؟ (i ورودی و o خروجی است)

```
reg i; reg [1:0] o;
                                           always @(posedge clock) begin
                                             if (i === 1'b1)
                0/01
                                                o = 2'b00;
                              В
                                             else
                                                o = o + 1'b1;
                1/00
                                           end
1/00
                                           reg i; reg [2:0] o;
                                                                             ت)
         0/10
                       0/00
                                           always @(posedge clock, i) begin
                          1/00
                                             if (i == 1'b1)
                                                o = 2'b00;
                                             else
                0/11
                                                o = o + 1'b1;
                                           end
```

```
reg i; reg [2:0] o;
                                  الف)
always @(i) begin
  if (i == 1'b1)
     o = 2'b00;
  else
     o = o + 1'b1;
end
reg i; reg [1:0] o;
always @(posedge clock) begin
  case (o)
  2'b00 : o = 2'b01;
  2'b01 : o = i ? 2'b00 : 2'b10;
  2'b10 : o = i ? 2'b00 : 2'b11;
  2'b11 : o = 2'b00;
  endcase
end
```

٣) كدام توصيف وريلاگ زير معادل مدار مقابل است؟ (مقدار ابتدايي فيليپ فلاپها صفر است)



```
q[0] \le q[1];
                                                                                q[0] \le q[1];
                                    q[1] \le q[0];
                                                                                q[1] \le q[0];
                                 end
                                                                             end
                                 reg [1:0]q = 2'b00;
                                                                      ت)
                                                                             reg [1:0]q = 2'b00;
                                                                                                                  پ)
                                 always @(negedge clk) begin
                                                                             always @(negedge clk) begin
                                    q[0] \le q[1];
                                                                                q[0] \le q[1];
                                    @(negedge clk)
                                                                                @(\text{negedge clk}) q[0] \le q[1];
                                    q[0] \le q[1];
                                                                                q[1] \le q[0];
                                    q[1] \le q[0];
                                                                                @(\text{negedge clk}) \neq [1] \leq q[0];
                                 end
                                                                             end
                         ۴) اگر هر گیت تأخیری برابر با ۲ داشته باشد؛ کدام توصیف وریلاگ زیر، معادل مدار مقابل است؟
 Enable
        reg out = 1'b0;
                                                                   reg out = 1'b0;
                                                                                                           الف)
        always @(enable, out) begin
                                                                   always @(enable, out) begin
           out <= #2 (enable ? ~out : 1'b0);
                                                                      out = \#10 (enable ? \simout : 1'b0);
        end
                                                                   end
        reg out = 1'b0;
                                           ت)
                                                                   reg out = 1'b0;
                                                                                                            پ)
        always @(enable, out) begin
                                                                   always @(enable, out) begin
           out \leq \#10 (enable ? \simout : 1'b1);
                                                                      out = \#2 (enable ? ~out : 1'b1);
        end
                                                                   end
                                                                                 ۵) کدام توصیف زیر بدون خطا است؟
module a(x, y);
                                                             module a(output reg x, y);
                                                                                                          الف)
                                          <u>(</u>ب
input x, y;
                                                             always
always @(x, y)
                                                                y <= 0;
   x <= 0:
endmodule
                                                              endmodule
module a(x, y);
                                                             module a(input reg x, y);
                                                                                                          پ)
                                          ت)
                                                             always @(x, y)
output x, y;
                                                                 #10 \text{ v} \le 0;
assign x = y;
endmodule
                                                             endmodule
```

reg [1:0]q = 2'b00;

always @(negedge clk) begin

ر ب

الف)

reg [1:0]q = 2'b00;

always @(negedge clk) begin