سؤالات میان ترم - ترم دوم سال تحصیلی ۱۴۰۲-۱۴۰۳ - درس طراحی سیستمهای دیجیتال

از بین سؤالات زیر را <u>به فقط ۲ سؤال</u> پاسخ دهید که مجموع آن بین ۱۲۰ تا ۱۲۰ نمره شود و تا روز شنبه ۲۹ اردیبهشتماه ساعت ۲۳:۵۹ پاسخ را به همراه کد و مستندات پیادهسازی و ارائه توضیحات کامل در کوئرا آپلود نمایید. نمره ۱۰۰ نمره کامل این آزمون است و نمره بین ۱۰۰ تا ۱۲۰ بهعنوان نمره تشویقی محسوب خواهد شد. لطفاً در انتخاب سؤالات دقت نمایید؛ زیرا حل بیش از ۲ سؤال منجر به افزایش نمره شما <u>نخواهد شد</u>. برای حل برخی سؤالات نیاز است مفاهیمی را از اینترنت مطالعه کرده و با آنها آشنا شوید، این روند معمول امتحانات take-home است.

سؤال ١:

یک ماژول وریلاگ با نام $STACK_BASED_ALU$ برای اعداد صحیح علامتدار n بیتی طراحی کنید. ماژول باید دارای ورودیها و خروجیهای زیر باشد:

input_data: ورودی n بیتی

output_data: خروجی n بیتی

opcode: opcode ورودي 3-bit (مشخص كردن عملياتي كه بايد انجام شود)

overflow: خروجی بیت سرریز

(توجه: اگر خروجی/ورودی دیگری هم نیاز است به ماژول بیفزایید)

ماژول باید از عملیات زیر پشتیبانی کند:

Opcode '100': Addition Opcode '101': Multiply Opcode '110': PUSH Opcode '111': POP

Opcode '0xx': No Operation (the term 'x' means 0 or 1)

عملوندهای Opcode ضرب و جمع دو عدد بالایی پشته است. دقت کنید نتیجه عملیات ضرب/جمع در خروجی ماژول در دسترس خواهند بود و تغییری در پشته ایجاد نخواهند کرد.

الف) برای طراحی خود testbench نوشته و آن را برای ۱های ۴، ۸، ۱۶ و ۳۲ شبیه سازی کنید تا از صحت کارکرد آن مطمئن شوید. در آزمون خود بررسی صحت بیت سرریز را فراموش <u>نکنید</u> (۴۰ نمره).

ب) با استفاده از ماژول STACK_BASED_ALU ماژول دیگری نوشته که بتواند عباراتی مانند عبارات زیر را ابتدا به پسوندی تبدیل کند و سپس نتیجه آن را محاسبه کند (۲۰ نمره).

2 * 3 + (10 + 4 + 3) * -20 + (6 + 5)


سؤال ۲:

الف) با استفاده از مدار Linear-feedback shift register یک ماژول تولید اعداد شبهتصادفی طراحی کنید که بتواند شبیهسازی مناسبی از عمل پرتاب یک جفت طاس در اختیار کاربر قرار دهد. برای ماژول خود Stimulus Block نوشته و طراحی خود را شبیهسازی کنید (۴۰ نمره)

ب) مدار خود را برای یک FPGA به انتخاب خود سنتز کنید. از گزارشهای سنتز، بیشترین فرکانس ممکن برای این مدار را با ذکر دلیل مشخص کنید (۱۰ نمره).

سؤال ٣:

یک سوئیچ پورت RS-232 با قابلیت سوئیچ بین ۴ پورت RS-232 مانند شکل طراحی کنید. در این سوئیچ ۴ ورودی RS-232 وجود دارد که فقط یکی از آنها می تواند به خروجی متصل شود. تغییر اتصال ورودیها به خروجی توسط کلید فشاری قابل انجام است. به این صورت که از پورت ۱ شروع می کند و با هر بار فشار به پورت بعدی متصل می شود (بعد از پورت ۴ دوباره به پورت ۱ متصل می گردد). طراحی خود را برای baudrateهای ۹۶۰۰ و ۱۱۵۲۰۰ و با تنظیم N-۱-8 مورد آزمون قرار دهید (۵۰ نمره).



سؤال ۴:

الف) یک ماژول حافظه با دسترسی تصادفی (RAM) همزمان برای یک پردازنده با طول کلمه ۳۲ بیت با استفاده از زبان وریلاگ طراحی کنید که دادههای یک کلمه به صورت Big-Endian ذخیره سازی شوند. ماژول باید دارای ورودی و خروجی های زیر باشد:

data_in: داده ورودی ۳۲ بیتی

address: آدرس ورودی ۱۶ بیتی

write_enable: ورودی ۱ بیتی برای فعال کردن نوشتن

read_enable: ورودی ۱ بیتی برای فعال کردن خواندن

data_out: داده خروجی ۳۲ بیتی

(توجه: اگر خروجی/ورودی دیگری هم نیاز است به ماژول بیفزایید)

برای طراحی خود testbench نوشته و آن را شبیهسازی کنید تا از صحت کارکرد آن مطمئن شوید (۴۰ نمره).

ب) طراحی خود را تغییر دهید تا دادههای یک کلمه بهصورت Little-Endian ذخیرهسازی شوند. برای طراحی خود testbench نوشته و آن را شبهسازی کنید تا از صحت کار کرد آن مطمئن شوید (۱۰ نمره).

سؤال ۵:

مدار کنترل یک آسانسور برای یک ساختمان چهارطبقه (همکف + ۴ طبقه) را طراحی کنید. ورودیهای این مدار به ازای هر طبقه و همکف یک حسگر ورود به طبقه و یک حسگر خروج از طبقه است. زمانی آسانسور در یک طبقه یا همکف متوقف می شود که هر دو حسگر حضور آسانسور را تشخیص دهند. همچنین در همکف و هر طبقه یک دکمه فشاری جهت درخواست آسانسور و درون آسانسور که دکمه فشاری جهت تعیین مقصد آسانسور تعبیه شده است. موتور این آسانسور با دو خروجی یکی برای تعیین جهت حرکت

(بالا/پایین) و دیگری برای تعیین وضعیت آسانسور (توقف/حرکت)، کنترل می گردد. در این آسانسور اولویت بر اساس زمان فشرده شدن دکمهها تعیین می شود. با این حال در مسیر حرکت اگر دکمهای فشرده شود؛ آسانسور در آن طبقه هم توقف می کند. به این معنا که اگر آسانسور طبقه ۲ باشد و دکمه طبقه ۵ و طبقه ۱ هر دو فشرده شوند. با این تفاوت که دکمه طبقه ۵ زودتر فشرده شده باشد. آسانسور به سمت بالا می رود. در این فاصله و قبل از گذر از طبقه ۴، اگر دکمه طبقه ۴ هم فشرده شود. آسانسور در طبقه ۴ هم توقف می کند؛ ولی همچنان به سمت بالا می رود و پس از توقف در طبقه ۵ به سمت پایین می رود. زمان توقف در هر طبقه را برابر با ۱۰۰ پالس ساعت در نظر بگیرید. نیاز به کنترل درب و رودی آسانسور نیست. مدار خود را برای سناریوهای متفاوت مورد آزمون قرار دهید. دقت کنید اگر تمامی سناریوهای ممکن را مدنظر قرار ندهید؛ نمره کامل را نخواهید گرفت (۶۰ نمره).

سؤال ۶:

یک ماژول وریلاگ برای فلیپفلاپ نوع D طراحی کنید و با استفاده از آن یک شمارنده حلقوی جانسون N بیتی طراحی بسازید. مدار خود را برای Nهای λ ، λ و λ و λ مورد آزمون قرار دهید. دقت کنید در این سؤال از ویژگی پارامتر برای تعیین λ و دستور generate برای ساخت شمارنده با λ فلیپفلاپ نوع λ استفاده کنید (λ نمره).

سؤال ٧:

یک پردازنده آرایهای ۱ ۵۱۲ بیتی برای اعداد صحیح طراحی کنید که دارای ۳ بخش زیر است:

- ۱) یک رجیستر فایل با قابلیت ذخیرهسازی ۴ آرایه ۵۱۲ بیتی با نامهای A1 تا A4
- A3 یک واحد ریاضی که قابلیت انجام ضرب و جمع را دارا باشد. ورودی این واحد ریاضی A1 و A2 و خروجی کمارزش آن در A4 است.
- ۳) دارای یک حافظه با عمق ۵۱۲ و عرض ۳۲ بیت. این پردازنده امکان بارگزاری/ذخیرهسازی ۱۶ خانه پشتسر هم از حافظه را دارا است.

مجموعه دستورات این پردازنده شامل: ۱) بارگزاری از حافظه در یکی از ثباتها ۲) ذخیرهسازی از یکی از ثباتها به حافظه ۳) جمع واحد ریاضی ۴) ضرب واحد ریاضی است.

این پردازنده را با زبان وریلاگ طراحی کنید و برای اطمینان از صحت طراحی مدار خود را برای حالات مرزی مورد آزمون قرار دهید. دقت کنید اگر ورودیها/خروجیهای دیگری مانند پرچههای وضعیت نیاز است به پردازنده بیفزایید (۶۰ نمره).

سؤال ٨:

مداری برای مدیریت پارکینگ دانشگاه طراحی کنید که امکانات زیر را داشته باشد:

- ۱) اولویت فضای پارکینگ با اساتید و کارمندان دانشگاه است و این ظرفیت بر اساس آمار حداکثر ۵۰۰ خودرو تعیین گردیده است.
 - ۲) باتوجهبه اینکه فضای کل پارکینگ ۷۰۰ خودرو است از ساعت ۸ تا ۱۳ فقط ۲۰۰ ظرفیت خالی برای ورود آزاد موجود است.
- ۳) از ساعت ۱۳ تا ۱۶ به ازای هر ساعت ظرفیت ورود آزاد ۵۰ خودرو افزایش مییابد و در ساعت ۱۶ ظرفیت ورود آزاد به ۵۰۰ خودرو می رسد.

الف) اگر در هنگام ورود/خروج خودرو یک سیگنال ورودی به مدار نوع آن را مشخص کند (دانشگاه/آزاد)؛ با زبان وریلاگ مداری را توصیف کنید که دارای ورودیها/خروجیهای زیر باشد:

خروجيها	
uni_parked_car	تعداد خودروهایی متعلق به دانشگاه که در پارکینگ پارک شدهاند.

¹ Vector Processor

sor

parked_care	تعداد خودروهای پارک شده در پارکینگ مربوط به ظرفیت آزاد	
uni_vacated_space	تعداد فضای خالی متعلق به دانشگاه	
vacated_space	تعداد فضاهای خالی مربوط به ظرفیت آزاد	
uni_is_vacated_space	آیا فضای خالی برای دانشگاه موجود است؟	
is_vacated_space	آیا فضای خالی برای ظرفیت آزاد موجود است؟	
ورودیها		
car_entered	ورود ی <i>ک خ</i> ودرو	
is_uni_car_entered	آیا خودرو وارد شده متعلق به دانشگاه است؟	
car_exited	خروج یک خودرو	
is_uni_car_ exited	آیا خودرو خارج شده متعلق به دانشگاه است؟	

درصورتی که نیاز به ورودی ها/خروجی های دیگری هم است آن را با ذکر دلیل به طراحی خود بیفزایید و جهت اطمینان از صحت عملکرد مدار، مدار خود را مورد آزمون قرار دهید (۵۰ نمره).

ب) مدار خود را برای یک FPGA به انتخاب خود سنتز کنید. از گزارشهای سنتز، بیشترین فرکانس ممکن برای این مدار را با ذکر دلیل مشخص کنید (۱۰ نمره).