

دانشکده مهندسی کامپیوتر

مهلت تحویل ساعت ۲۴ روز جمعه ۱۸ خرداد

تمرین امتیازی

به موارد زیر توجه کنید:

- ۱- حتما نام و شماره دانشجویی خود را روی پاسخنامه بنویسید.
- ۲- کل پاسخ تمرینات را در قالب یک فایل pdf با شماره دانشجویی خود نام گذاری کرده در سامانه CW بار گذاری کنید.
 - ۳- این تمرین ۱۰۰ نمره دارد که معادل یک نمره از نمره کلی درس است.
 - ۴- در صورت مشاهده هر گونه مشابهت نامتعارف هر دو (یا چند) نفر کل نمره این تمرین را از دست خواهند داد.
- ۱- (۲۰ نمره) به سوالات زیر پاسخ دهید. در هر بند فرض کنید اگر برای اجرای بخشی از برنامه از i پردازنده استفاده شود، سرعتِ اجرای آن بخش i برابر می شود.

الف- فرض کنید x کسری از یک برنامه است که فقط به صورت سریال قابل اجرا است. بقیهٔ برنامه را می توان روی هر تعداد پردازنده، p=10 به صورت موازی اجرا کرد. اگر بخواهید با داشتن p پردازنده، به تسریع S برسید، بیشینهٔ x چقدر است؟ بیشینهٔ x را به ازای p=10 به صورت موازی اجرا کرد. اگر بخواهید با داشتن p پردازنده، به تسریع p=10 به دست آورید.

$$s = \frac{T}{xT + \frac{(1-x)T}{p}} = \frac{p}{xp + 1 - x} \implies x = \frac{p - s}{s(p-1)}$$

$$8 = \frac{10}{10x + 1 - x} \implies 72x = 2 \implies x = 0.028$$

یعنی اگر بخواهیم با ۱۰ پردازنده به تسریع ۸ برسیم، فقط ۲٫۸٪ از برنامه می تواند به صورت سریال اجرا شود.

ب- حال فرض کنید F(i,p) کسری از یک برنامه است که با داشتن p پردازنده می تواند روی i پردازنده اجرا شود. بنابراین: $\sum_{i=1}^{p} F(i,p) = 1$

با استفاده از قانون آمدال، تسریع حاصل از به کارگیری p پردازنده برای اجرای برنامه را به دست آورید.

$$speedup = \frac{1}{\sum_{i=1}^{p} \frac{F(i, p)}{i}}$$

= اجرای یک برنامه روی یک پردازنده T ثانیه زمان میبرد. اگر بدانیم بخشهای مختلف برنامه طبق جدول زیر قابلیت اجرا روی چند پردازنده را دارند، تسریع حاصل از اجرای این برنامه را زمانی که Λ پردازنده داریم حساب کنید.

Fraction of T	20%	20%	10%	5%	15%	20%	10%
processors (p)	1	2	4	6	8	16	128

$$ExecTime(8) = \left(0.2 + \frac{0.2}{2} + \frac{0.1}{4} + \frac{0.05}{6} + \frac{0.45}{8}\right)T = 0.39T$$

$$speedup = \frac{T}{0.39T} = 2.57$$

۲۰ (۲۰ نمره) فرض کنید برنامهای قرار است روی یک کامپیوتر چندپردازنده با ساختار (NUMA (Nonunifor Memory Access) اجرا شود. در این ساختار، هر پردازنده یک حافظهٔ محلی دارد ولی می تواند در صورت لزوم به حافظهٔ سایر پردازنده ها هم دسترسی داشته باشد. طبعا دسترسی به حافظهٔ محلی بسیار سریع تر از دسترسی به حافظه های دور (حافظه های سایر پردازنده ها) خواهد بود. فرض کنید در یک کامپیوتر ۳۲ پردازنده ای، ارجاع به حافظهٔ محلی در ۱۰ و ارجاع به حافظهٔ راه دور در ۱۰۰ نانوثانیه انجام می شود. فرض کنید در یک کامپیوتر ۳۲ پردازنده ای (دانی که همه ارجاع ها در حافظهٔ نهان محلی قرار دارند) برابر با ۱۰۵ است. نرخ ساعت این پردازنده ۴ گیگاهر تز است و CPI پایه (زمانی که همه ارجاع ها در حافظهٔ نهان محلی ۹۰٪ است. در این صورت CPI می می دانیم ۲۰/۰٪ از دستورات نیاز به ارجاع به حافظهٔ دور دارند و نرخ برخورد در حافظهٔ نهان محلی ۹۰٪ است. در این صورت متوسط چقدر خواهد بود؟

$$CPI_{localMemAccess} = 0.998 \times (1 - 0.9) \times 10 \times 4 = 3.992$$

$$CPI_{remoteMemAccess} = 0.002 \times 100 \times 4 = 0.8$$

$$CPI_{avg} = CPI_{base} + CPI_{localMemAccess} + CPI_{remoteMemAccess} = 0.5 + 3.992 + 0.8 = 5.3$$

۳- (۲۰ نمره) ابتدا یک مدار رسم کنید که یک عدد چهار بیتی را با یک جمع کند. سپس مدار دیگری رسم کنید که یک عدد چهاربیتی را منهای یک کند. درنهایت این دو مدار را با هم طوری ترکیب کنید و مداری رسم کنید که یک ورودی کنترلی x دارد که اگر صفر باشد، عدد چهار بیتی ورودی منهای یک می شود. هر سه مدار را با حداقل تعداد گیتهای پایه بسازید.

پاسخ:

برای این که عددی را با یک جمع کنیم یا منهای یک کنیم، باید از یک نیمافزا (half adder) و سه تمامافزا (full) معددی را با یک جمع کنیم یا منهای آن ۲۰۰۱ یا ۱۱۱۱ باشد. اگر بخواهیم مدار را با کمترین تعداد گیتهای پایه بسازیم، کافی است داخل جمع کننده ها را ساده کنیم.

برای بیت اول داریم:


$$s_0 = a_0 \oplus 1 = a'_0$$
, $c_1 = a_0 \cdot 1 = a_0$


برای بیت دوم هنگام جمع با یک، داریم:

$$s_1 = a_1 \oplus 0 \oplus a_0 = a_1 \oplus a_0$$
 $c_2 = a_1 \cdot 0 + a_0 \cdot 0 + a_1 \cdot a_0 = a_1 \cdot a_0$

برای بیت دوم هنگام منهای یک، داریم:

 $s_1 = a_1 \oplus 1 \oplus a_0 = a_1 \odot a_0$ $c_2 = a_1.1 + a_0.1 + a_1.a_0 = a_1 + a_0$:بیتهای بعدی نتیجه را هم به همین شکل ساده می کنیم و در نتیجه به مدارهای زیر می رسیم:





مدار سمت چپ را به شیوهٔ دیگری هم می توانیم بسازیم که چند گیت اضافه تر نیاز دارد اما در عوض ترکیب کردن دو مدار برای ساخت مدار نهایی ساده تر می کند. در این روش، می توانیم به جای جمع کننده از تفریق کننده استفاده کنیم. خروجی های این تفریق کننده را $d_0 \dots d_3 \dots d_3$ و بیت های قرضی را $d_1 \dots d_3 \dots d_3$ می نامیم.

برای بیت اول داریم:

$$d_0 = a_0 \oplus 1 = a'_0, \quad b_1 = a'_0, 1 = a'_0$$

برای بیت دوم داریم:


$$d_1 = a_1 \oplus 0 \oplus b_1 = a_1 \oplus a'_0$$
 $b_2 = a'_1 \cdot 0 + b_1 \cdot 0 + a'_1 \cdot b_1 = a'_1 \cdot a'_0$

برای بیت سوم داریم:

$$d_2 = a_2 \oplus 0 \oplus b_2 = a_2 \oplus b_2$$
 $b_3 = a'_2 \cdot 0 + b_2 \cdot 0 + a'_2 \cdot b_2 = a'_2 \cdot b_2$


و بالاخره برای بیت چهارم:

 $d_3 = a_3 \oplus b_3$



وقتی دو مدار را با هم ترکیب کنیم و از یک ورودی x برای انتخاب جمع یا تفریق استفاده کنیم، به این معنا است که میخواهیم بسته به مقدار x عدد $a_3a_2a_1a_0$ را با یک جمع یا منهای یک کنیم. با توجه به این که نیازی به تولید بیت نقلی خروجی نداریم، این عمل را میتوانیم طبق مدار زیر انجام دهیم.

در این مدار، اگر x=1 مدار مثل یک تفریق کننده عمل می کند و اگر x=0 مدار مثل جمع کننده عمل خواهد کرد.



۴- (۲۰ نمره) در یک پردازنده که با سرعت ۱/۱ گیگاهرتز اجرا می شود، متوسط Pri بدون دسترسی به حافظه ۱/۲ است. دسترسی به حافظهٔ این حافظهٔ داده فقط توسط دستورات load (۲۰٪ از تمام دستورات) و store و افظهٔ داده فقط توسط دستورات load (۲۰٪ از تمام دستورات) انجام می شود. سیستم حافظهٔ این کامپیوتر از دو حافظهٔ نهان L1 جداگانه برای داده و دستور تشکیل شده است که زمان دسترسی آن یک نانوثانیه است. ظرفیت هر دو حافظهٔ نهان I-cache و I-cache ۳۲ D-cache و هر دو به صورت مستقیم نگاشت شده اند. نرخ فقدان در Tr-cache و الاوکهای آن ۱۶ بایتی است و سازوکار نوشتن آن ۳۲ بایتی است و سازوکار نوشتن آن ۳۲ بایتی است و سازوکار نوشتن آن ۵۱ کی بافر برای نوشتن وجود دارد که در ۹۵٪ موارد تأخیر نوشتن را حذف می کند. حافظهٔ نهان L2 یکپارچه است، ظرفیت آن ۵۱۲ کیلوبایت و دارای بلوکهای ۶۴ بایتی و زمان دسترسی ۱۵ نانوثانیه است. این حافظه نهان L2 کلمه از طریق یک گذرگاه دادهٔ ۱۲۸ بیتی به حافظه نهان ۱۲ متصل شده است که با سرعت ۲۶۶ مگاهرتز کار می کند و می تواند یک کلمه می نانوثانیه است. همچنین بیت dirty بیتی را در هر چرخه انتقال دهد. نرخ برخورد (hit rate) برای ارجاعات به حافظهٔ نهان کا ۸۰٪ است. همچنین بیت ۱۲۸ می می تواند با نرخ یک کلمه در هر چرخه از گذرگاه حافظه اصلی ۴۰ نانوثانیه است و پس از آن هر تعداد کلمهٔ ۱۲۸ بیتی می تواند با نرخ یک کلمه در هر چرخه از گذرگاه حافظه اصلی با نرخ ۱۲۳ مگاهرتز به حافظهٔ کا منتقل شود.

الف- زمان متوسط دسترسى به دستورات چقدر است؟

ب- زمان متوسط خواندن دادهها چقدر است؟

ج- زمان متوسط نوشتن دادهها چقدر است؟

د- دسترسی به حافظه به طور متوسط چند چرخه طول می کشد؟

پاسخ:

گذرگاه L2 به L2 بیت معادل ۱۶ بایت است و نرخ آن ۲۶۶ مگاهرتز است. بنابراین انتقال هر ۱۶ بایت (برای گذرگاه L2 به L2 بایت (برای D-cache) در این گذرگاه یک و انتقال هر ۳۲ بایت (برای L2 در این گذرگاه یک و انتقال هر ۳۲ بایت (برای L2 در این گذرگاه یک و انتقال هر ۳۲ بایت (برای L3 در این گذرگاه یک و انتقال هر ۳۲ بایت (برای L3 در این گذرگاه یک و انتقال هر ۳۲ بایت (برای L4 در این گذرگاه یک و انتقال هر ۳۲ بایت (برای L4 در این گذرگاه یک و انتقال هر ۳۲ بایت (برای L4 در این گذرگاه یک و انتقال هر ۳۲ بایت (برای L4 در این گذرگاه یک و انتقال هر ۳۲ بایت (برای کارد در این گذرگاه یک و انتقال هر ۳۲ بایت (برای کارد در این گذرگاه یک و انتقال هر ۳۲ بایت (برای کارد در این گذرگاه یک و انتقال هر ۳۲ بایت (برای کارد در این گذرگاه یک و انتقال هر ۳۲ بایت (برای کارد در این گذرگاه یک و انتقال هر ۳۲ بایت (برای کارد در این گذرگاه یک و انتقال هر ۳۲ بایت (برای کارد در این گذرگاه یک و انتقال هر ۳۲ بایت (برای کارد در این گذرگاه یک و انتقال هر ۳۲ بایت (برای کارد در این گذرگاه یک و انتقال هر ۳۲ بایت (برای کارد در این کارد در این گذرگاه یک و انتقال هر ۳۲ بایت (برای کارد در این کارد در این گذرگاه یک و انتقال هر ۳۲ بایت (برای کارد در این کارد در این گذرگاه یک و انتقال هر ۳۲ بایت (برای کارد در این کارد در کارد

 $L2ToIcache = L2Access + L2ToIcacheBus = 15 + 2 \times \frac{1000}{266} = 22.5 \text{ ns}$

 $L2ToDcache = L2Access + L2ToDcacheBus = 15 + 1 \times \frac{1000}{266} = 18.8 \, ns$

وقتی در زمان خواندن از I-cache فقدان رخ می دهد، علاوه بر این که باید داده را از L2 بخوانیم، در L2 از موارد باید دادهٔ جایگزین شده را در هم در L2 بنویسیم، چون سازو کار نوشتن در I-cache در نظر گرفته ایم، بنابراین:

 $L2TolcacheMissPenalty = L2Tolcache + 0.5 \times L2Tolcache = 22.5 \times 1.5 = 33.75 ns$

گذرگاه حافظهٔ اصلی به L2 هم ۱۶ بایتی و نرخ آن ۱۳۳ مگاهرتز است، بنابراین انتقال هر ۶۴ بایت در این گذرگاه چهار چرخهٔ $\frac{1}{100}$ میلی ثانیه ای طول می کشد.

 $MemToL2 = MemAccess + MemToL2Bus = 60 + 4 \times \frac{1000}{133} = 90 \ ns$

حالا مى توانيم به سوالات هر بند پاسخ دهيم:

الف-

 $access_{inst} = hitTime + missRateIcache \times (L2ToIcache + missRateL2 \times MemReadMissPenalty)$ = $1 + 0.02 \times (33.75 + 0.20 \times 90) = 1 + 0.02 \times 51.75 = 2.035 \, ns$

ں–

 $access_{readdata} = hitTime + missRateDcache \times (L2ToDcache + missRateL2 \times MemReadMissPenalty) \\ = 1 + 0.05 \times (18.8 + 0.20 \times 90) = 1 + 0.05 \times 36.8 = \textbf{2}.\textbf{84 ns}$

ج- وقتی روی حافظهٔ داده مینویسیم، چه داده در L1 باشد چه نباشد، یک بار هم باید آن را روی L2 بنویسیم. ولی چون بافر داریم، فقط در L3 از موارد باید واقعا تاخیر ناشی از نوشتن روی L2 را تحمل کنیم. ضمنا در L3 را هم بررسی کنیم.

 $access_{witedata} = hitTime + 0.05 \times L2ToDcache + 0.05 \times (L2ToDcache + missRateL2 \times MemMissPenalty)$ = 1 + 0.05 × 18.8 + 0.05 × (18.8 + 0.20 × 90) = 1 + 0.94 + 0.05 × 36.8 = **3.78** ns

د- دسترسی به حافظه برابر است با زمان واکشی دستورات (که برای همه دستورات لازم است)، زمان خواندن داده (که فقط برای دستورات load لازم است) و زمان نوشتن داده که فقط برای دستورات Store لازم است):

 $MemAccess = 2.035 + 0.20 \times 2.84 + 0.10 \times 3.78 = 2.981 \, ns = 3.28 \, Clock \, Cycle$

اگر خواسته بودیم متوسط CPI را به دست بیاوریم، عدد بالا را با CPI پایه جمع می کردیم.

۵- (۲۰ نمره) فرض کنید درصد رخداد انواع پرشها در برنامههایی که روی یک پردازنده اجرا میشوند، طبق جدول زیر است:

7.1	پرشهای غیرشرطی و فراخوانی زیرروال
7.10	پرشهای شرطی
7.8.	پرشهای شرطی انجامشده

الف- خط لولهٔ این پردازنده چهار مرحله دارد. محاسبهٔ مقصدِ پرش در مرحلهٔ دوم و محاسبهٔ شرطِ پرش در مرحلهٔ سوم انجام میشود، بنابراین پرشهای شرطی در پایانِ مرحلهٔ سوم کامل میشوند. اگر فرض کنید به طور خودکار و پیش از پردازشِ دستوراتِ پرش، دستورِ بلافاصله بعدی واردِ خط لوله میشود، متوسط CPI را حساب کنید. یاسخ:

بنابر توضیح سوال، پرشهای غیرشرطی و فراخوانی زیرروال به یک چرخه و پرشهای شرطی انجامشده به دو چرخه تعلیق نیاز دارند و پرشهای شرطی انجامنشده، بدون تعلیق اجرا میشوند.

 $CPI_{ava} = 1 + 0.01 \times 1 + 0.15 \times 0.6 \times 2 = 1.19$

ب- این بار فرض کنید خط لولهٔ پردازنده ۱۵ مرحله دارد و پرشهای غیرشرطی در پایانِ مرحلهٔ پنجم و پرشهای شرطی در پایانِ مرحلهٔ دهم کامل میشود. متوسط CPI با این فرضِ جدید چقدر است؟ با مقایسهٔ پاسخهای دو بند الف و ب به چه نتیجهای میرسید؟ پاسخ:

این بار، پرشهای غیرشرطی و فراخوانی زیرروال به ۴ چرخه و پرشهای شرطی انجامشده به ۹ چرخه تعلیق نیاز دارند.

 $CPI_{avg} = 1 + 0.01 \times 4 + 0.15 \times 0.6 \times 9 = 1.85$

ج- فرض کنید خط لولهٔ این پردازنده این محدودیت را دارد که پس از وارد شدن یک دستورِ پرش در آن (چه شرطی و چه غیرشرطی)، فقط مرحلهٔ اولِ خطِ لوله برای اجرای دستورِ بعدی آزاد میشود. با این فرض، یک بار دیگر به سوالاتِ بندهای الف و ب پاسخ دهید. پاسخ:

در این صورت، وقتی پرش شرطی انجام نمیشود، فقط یک دستور پس از آن میتواند وارد خط لوله شود، بنابراین فقط یکی از چرخههای تعلیق به طور مفید استفاده میشود.

4-stage pipeline: $CPI_{avg} = 1 + 0.01 \times 1 + 0.15 \times 0.6 \times 2 + 0.15 \times 0.4 \times 1 = 1.24$

15-stage pipeline: $CPI_{avg} = 1 + 0.01 \times 4 + 0.15 \times 0.6 \times 9 + 0.15 \times 0.4 \times 8 = 2.33$