نام و نام خانوادگی:

معماري كامپيوتر

آزمون يايان ترم

شماره دانشجویی:

دانشكده مهندسي كامپيوتر


مدرس: لاله ارشدي

زمان آزمون: ۱۲۰ دقیقه

دیماه ۱۴۰۲

x⊕y: R0←R0+1, R1←R0 x.y: R0←R0+1, R1←R0+R1 x'.y': R0←R1, R1←R1+2 ۱– (۵ نمره) دو سیگنال ورودی x و y را در نظر بگیرید. برای دو ثبات هشت بیتی x و y و x نمودار بلوکی توصیف روبرو را رسم کنید.

ياسخ:



۲- (۵ نمره) در یک پردازنده، ٪۶۴ زمان اجرای برنامه صرف محاسبات و بقیهٔ آن صرف عملیات ۱/۵ میشود. میدانیم ۱/۵ برای دستورات صحیح، ممیز شناور و سایر دستورات محاسباتی به ترتیب ۲، ۵ و ۴ چرخه است و نیز میدانیم ٪۵۰ دستورات از نوع صحیح، ممیز شناور و سایر دستورات محاسباتی دستورات از نوع صحیح، ٪۲۰ از نوع ممیز شناور است. اگر CPI دستورات صحیح، ممیز شناور و سایر دستورات محاسباتی را به ترتیب به ۱، ۳ و ۳ چرخه کاهش دهیم، ناچاریم دورهٔ تناوب ساعت (clock time) را ۱٫۲ برابر کنیم. تسریع کل اجرای برنامه در این پردازنده چقدر خواهد بود؟

پاسخ:


$$ArithTime_1 = (2 \times 0.5 + 5 \times 0.2 + 4 \times 0.3) \times CR = 3.2 CR$$

$$ArithTime_2 = (1 \times 0.5 + 3 \times 0.2 + 3 \times 0.3) \times 1.2CR = 2.4 CR$$

$$\frac{ArithTime_1}{ArithTime_2} = \frac{3.2 CR}{2.4 CR} = \frac{4}{3}$$

$$ExecTime_2 = 0.36 T_1 + \frac{0.64 T_1}{4/3} = 0.36 T_1 + 0.48 T_1 = 0.84 T_1$$

$$speedup = \frac{T_1}{0.84 T_1} \approx 1.2$$



۳- (۱۰ نمره) برای جمع چهار عدد ۴ بیتی از مدار شکل روبرو استفاده می کنیم. در این شکل، همچنین مدار داخلی یک Full-Adder هم رسم شده است. در این باره به این سوالات پاسخ دهید.


الف- مدار داخلی یک Carry-Save-Adder را با استفاده از تعداد کافی Full-Adder رسم کنید.

ب- روابطی را که منجر به تولید نتیجه در یک جمع کنندهٔ -Carry می شود، بنویسید.

ج- اگر تاخیر گیتهای OR ،AND و XOR و با هر تعداد ورودی) به ترتیب d ،d و 2d باشد، نتیجهٔ نهایی پس از چه مدت آماده خواهد شد؟

پاسخ:

الف- (۳ نمره) چهار Full adder که هر کدام سه بیت ورودی را با هم جمع می کنند و دو بیت در خروجی تولید می کنند.



ب- (۳ نمره)

 $p_{i} = a_{i} \oplus b_{i} \quad g_{i} = a_{i}.b_{i}$ $c_{1} = g_{0} + p_{0}c_{0}$ $c_{2} = g_{1} + p_{1}g_{0} + p_{1}p_{0}c_{0}$ $c_{3} = g_{2} + p_{2}g_{1} + p_{2}p_{1}g_{0} + p_{2}p_{1}p_{0}c_{0}$ $c_{4} = g_{3} + p_{3}g_{2} + p_{3}p_{2}g_{1} + p_{3}p_{2}p_{1}g_{0} + p_{3}p_{2}p_{1}p_{0}c_{0}$ $s_{i} = p_{i} \oplus c_{i}$

ج- (* نمره) با توجه به شکل بند الف، تاخیر هر CSA به اندازهٔ * است، بنابراین ورودیهای * و * بعد از * است. عند از * است، بنابراین نتیجهٔ نهایی بعد از * اماده است.

۴- (۱۵ نمره) به قطعه برنامهٔ زیر توجه کنید.

1. lw \$t0,0 (\$s0)

2. add \$s0,\$t0,\$t1

3. sll \$s1,\$s0,2

4. lw \$s2,0(\$s0)

5. lw \$s2,0(\$s1)

6. sw \$s1,0(\$s0)

7. add \$s0,\$s2,\$s2

الف- وابستگیهای دادهٔ این قطعه برنامه را مشخص کنید.

ب- با رسم جدول نشان دهید اجرای این قطعه روی یک خط لولهٔ Δ مرحلهای،

بدون مدارهای هدایت به جلو (forwarding) چند چرخه طول می کشد؟

ج- با رسم جدول نشان دهید، اگر مدارهای هدایت به جلو از ثباتهای

EX/MEM و MEM/WB و ورودى ALU داشته باشيم، اجراى اين قطعه برنامه

چند چرخه طول می کشد؟ موارد هدایت به جلو را مشخص کنید.

د- با رسم جدول نشان دهید، اگر مدارهای هدایت به جلو فقط برای دستوارت بلافاصله بعدی کار کند، اجرای این قطعه برنامه چند چرخه طول می کشد؟ ه- در یک پردازنده هر دستور، بدون تعلیق، در یک چرخه اجرا می شود. فرض کنید درصد انواع وابستگیهای داده در یک برنامه طبق جدول زیر است. اگر فقط از مدارهای هدایت به جلو از ثبات MEM/WB به ورودی ALU استفاده کنیم، تسریع حاصل چقدر خواهد بود؟

	EX to 1 st Only	MEM to 1 st only	Ex to 2 nd Only	MEM to 2 nd Only	EX to 1 st and EX to 2 nd
	10%	10%	5%	10%	5%
Stalls without forwarding	2	2	1	1	2
Stalls with forwarding	1	1	0	0	1

پاسخ:

الف- (۵ نمره) خط ۲ به ۱، خط ۳ به ۲، خط ۴ به ۲، خط ۵ به ۳، خط ۷ به ۵

ب- (۲ نمره) ۱۷ چرخه

1	lw	IF	ID	EX	MEM	WB												
2	add		1	-	IF	ID	EX	MEM	WB									
3	sll					-	-	IF	ID	EX	MEM	WB						
4	lw								IF	ID	EX	MEM	WB					
5	lw									-	IF	ID	EX	MEM	WB			
6	sw											IF	ID	EX	MEM	WB		
7	add												-	IF	ID	EX	MEM	WB

ج- (۲ نمره) ۱۲ چرخه

1	lw	IF	ID	EX	MEM	WB										
2	add		1	IF	ID	EX	MEM	WB								
3	sll				IF	ID	EX	MEM	WB							
4	lw					IF	ID	EX	MEM	WB						
5	lw						IF	ID	EX	MEM	WB					
6	sw							IF	ID	EX	MEM	WB				
7	add								IF	ID	EX	MEM	WB			

د- (۲ نمره) ۱۴ چرخه

1	lw	IF	ID	EX	MEM	WB											
2	add		-	IF	ID	EX	MEM	WB									
3	sll				IF	ID	EX	MEM	WB								
4	lw					1	IF	ID	EX	MEM	WB						
5	lw							IF	ID	EX	MEM	WB					
6	sw								IF	ID	EX	MEM	WB				
7	add									-	IF	ID	EX	MEM	WB		

ه- (۴ نمره) با توجه به ردیفهای جدیدی که به جدول صورت سوال اضافه کردیم، چرخهٔ متوسط هر دستور را در دو حالت بدون مدارهای هدایت به جلو و با آنها محاسبه می کنیم و تسریع را به دست می آوریم:

$$speedup = \frac{1 + 2 \times (0.1 + 0.1 + 0.05) + 1 \times (0.05 + 0.1)}{1 + 1 \times (0.1 + 0.1 + 0.05)} = \frac{1.65}{1.25} = 1.32$$

۵- (۵ نمره) در یک طرح حافظهٔ نهان با نگاشت مستقیم و آدرسهای ۳۲ بیتی، از هر کلمهٔ آدرس بیتهای زیر برای دسترسی به حافظهٔ نهان مورد استفاده قرار گرفتهاند:

Tag	Index	Offset	الف- اندازهٔ هر سطر (بلوک) از حافظهٔ نهان چند بایت است؟ چرا؟
31-10	9-5	4-0	
			ب- این حافظهٔ نهان چند سطر دارد؟ چرا؟

ج- نسبت بین تعداد کل بیتهای موردنیاز برای ساخت این حافظهٔ نهان و تعداد بیتهایی که واقعا دادهای در آن ذخیره شده است، چند است؟

د- فرض کنید بدون تغییر ظرفیت کل و اندازهٔ بلوک، ساختار حافظه را به حافظهٔ کاملا انجمنی تبدیل کنیم. در این صورت بار دیگر به سوال بند ج پاسخ دهید.

ياسخ:

الف- (۱ نمره) اندازه هر سطر ۳۲ بایت است چون ۵ بیت برای offset داریم.

ب- (۱ نمره) حافظهٔ ما ۳۲ سطر دارد چون برای اندیس هم ۵ بیت داریم.

ج- (۲ نمره)

$$\frac{AllBits}{DataBits} = \frac{32 \times (1 + 22 + 32 \times 8)}{32 \times 32 \times 8} = \frac{279}{256}$$

د- (۱ نمره)

$$\frac{AllBits}{DataBits} = \frac{32 \times (1 + 27 + 32 \times 8)}{32 \times 256} = \frac{284}{256}$$

Data Mem Access	Instruction	Data Cache	Memory	Base CPI	
per 1000 instruction	Cache Miss Rate	Miss Rate	Access Time		
350	0.3%	2%	100 Cycle	1	

الف- چرخهٔ متوسط اجرای دستورات در این پردازنده چند است؟

ب- برای کاهش چرخهٔ متوسط، یک لایه حافظه نهان دیگر برای دسترسی به دادهها اضافه میکنیم که زمان دسترسی آن ۲ چرخه است. نرخ فقدان این حافظه چقدر باید باشد که چرخهٔ متوسط اجرای دستورات برابر با ۱٫۵ چرخه شود؟ پاسخ:

الف- (۳ نمره) در هر چرخه یک بار باید به سراغ حافظهٔ دستور برویم و به احتمال ۰٬۳۵۰ هم باید سراغ حافظهٔ داده برویم.

$$CPI_{avg} = 1 + 0.003 \times 100 + 0.35 \times 0.02 \times 100 = 1 + 0.3 + 0.7 = 2$$

ب- (۲ نمره) در این صورت زمان دسترسی به حافظهٔ دستور تغییر نمی کند، بنابراین باید زمان دسترسی به حافظهٔ داده را به ۲٫۰ چرخه برسانیم:

$$0.35 \times 0.02 \times (2 + mr \times 100) = 0.2 \implies mr = \frac{10}{35} - 0.02 \approx 0.27$$

write through, و نمره) در یک ساختار حافظه دو سطح حافظهٔ نهان L2 و L1 داریم که سازوکارِ نوشتن روی آنها L2 ست. non-write allocate برای L1 و L1 برای L2 است.

الف- پیشنهاد می کنید برای کاهشِ تاخیرِ دسترسیِ چه بافرهایی میان لایههای مختلفِ حافظه قرار دهیم؟ ب- توضیح دهید در شرایطِ مختلف اگر یک L1 write-miss رخ دهد، چه روالی برای دسترسی به داده طی میشود. (دقت کنید امکانِ جایگزین شدنِ یک بلوکِ داده را که محتوایش تغییر کرده (dirty block) هم در نظر بگیرید.)

۸- یکی از سوالات یا ابهامهایی را که در طول ترم در زمینهٔ معماری کامپیوتر داشته ید و هنوز پاسخ آنها را نیافته اید،
 بنویسید. (این سوال نمرهٔ خاصی ندارد، اما قطعا تاثیر مثبتی بر نمرهٔ نهایی شما خواهد داشت.)

م*وف*ق *باشير*