
معماري كامپيوتر

آزمون میان ترم





زمان آزمون: ۹۰ دقیقه آذر ۱۴۰۲ مدرس: لاله ارشدي


۱- (۱۰ نمره) توصیف RTL زیر را به کمک بافرهای سهحالته پیادهسازی کنید.. فرض کنید ثباتها n بیتی باشند و هر کدام یک ورودی load دارند. همچنین فرض کنید سیگنالهای C0 تا C3 هرگز همزمان یک نمیشوند.

C0: R3 \leftarrow R0, R4 \leftarrow R1 C1: R3 \leftarrow R1, R1 \leftarrow R4 C2: R2 \leftarrow R3, R0 \leftarrow R2 C3: R2 \leftarrow R0, R4 \leftarrow R2

نام و نام خانوادگی:

شماره دانشجویی:

پاسخ:



۲- (۸ نمره) یک برنامهٔ کامپیوتری در اختیار داریم که ۹۰٪ زمان اجرای آن قابل موازیسازی است.

الف- با این فرض که در صورت اجرای موازی، برنامه روی همهٔ هستهها با سرعت یکسان اجرا می شود و هیچ سرباری ایجاد نمی شود، مشخص کنید که تسریع (speedup) حاصل از به کارگیری n هسته چقدر خواهد بود؟

 T_0) سربار اضافه کند. ($n imes T_0$ هسته $n imes T_0$ سربار اضافه کند. (سربار اضافه کند. ($n imes T_0$ هسته $n imes T_0$ زمان اجرای برنامه پیش از موازیسازی است) در این صورت n چند باشد که تسریع بهدست آمده ماگزیمم باشد؟ تسریع ماگزیمم چند است؟

پاسخ:

الف- زمان اجرای ۱۰٪ برنامه هیچ تغییری نمی کند و زمان اجرای بقیهٔ برنامه بر n تقسیم میشود، بنابراین:

$$speedup_a = \frac{T_0}{0.1T_0 + 0.9T_0/n} = \frac{n}{0.1n + 0.9}$$

- در این صورت، به اندازهٔ سربار گفته شده به زمان اجرای برنامه روی n هسته افزوده می شود، بنابراین:

$$speedup_b = \frac{T_0}{0.1T_0 + 0.9T_0/n + 0.001nT_0} = \frac{n}{0.1n + 0.9 + 0.001n^2}$$

برای این که تسریع بیشینه باشد، باید نسبت به n از آن مشتق گرفته و برابر با صفر قرار دهیم:

$$0.1n + 0.9 + 0.001n^2 - n(0.1 + 0.002n) = 0 \implies 0.9 = 0.001n^2 \implies n = 30$$

 $speedup_{b_{\text{max}}} = \frac{30}{3 + 0.9 + 0.9} = 6.25$

بارمېندى:

هر پاسخ ۲ نمره

۳- (۷ نمره) در یک پردازنده اجرای دستورات صحیح، ممیز شناور، و باقی دستورات به ترتیب ۲، ۵ و ۴ چرخه طول می کشد. می دانیم ۵۰٪ دستورات از نوع اعداد صحیح و ۳۰٪ از نوع ممیز شناور است. می توانیم با اعمال تغییراتی، CPI دستورات صحیح و ممیز شناور را به ترتیب به ۱ و ۳ برسانیم، اما ناچار خواهیم بود فرکانس clock را کاهش دهیم. حساب کنید فرکانس clock باید حداقل چه کسری از فرکانس اولیه باشد که این تغییرات موجب افزایش کارایی شود؟

پاسخ:

برای پاسخ به این سوال، ابتدا زمان اجرای هر دو حالت را به دست میآوریم و آنها را با هم برابر قرار میدهیم تا نسبت فرکانس clockها به دست آید.

$$ExecTime_1 = \frac{0.5 \times 2 + 0.3 \times 5 + 0.2 \times 4}{CR_1} = 3.3/CR_1$$

$$ExecTime_2 = \frac{0.5 \times 1 + 0.3 \times 3 + 0.2 \times 4}{CR_2} = 2.2/CR_2$$

$$ExecTime_1 = ExecTime_2 \implies \frac{3.3}{CR_1} = \frac{2.2}{CR_2} \implies CR_2 = \frac{2}{3}CR_1$$

بارمېندى:

معادلات اول و دوم هر کدام ۳ نمره، پاسخ نهایی یک نمره

۴- (۱۵ نمره) یک جمع کنندهٔ چهاربیتی از نوع (CLA (Carry-Look-Ahead) در نظر بگیرید. فرض می کنیم این جمع کننده دو عدد a_0 - a_0

الف- رابطهٔ بیت نقلی c_{i+1} را برحسب g_i ، p_i و g_i بنویسید. g_i و g_i بیتهای propagate هستند.)

بنويسيد. g_0 - g_3 و p_0 - p_3 ، c_0 بنويسيد. c_4 جروجي خروجي c_4 بنويسيد.

ج- چهار جمع کنندهٔ چهار بیتی بسازیم. بیتهای نقلی CLA را در کنار هم قرار می دهیم تا یک جمع کنندهٔ ۱۶ بیتی بسازیم. بیتهای نقلی ورودی و خروجی هر واحد چهار بیتی را به ترتیب Cj+1 و Cj+1 می نامیم. با توجه به رابطهای که در بند ب به دست آور دید، Cj+1 و Cj را طوری تعریف کنید که بتوانیم Cj+1 را برحسب Cj+1 و Cj بنویسیم.

اگر تاخیر گیتهای OR ،AND و XOR (با هر تعداد ورودی) به ترتیب d ،d و 2d باشد، به سوالات زیر پاسخ دهید:

د- نتیجهٔ یک جمع چهاربیتی با استفاده از یک جمع کنندهٔ CLA بعد از چه مدت آماده می شود؟ چرا؟

ه- نتيجهٔ يک جمع کنندهٔ ۱۶ بيتي با استفاده از دو لايه جمع CLA بعد از چه مدت آماده مي شود؟ چرا؟

و- نتیجهٔ یک جمع چهار بیتی با جمع کنندهٔ عادی (Ripple-Carry) بعد از چه مدت آماده می شود؟ چرا؟

ز- نتیجهٔ یک جمع ۱۶ بیتی با جمع کنندهٔ عادی (Ripple-Carry) بعد از چه مدت آماده می شود؟ چرا؟

ط- اگر برای جمع ۱۶ بیت، از چهار جمع کنندهٔ چهاربیتی CLA استفاده کنیم که به صورت ripple به دنبال هم بسته شدهاند استفاده کنیم، نتیجه نهایی بعد از چه مدت آماده می شود؟ چرا؟

% الف (Ci+1 = 9; + P; Ci ۳۷ه -/ C4=93 +1392+ 13129, +131299+ P3B2P, PoCo & Cj+1 = Gj+PjCj Pj=P3P2PiPo Gj = 94+ ... + P3 P2 P19, 100 ط بعباز 4 من بقلی جع لسه ۲ سی او ظری ود، در 2/1 9/ ripole-comy 464 : 8d ان فاصله بسیای ۱۹ و او نقیم عم کست هم مارسه، اغره :/ ripple-carry labt : 32d ساراین بعیاز له ست نقلی عج کسه بدر هم فری کود (م) و لعبراز له كير هم وي فيرن كو. دوج كسوه فيريم باير له 4 مير النم النجرط سود ، سر سنجركل بعراز له دا = 4 + 4 d + 2d + 2d + 4d = 12d ۵- (۵ نمره) در استاندارد IEEE754 برای نمایش اعداد ممیز شناور ۶۴ بیتی (دقت مضاعف) طول بخشهای علامت (Sign)، نما (Exponent) و کسری (Fraction) آن به ترتیب یک، ۱۱ و ۵۲ بیت است.

الف- کوچکترین و بزرگترین عددِ مثبتِ نرمالِ قابلِ نمایش در این ساختار چند است؟ ب- کوچکترین و بزرگترین عددِ مثبتِ غیرنرمالِ قابلِ نمایش در این ساختار چند است؟ پاسخ:

الف- چون بخش نما ۱۱ بیت دارد، مقدار نما بین ۱۰۲۳- و ۱۰۲۴+ است و البته مقادیر بیشینه و کمینهٔ گفتهشده را اتخاذ نمی کند. بنابراین کمترین نما برابر با ۱۰۲۲- و بیشترین نما برابر با ۱۰۲۳ است. کمترین و بیشترین اعداد نرمال قابل نمایش عبارتند از:

$$max_{normal} = 1.11 \dots \times 2^{1023} = (2 - 2^{-52}) \times 2^{1023} = 2^{1024} - 2^{971}$$

 $min_{normal} = 1.0 \times 2^{-1022} = 2^{-1022}$

ب- در حالت غیرنرمال نما همیشه ۱۰۲۲- است و مقدار کسری بیشینه و کمینه را تعینن میکند: $max_{nonnormal} = 0.11 \dots \times 2^{-1022} = (1-2^{-52}) \times 2^{-1022} = 2^{-1022} - 2^{-1074}$ $min_{nonnormal} = 0.0 \dots 1 \times 2^{-1022} = 2^{-52} \times 2^{-1022} = 2^{-1074}$

بارمبندی:

هر پاسخ نادرست کسر یک نمره، نمای نادرست در حالت غیرنرمال کسر یک نمره

۶- (۱۵ نمره) بلوک دیاگرامِ مسیر داده و کنترل پردازندهٔ ساده شدهٔ MIPS را در MIPS میشود که در جداول ۱ و ۲ آمده است.
 می بینید. عملیات کنترل در این شکل توسط تعدادی سیگنال کنترلی انجام میشود که در جداول ۱ و ۲ آمده است.
 می خواهیم دو دستورِ زیر را به مجموعهٔ دستوراتِ این پردازنده اضافه کنیم:

andmi (rt),rs,cnst ; Mem[rt] ← rs AND zero_extend(cnst)

011100 rs rt | 16 bits cnst

چه تغییراتی باید در شکل و جداول بدهیم؟ مسیر دادهٔ اجرای این دستور را برمبنای شکل توضیح دهید و مشخص کنید برای اجرای این دستور، مقادیر هر یک از سیگنالهای کنترلی زیر چه باید باشد؟


RegDst, Branch, MemRead, MemtoReg, MemWrite, ALUSrc, RegWrite, ALUOp

(به خاطر داشته باشید که در دستوراتِ R-type جدول ۱ شش بیتِ پرارزشِ دستور همه صفر هستند.) یاسخ:

برای اجرای دستور andm باید محتویات دو ثباتی را که شمارهٔ آنها در بیتهای ۲۱-۲۵ و ۲۰-۱۶ قرار دارند با هم معزمان کنیم و در خانهای از حافظه بنویسیم که ثبات شمارهٔ ۱۱-۱۵ مشخص میکند. فایل ثباتهای ما قابلیت خواندن همزمان دو ثبات را دارد، بنابراین باید امکان خواندن ثبات سوم را هم به آن اضافه کنیم. برای این که کمترین تغییرات را بدهیم می توانیم فایل ثبات را این طور تغییر دهیم که اگر ورودی RegWrite=1 باشد، فایل ثبات مثل قبل عمل کند ولی اگر

RegWrite=0، آنگاه محتوای ثباتی که توسط بیتهای WriteRegister مشخص می شود، در خروجی قابل خواندن باشد، (مثلا با عنوان Readdata3). همین بیتها را می توانیم برای آدرس دهی حافظه استفاده کنیم، به این ترتیب که در ورودی حافظه یک مالتی پلکسر قرار دهم که آدرس را یا از خروجی ALU بگیرد، یا از Readdata3 و سیگنال کنترلی MemAddrSrc و این کنترلی آن در نظربگیریم. ورودی دادهٔ حافظه هم در شکل از خروجی قایل ثبات می آید، در حالی که در این دستور باید از خروجی ALU بیاید، بنابراین در ورودی دادهٔ حافظه هم به یک مالتی پلکسر دیگر نیاز ALU. حاریم که با یک سیگنال کنترلی (مثلا به نام MemData) مشخص کند که داده از ثبات گرفته شود یا از خروجی ۸LU. داریم که با یک سیگنال کنترلی (مثلا به نام MemData) مشخص کند که داده از ثبات گرفته شود یا از خروجی ۸LU. ۱۹۰۰، بنابراین باید RegDst=0 دوم این که محتویات Re باید با مقدار ثابت سوم فایل ثبات باید Rt باشد (بیتهای ۲۰در ۱۹۰۷)، بنابراین باید و Parlia و Parlia باید یک RegDst=0 دوم این که محتویات Re باید با مقدار ثابت می مقود. بنابراین باید یک عدر شکل، این مقدار ثابت باید Bardia می شود. بنابراین باید یک عدر دودی کنترل این مالتی پلکسر متصل به ورودی دوم ALU قرار بدهیم که بین است، مگر در دستور imadmi و در آن به ALU انتخاب کند. ورودی کنترل این مالتی پلکسر را هم SignExt می نامیم که همیشه یک است، مگر در دستور فرمان AND کردن بدهیم. البته می توانیم بیتهای po را هم به ALU بدهیم که اگر کد ورودی ۱۱ بود، خود ALU از موری این بیتها تصمیم بگیرد چه عملی انجام بدهد و این کد را برای همه دستورات immediate کنیم. مقدار سیگنال های کنترلی برای اجرای هر کدام از دو دستور عبار تند از:

andm: RegDst=1, Branch=0, MemRead=0, MemtoReg=0, MemWrite=1, ALUSrc=0, RegWrite=0, ALUOp=10 andmi: RegDst=0, Branch=0, MemRead=0, MemtoReg=0, MemWrite=1, ALUSrc=1, RegWrite=0, ALUOp=11



جدول ۱- شرح ارتباط سیگنالهای واحد ALU Control در

Instruction opcode	ALUOp	Instruction operation	Funct field	Desired ALU action	ALU control input	
LW	00		XXXXXX	add	0010	
SW	00	store word	XXXXXX	add	0010	
Branch equal	01	branch equal	XXXXXX	subtract	0110	
R-type	10	add	100000	add	0010	
R-type	10	subtract	100010	subtract	0110	
R-type	10	AND	100100	AND	0000	
R-type	10	OR	100101	OR	0001	
R-type	10	set on less than	101010	set on less than	0111	

جدول ۲- شرح ارتباط سیگنالهای واحد Control در Control در Error! Reference source not

found.								
Input or output	Signal name	R-format		SW	beq			
Inputs	Op5	0	1	1	0			
	Op4	0	0	0	0			
	Op3	0	0	1	0			
	Op2	0	0	0	1			
	Op1	0	1	1	0			
	Op0	0	1	1	0			
Outputs	RegDst	1	0	Х	Х			
	ALUSrc	0	1	1	0			
	MemtoReg	0	1	Х	Х			
	RegWrite	1	1	0	0			
-	MemRead	0	1	0	0			
	MemWrite	0	0	1	0			
	Branch	0	0	0	1			
	ALUOp1	1	0	0	0			
	ALUOp0	0	0	0	1			