

مهلت تحویل ساعت ۲۴ روز جمعه ۵ آبان

پاسخنامه تمرین دو

به موارد زیر توجه کنید:

- ۱- حتما نام و شماره دانشجویی خود را روی پاسخنامه بنویسید.
- ۲- کل پاسخ تمرینات را در قالب یک فایل pdf با شماره دانشجویی خود نام گذاری کرده در سامانه CW بارگذاری کنید.
 - ۳- این تمرین ۶۰ نمره دارد که معادل ۶٫۰ نمره از نمره کلی درس است.
 - ۴- در صورت مشاهده هر گونه مشابهت نامتعارف هر دو (یا چند) نفر کل نمره این تمرین را از دست خواهند داد.

۱- (۱۰ نمره) مداری بسازید که مکمل یک عدد ورودی چهار بیتی را بر اساس دو بیت کنترلی S_1S_0 ، به ترتیب زیر تولید کند.

| S_1S_0 | Operation | |
|----------|----------------|------------------------------|
| 00 | No Complement | do nothing |
| 01 | 1's Complement | bitwise NOT |
| 10 | 2's Complement | bitwise NOT, then increment |
| 11 | 9's Complement | add with 6, then bitwise NOT |

پاسخ: برای ساخت مکمل ۹ باید عدد از ۹ کم شود. اگر عدد را x فرض کنیم، داریم:


9 - x = 10 - (9 + x)

بنابراین می توانیم ابتدا عدد را با ۶ جمع کنیم و سپس بیت به بیت مکمل کنیم.


دو متغیر کمکی a و b تعریف میکنیم، طوری که:

 $a = S_1 S_0$ $b = S_1 S'_0$

به این ترتیب عدد ِ چهاربیتیِ 0aab اگر $S_1S_0=10$ برابر با $S_1S_0=10$ برابر با $S_1S_0=10$ برابر با $S_1S_0=10$ برابر با است به این ترتیب ساخته می شود:



پاسخ: مدارِ شکلِ زیر قدرمطلق دو عدد را با هم جمع (یا از هم کم) میکند و همزمان با هم مقایسه میکند تا علامت نتیجه را به دست آورد.



۳- (۲۰ نمره)

الف- یک تفریق کننده بسازید که سه بیت x و y و Bin (بیت قرضی ورودی) را دریافت و دو خروجی D (تفاضل) و Bout (بیت قرضی خروجی) را تولید کند.


ب- برمبنای مداری که در بخش الف ساختید، روابطی مشابه با روابط Carry Look Ahead برای محاسبه بیتهای قرضی در یک تفریق کنندهٔ چهار بیتی به دست آورید. نام این روش را Borrow Look Ahead (BLA) می گذاریم.

ج- یک جمع کننده /تفریق کنندهٔ چهار بیتی بسازید که بسته به یک یا صفر بودن یک ورودی کنترلی به نام M، دو عدد ورودی را به صورت CLA با هم جمع یا به صورت BLA از هم کم کند.

پاسخ: برای ساخت تفریق کننده ابتدا جدول درستی سمت چپ را رسم کرده و از روی آن توابع D و Bout پاسخ: برای ساخت تفریق کننده ابتدا جدول درستی سمت چپ را رسم کنیم.


$$Bout = x'y + Bin(x \odot y)$$
$$D = (x \oplus y) \oplus Bin$$

| X | y | Bin | Bout | D |
|---|---|-----|------|---|
| 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 1 | 1 |
| 0 | 1 | 0 | 1 | 1 |
| 0 | 1 | 1 | 1 | 0 |
| 1 | 0 | 0 | 0 | 1 |
| 1 | 0 | 1 | 0 | 0 |
| 1 | 1 | 0 | 0 | 0 |
| 1 | 1 | 1 | 1 | 1 |





با توجه به روابط بالا می توانیم روابط زیر را برای مدار Borrow Look Ahead به دست آوریم:

$$B_{out} = g + B_{in}p$$
, $g = x'y$, $p = x \odot y$
 $B_1 = g_0 + B_0p_0$ $B_2 = g_1 + B_1p_1 = g_1 + g_0p_1 + B_0p_0p_1$...



۴- (۲۰ نمره) دو مدار شکل زیر را در نظر بگیرید.





الف- توضیح دهید خروجی هر یک از این دو مدار چیست.

ب- با فرض اینکه هر FA مقدار دو واحد (۲d) تاخیر داشته باشد، هر مدار نتیجه نهایی را در چند واحد تاخیر به دست میآورد؟ کدام مدار مقدار نهایی کمارزشترین بیت را زودتر به دست میآورد؟

ج- مدار اول از یک FA بیشتر نسبت به مدار دوم استفاده می کند. با حذف یک FA از مدار اول و ایجاد تغییرات مختصر در این مدار، این مدار را ساده تر کنید. با ایجاد این تغییرات، مدار اصلاح شده مقدار نتیجه نهایی را با چند واحد تأخیر محاسبه می کند؟ د- هر دو مدار را می توان به گونه ای تغییر داد که به جای استفاده از Ripple Carry Adder از کنیم. با فرض اینکه تاخیر این نوع جمع کننده چهار بیتی پنج واحد (۵d) باشد، تاخیر هر دو مدار اصلاح شده چند واحد خواهد بود؟

ه- هر دو مدار را به گونهای تغییر دهید که بتواند دو عملیات زیر را پوشش دهد:


$$W = X + Y + Z$$
$$W = X + Y - Z$$

پاسخ:

الف- هر دو مدار سه عدد چهاربیتی X و Y و Z را با هم جمع می کنند، به عبارتی X = X + Y + Z بعد از X تاخیر حاضر می شود، چون مسیر بحرانی از X = X + Y + Z عبور می کند. کمارزش ترین بیت هم بعد از X = X + Y + Z حاضر می شود.

در مدار طرح دو، خروجی نهایی (W_5) بعد از W_5 تاخیر حاضر میشود، چون مسیر بحرانی از W_5 جمع کننده عبور می کند. کمارزش ترین بیت هم بعد از X_5 حاضر می شود.

ج- برای کم کردن یکی از جمع کنندههای طرح یک میتوانیم یکی از دو تغییر زیر را بدهیم. تفاوت در این است که در مدار سمت چپ، تاخیر نسبت به قبل تغییری نمی کند (همان ۱۲d) اما در مدار سمت راست تاخیر دو واحد کم می شود.



د- در مدار طرح یک می توانیم به جای هر دو مسیر بالا و پایین از جمع کنندهٔ CLA استفاده کنیم. البته بهتر است که این اصلاح را در مدار سمت راست بند ج انجام بدهیم که به یک FA اضافه نیاز نداشته باشیم. در این صورت تاخیر FA خواهد شد.

در مدار طرح دو فقط به جای مسیر پایین میتوانیم از CLA استفاده کنیم. در این صورت تاخیر کل به ۷d می سد.

ه- برای این که بتوانیم عمل X+Y-Z را انجام بدهیم، در طرح یک می توانیم ورودیهای Zi را not کنیم و به جای بیت نقلی اول یک وارد کنیم. در طرح دو هم باید ورودیهای Zi را not کنیم و یک نیمافزا (HalfAdder) در ابتدای مسیر پایین قرار بدهیم که "1" را با خروجی S جمع کنندهٔ سمت راست بالا جمع کند و به ورودی بیت نقلی جمع کنندهٔ مسیر پایین بدهد. یک راه دیگر این است که ورودی Zi را بدون not کردن به جمع کنندهٔ سمت راست بالا بدهیم و به ورودی بیت نقلی جمع کنندهٔ سمت راست پایین Zi بدهیم.