

حل تمرین اختیاری دو

بلوک دیاگرام مسیر داده و کنترل پردازنده MIPS را در شکل ۱ مشاهده می کنید. در طراحی این پردازنده فرض این بوده است که قرار است تنها دستورالعملهای beq ،sw ،lw ،slt ،or ،and ،sub ،add و j اجرا شود. عملیات کنترل بلوک دیاگرام شکل ۱ توسط تعدادی سیگنال کنترلی انجام می شود که در جدولهای ۱ و ۲ آمده است.


- ۱- توجه دارید که جدول ۲ سیگنال(های) کنترلی موردنیاز برای پیادهسازی دستورالعمل j را ندارد. این جدول را طوری کامل کنید که این سیگنال(های) کنترلی را نیز تولید کند.
- ۲- اگر بخواهیم دستوراالعملهای ori andi addi و slti را هم به مجموعه دستورالعملها اضافه کنیم، چه تغییراتی
 باید در شکل و جداول بدهیم؟
- ۳- اگر بخواهیم دستورالعمل bne را هم به مجموعه دستورالعملها اضافه کنیم، چه تغییراتی باید در شکل و جداول بدهیم؟
- ۴- اگر بخواهیم دستورالعمل jr را هم به مجموعه دستورالعملها اضافه کنیم، چه تغییراتی باید در شکل و جداول بدهیم؟

ال ۱- شرح ارتباط سبگنال های واحد ALU Control در شکل ۱

Instruction		Instruction	700	Desired	ALU control	
opcode	ALUOp	operation	Funct field	ALU action	input	
LW	00	load word	XXXXXX	add	0010	
SW	00	store word	XXXXXX	add	0010	
Branch equal	01	branch equal	XXXXXX	subtract	0110	
R-type	10	add	100000	add	0010	
R-type	10	subtract	100010	subtract	0110	
R-type	10	AND	100100	AND	0000	
R-type	10	OR	100101	OR	0001	
R-type	10	set on less than	101010	set on less than	0111	

جدول ۲- شرح ارتباط سیگنالهای واحد Control در شکل ۱

Input or output	Signal name	R-format	1 w	SW	beq
Inputs	Op5	0	1	1	0
-	Op4	0	0	0	0
	Op3	0	0	1	0
	Op2	0	0	0	1
	Op1	0	1	1	0
	Op0	0	1	1	0
Outputs	RegDst	1	0	Х	Х
	ALUSrc	0	1	1	0
	MemtoReg	0	1	Χ	Х
	RegWrite	1	1	0	0
	MemRead	0	1	0	0
	MemWrite	0	0	1	0
F	Branch	0	0	0	1
	ALUOp1	1	0	0	0
	ALUOp0	0	0	0	1



شکل ۱- بلوک دیاگرام مسیر داده و کنترل پردازنده ساده MIPS

حل سوالات:

۱- سیگنال کنترلی که در جدول ۲ نیامده است، سیگنال jump است. بنابراین سطر و ستون زیر باید به آن جدول اضافه شود:

Input or Output	Signal Name	R-format	lw	sw	beq	j
To a de	Op5	0	1	1	0	0
	Op4	0	0	0	0	0
	Op3	0	0	1	0	0
Inputs	Op2	0	0	0	1	0
	Op1	0	1	1	0	1
	Op0	0	1	1	0	0
	RegDst	1	0	X	X	X
	ALUSrc	0	1	1	0	X
	MemtoReg	0	1	X	X	X
	RegWrite	1	1	0	0	0
Outmuts	MemRead	0	1	0	0	0
Outputs	MemWrite	0	0	1	0	0
	Branch	0	0	0	1	X
	ALUOp1	1	0	0	0	X
	ALUOp2	0	0	0	1	X
	Jump	0	0	0	0	1

۲- برای اجرای این چهار دستور باید واحد ALU Control را تغییر دهیم. قبلا وقتی ALUOp=01، بسته به مقدار فیلد فیلد فیلد بیتهای صفر تا ۵ دستورالعمل) عملیات داخل ALU تغییر می کرد. اما الان بیتهای صفر تا ۵ معنای معنای شده بنابراین باید راه دیگری پیدا کنیم. یک راه این است که حالت ALUOp=11 را به جدول معنای funct تا ۲۶ تا ۲۶ اضافه کنیم و در حالتی که ALUOp=11، به جای شش بیت funct استفاده کنیم. بنابراین لازم است این شش بیت را هم به ورودی ALU ALU
 ALU دستورالعمل) برای تعیین عملکرد ALU استفاده کنیم. بنابراین لازم است این شش بیت را هم به ورودی Control بدهیم.

opcode	ALUOp	Operation	funct	ALU function	ALU control	
lw	00	load word	XXXXXX	add	0010	
sw	00	store word	XXXXXX	add	0010	
beq	01	branch equal	XXXXXX	subtract	0110	
		add	100000	add	0010	
		subtract	100010	subtract	0110	
R-type	10	AND	100100	AND	0000	
		OR	100101	OR	0001	
	set-on-less-tha		101010	set-on-less-than	0111	
opcode	ALUOp	Operation	op	ALU function	ALU control	
addi	11	add	001000	add	0010	
slti	11	subtract	001010	subtract	0110	
andi	11	and	001100	and	0000	
ori	11	or	111011	or	0001	

۳- اگر بخواهیم bne را هم اضافه کنیم، باید این امکان را به شکل اضافه کنیم که در صورتی که دستور bne بود و خروجی Zero خروجی Zero واحد محاسباتی اصلی (ALU) پایین شکل) صفر بود (یعنی مقدار دو ثبات نامساوی بودند)، مقدار PC با شیفتیافته ۱۶ بیت کمارزش ثبات دستورالعمل جمع شود. بنابراین لازم است یک سیگنال کنترلی دیگر هم در واحد Control تولید شود که نام آن را BranchNE میگذاریم و آن را با 'Zero' به یک گیت AND هم دهیم.
 میدهیم و خروجی این گیت را با خروجی گیت AND قبلی OR میکنیم و به ورودی MUX میدهیم.
 جدول ۲ هم به شکل زیر تغییر میکند.

Input or Output	Signal Name	R-format	lw	sw	beq	j	addi	slti	andi	ori	bne
	Op5	0	1	1	0	0	0	0	1	1	0
	Op4	0	0	0	0	0	0	1	0	0	0
T.,	Op3	0	0	1	0	0	0	0	0	1	0
Inputs	Op2	0	0	0	1	0	0	0	0	0	1
	Op1	0	1	1	0	1	0	0	0	0	0
	Op0	0	1	1	0	0	1	1	1	1	1
	RegDst	1	0	X	X	X	0	0	0	0	X
	ALUSrc	0	1	1	0	X	1	1	1	1	0
	MemtoReg	0	1	X	X	X	0	0	0	0	X
	RegWrite	1	1	0	0	0	1	1	1	1	0
	MemRead	0	1	0	0	0	0	0	0	0	0
Outputs	MemWrite	0	0	1	0	0	0	0	0	0	0
	Branch	0	0	0	1	X	0	0	0	0	0
	BranchNE	0	0	0	0	X	0	0	0	0	1
	ALUOp1	1	0	0	0	X	1	1	1	1	0
	ALUOp2	0	0	0	1	X	0	1	1	1	1
	Jump	0	0	0	0	1	0	0	0	0	0

 $^{+}$ - برای اینکه دستور $^{-}$ ر اهم بتوانیم اجرا کنیم، باید این امکان را فراهم کنیم که محتوای یک ثبات خوانده شود و مستقیما وارد $^{-}$ C شود. می توانیم یک MUX بعد از MUXای که برای دستور $^{-}$ I به شکل اضافه شده بود، قرار بدهیم و یک ورودی را به خروجی MUX مربوط به $^{-}$ I اختصاص دهیم و ورودی دیگر را از بانک ثبات بگیریم (Read Data1) و ورودی را نمی توانیم در مدار ALU Control تولید کنیم. این ورودی را نمی توانیم در توسط تولید کنیم، چون در دستور $^{-}$ I مثل بقیه دستورات $^{-}$ R همه بیتهای $^{-}$ O صفر هستند و دستور توسط بیتهای می شود که اصلا وارد واحد کنترل نمی شود.

بنابراین این بار جدول ۱ تغییر خواهد کرد، ضمن اینکه این بار باید سیگنال کنترلی مورد نظر از ترکیب خروجیهای ALU Control تولید شود.

البته حالا که تعداد MUXهای پرش زیاد شده، میتوانیم همه را با هم ترکیب کنیم اما برای اینکه فهم تغییرات ساده تر باشد، اضافه کردن یک MUX جدید هم اشکالی ندارد.

opcode	ALUOp	Operation	funct	ALU function	ALU control
lw	00	load word	XXXXXX	add	0010
sw	00	store word	XXXXXX	add	0010
beq	01	branch equal	XXXXXX	subtract	0110
		add	100000	add	0010
		subtract	100010	subtract	0110
		AND	100100	AND	0000
R-type	10	OR	100101	OR	0001
		set-on-less-than	101010	set-on-less-than	0111
	jr		001000	One of the unused ALU co	
opcode	ALUOp	Operation	op	ALU function	ALU control
addi	11	add	001000	add	0010
slti	11	subtract	001010	subtract	0110
andi	11	and	001100	and	0000
ori	11	or	111011	or	0001

Input or Output	Signal Name	R-format	lw	sw	beq	j	addi	slti	andi	ori	bne	jr
	Op5	0	1	1	0	0	0	0	1	1	0	0
	Op4	0	0	0	0	0	0	1	0	0	0	0
Innute	Op3	0	0	1	0	0	0	0	0	1	0	0
Inputs	Op2	0	0	0	1	0	0	0	0	0	1	0
	Op1	0	1	1	0	1	0	0	0	0	0	0
	Op0	0	1	1	0	0	1	1	1	1	1	0
	RegDst	1	0	X	X	X	0	0	0	0	X	X
	ALUSrc	0	1	1	0	X	1	1	1	1	0	X
	MemtoReg	0	1	X	X	X	0	0	0	0	X	X
	RegWrite	1	1	0	0	0	1	1	1	1	0	0
	MemRead	0	1	0	0	0	0	0	0	0	0	0
	MemWrite	0	0	1	0	0	0	0	0	0	0	0
Outputs	Branch	0	0	0	1	X	0	0	0	0	0	X
	BranchNE	0	0	0	0	X	0	0	0	0	1	X
	ALUOp1	1	0	0	0	X	1	1	1	1	0	X
	ALUOp2	0	0	0	1	X	0	1	1	1	1	X
	Jump	0	0	0	0	1	0	0	0	0	0	X
	Imm	0	0	0	0	0	1	1	1	1	0	X
	J2R	0	0	0	0	0	0	0	0	0	0	1

