


دانشکده مهندسی کامپیوتر

# مهلت تحویل ساعت ۲۴ روز چهارشنبه یک آذر

### پاسخنامه تمرین چهار

# به موارد زیر توجه کنید:

- ۱- حتما نام و شماره دانشجویی خود را روی پاسخنامه بنویسید.
- ۲- کل پاسخ تمرینات را در قالب یک فایل pdf با شماره دانشجویی خود نام گذاری کرده در سامانه CW بار گذاری کنید.
  - ۳- این تمرین ۶۰ نمره دارد که معادل ۶٫۰ نمره از نمره کلی درس است.
  - ۴- در صورت مشاهده هر گونه مشابهت نامتعارف هر دو (یا چند) نفر کل نمره این تمرین را از دست خواهند داد.
    - ۱- (۱۰ نمره) فرض کنید یک پردازنده MIPS با مسیر دادهٔ زیر داشته باشیم.
      - الف- آیا دستور srl روی پردازنده زیر قابل اجرا است؟ چرا؟
      - ب- آیا دستور beq روی این پردازنده قابل اجرا است؟ چرا؟
- ج- کدام دسته از دستورات MIPS می توانند روی این سختافزار اجرا شوند؟ (R-type, I-type, J-type) با ذکر دلیل بیان کنید.
- د- آیا می توانید یک کد میپس قابل اجرا روی این پردازنده بنویسید که حاصل جمع دو ثبات 11 و t2 را در حافظه به آدرس x05 ذخیره کند؟ فرض کنید مقادیر اولیه ثباتهای t1 و t2 به ترتیب ۱ و ۲ باشد. اگر این کار ممکن نیست بگویید چرا نمی توانیم چنین دستوری اجرا کنیم.



پاسخ:

لف- خیر چون به مقدار shamt که در بیت های ۶ تا ۱۰ است دسترسی نداریم.

ب- خیر چون دستورات پرشی مقدار PC را تغییر میدهند در حالی که در این مسیر داده فقط میتوانیم مقدار PC را ۴ تا افزایش دهیم و تغییر دیگری نمیتوانیم در مقدار آن اعمال کنیم.

ج- بیشتر R-type ها به جز مواردی از قبیل دستورات شیفت (مانند مورد الف) قابلیت اجرایی روی این پردازنده را دارند. دستورات J-type نمی توانند اجرا شوند چون نمی توانیم D را تغییر دهیم. دستورات D-type هم به دلیل تغییر D-type دستورات شرطی) و داشتن بخش immediate روی این پردازنده قابل اجرا نیستند.

s جمع شده immediate این کار با ترفندی شدنی است. در یک پردازنده معمولی در ALU مقدار immediate با ثبات s جمع شده و آدرس حافظه را میسازد. اما در پردازندهٔ ما امکان ورود مقدار immediate به ALU وجود ندارد و آدرس حافظه مقصد از جمع دو ثبات s و t به دست می آید. با استفاده از همین نکته می توان مقدار ثبات t را در حافظه به آدرس t+t ذخیره کرد.

کد زیر حاصل مع دو ثبات 11 و 12 را در خانه ای از حافظه به آدرس t2+t0 (که برابر t2 است) ذخیره می کند. add t0, t2, t3 عند دو ثبات t4 عند t4 عند دو ثبات t4 عند t5 می کند. t4 عند t5 برابر t5 می کند.

دیاگرام مسیر داده و کنترل پردازنده MIPS را در شکل ۱ مشاهده می کنید. عملیات کنترل در این شکل توسط تعدادی سیگنال کنترلی انجام می شود که در جدولهای ۱ و ۲ آمده است. درباره این شکل و جدولهای مرتبط با آن، به سوالات زیر پاسخ دهید.

# ۲- (۲۰ نمره)

الف- برای اضافه کردن دستور jal چه تغییراتی باید به شکل و جداول بدهیم؟

دستور jal از نوع J-format است، opcode آن  $\pi$  است و کاری که انجام می دهد این است که ابتدا آدرس بازگشت را در  $\pi$  (ثبات شماره  $\pi$ ) می ریزد و سپس مثل دستور  $\pi$  (فتار می کند و به شکل زیر استفاده می شود:

jal JumpAddress

# پاسخ:

برای اجرای دستور اوز باید مقدار فعلی PC را روی ra بنویسیم و سپس مقدار PC را برابر با آدرس جدید قرار دهیم. بنابراین باید یک MUX در ورودی write-data فایل ثبات قرار دهیم که ورودی اول آن خروجی MUX دهیم. بنابراین باید یک MUX در ورودی دوم آن مقدار PC+4 است. سیگنال کنترلی این MUX را RegWriteSrc قرار معد از حافظهٔ داده است و ورودی دوم آن مقدار PC+4 است. سیگنال کنترلی این MUX میدهیم. همچنین MUX قبل از write-register را باید از حالت دوتایی به حالت ۳ یا ۴ تایی افزایش داد و ورودی سوم و چهارم آن را عدد ۳۱ (معادل شمارهٔ ثبات sa) قرار داد. سیگنال کنترلی دومی که باید به این Jump اضافه شود را RegDst2 مینامیم. مدار داخلی Control هم باید طوری تغییر کند که خروجی jal در امان اجرای دستور اوز هم یک شود.

با توجه به مطالب گفته شده سه سیگنال کنترلی به جدول دوم اضافه میشود. (چون Jump هم در این جدول نیست، آن را هم باید اضافه کنیم.)

ب- برای اضافه کردن دستور jr چه تغییراتی باید به شکل و جداول بدهیم؟

دستور jr از نوع R-format است، مقدار funct آن ۸ است و کاری که انجام میدهد این است که PC را برابر مقدار موجود در ثبات rs قرار میدهد و به این شکل استفاده میشود:

jr rs

## پاسخ:

برای اینکه دستور r را بتوانیم اجرا کنیم، باید این امکان را فراهم کنیم که محتوای یک ثبات خوانده شود و مستقیما وارد PC شود. می توانیم یک MUX بعد از MUXای که برای دستور f به شکل اضافه شده بود، قرار بدهیم و یک ورودی را به خروجی MUX مربوط به f اختصاص دهیم و ورودی دیگر را از بانک ثبات بگیریم (Read Data1) و ورودی را نمی توانیم در مدار ALU Control تولید کنیم. این ورودی را نمی توانیم در آتولید کنیم، چون در دستور f مثل بقیه دستورات Read Pc همه بیتهای Op صفر هستند و دستور توسط بیتهای function مشخص می شود که اصلا وارد واحد کنترل نمی شود. بنابراین جدول ۱ تغییر خواهد کرد، ضمن اینکه این بار باید سیگنال کنترلی مورد نظر از ترکیب خروجیهای ALU Control تولید شود.

البته حالا که تعداد MUXهای پرش زیاد شده، میتوانیم همه را با هم ترکیب کنیم اما برای اینکه فهم تغییرات ساده تر کیب کنیم اما برای اینکه فهم تغییرات ساده تر باشد، اضافه کردن یک MUX جدید هم اشکالی ندارد.

opcode	ALUOp	Operation	funct	ALU function	ALU control
1w	00	load word	XXXXXX	add	0010
sw	00	store word	XXXXXX	add	0010
beq	01	branch equal	XXXXXX	subtract	0110
		add	100000 add		0010
		subtract	100010	subtract	0110
		AND	100100	AND	0000
R-type	10	OR	100101	OR	0001
		set-on-less-than	101010	set-on-less-than	0111
		jr	001000	One of the unused ALU co	

ج- برای اضافه کردن دستورهای فرضی push و pop چه تغییراتی باید به شکل و جداول بدهیم؟ این دستورها push و push کاری که push انجام از نوع R-format هستند و مقدار funct آنها به ترتیب برابر XXXXX و YYYYY است. کاری که pop انجام می دهد این است که sp را ۴ تا کم می کند و سپس مقدار rs را در خانه sp از حافظه ذخیره می کند، و pop ابتدا محتوای خانهٔ sp را ۴ تا کم می ریزد و سپس مقدار sp را ۴ تا می افزاید و به این شکل استفاده می شوند:

push rs pop rs

#### ياسخ:

چون در سوال فرمت خاصی برای این دو دستور داده نشده، میتوانیم فرض کنیم آنها از نوع i-type هستند و همچنین برای ساده تر کردن مسیر داده می توانیم فرض کنیم داده ای که قرار است push یا pop شود در stt قرار دارد (در سوال گفته شده که داده در rs قرار دارد. در آن صورت هم میتوانیم دستور را بسازیم اما مسیر داده کمی پیچیده تر خواهد شد). بنابراین فرمت این دو دستور را به این صورت تعریف می کنیم:

push	sp	rt	-4
pop	sp	rt	0

علاوه بر این فرض می کنیم فایل ثبات دو ورودی غیر از ورودیهای فعلی دارد که اگر اولی فعال شود، ۴ واحد از \$sp کم می کند و اگر دومی فعال شود، ۴ واحد به \$sp اضافه می کند.

اجرای دستور push به این شکل انجام می شود که محتوای \$sp با \$- جمع شده و آدرس حافظه را می سازد و محتوای \$tr در حافظه ذخیره می شود (مشابه اجرای دستور (\$tp) دستور (\$tr) و در عین حال خطی که \$tr واحد از \$tr کم می کند هم فعال می شود، بنابراین مقدار \$tr هم تغییر خواهد کرد.

اجرای دستور pop به این شکل انجام می شود که محتوای sp با صفر جمع شده و آدرس حافظه را می سازد و دادهٔ خوانده شده از حافظه روی srt نوشته می شود (مشابه اجرای دستور (lw \$rt, 0(\$sp)) و در عین حال خطی که ۴ واحد به sp اضافه می کند هم فعال می شود، بنابراین مقدار sp هم به درستی تغییر خواهد کرد.

د- پس از تغییراتی که در شکل و جداول دادید، اگر از پردازنده صرفا واکشی دستورات متوالی و اجرای دستورات از نیل ۱ jal و jal انتظار برود حداقل طول هر چرخه ساعت باید چه مقدار باشد؟ زمان تاخیر هر یک از بلوکهای شکل ۱ در جدول زیر آمده است. اگر بلوکی اضافه کردید که در جدول نبود، فرض کنید گیتهای or و مر یک ۱۰ پیکوثانیه، گیتهای not هر یک ۸ پیکوثانیه و گیتهای xor هر یک ۱۲ پیکوثانیه تاخیر دارند.

I-Mem	Add	Mux	ALU	Regs	<b>D-Mem</b>	Sign-extend	Shift-left-2
350ps	90ps	30ps	120ps	180ps	320ps	10ps	2ps

ياسخ:

برای واکشی به بلوکهای I-Mem و Add نیاز داریم که همزمان کار می کنند، بنابراین به اندازه ماگزیمم این دو زمان می برند ( $^{80}$  پیکوثانیه). برای رمزگشایی jal دستور کار خاصی نباید انجام بدهیم به جز تولید سیگنالهای کنترلی در واحد Control، اما رمزگشایی jr نیاز به خواندن از فایل ثبات دارد، یعنی زمان Reg ( $^{80}$  پیکوثانیه) هیچکدام از دو دستور به ALU و Mux پیش از آن و به D-Mem نیاز ندارند، اما دستور jal باید مقدار  $^{80}$  در  $^{80}$  در  $^{80}$  در خیره کند، بنابراین به دو Mux و Reg نیاز دارد ( $^{80}$  پیکوثانیه) و دستور jr باید  $^{80}$  را در  $^{80}$  بیکوثانیه به این منظور باید از یک Mux عبور کند ( $^{80}$  پیکوثانیه)، ماکزیمم این دو مقدار همان  $^{80}$  پیکوثانیه است. پس زمان اجرای هر کدام از دو دستور این طور حساب می شود:

jal:  $350 + 240 = 590 \, ps$ jr:  $350 + 180 + 30 = 560 \, ps$ 

میبینیم که jal بیشتر طول میکشد، پس حداقل چرخه ساعت باید ۵۹۰ پیکوثانیه باشد.

ه- فرض کنید پردازنده دستورات beq و push و pop را هم پشتیبانی میکند، مجددا حساب کنید حداقل طول هر چرخه ساعت باید چقدر باشد.

بین این سه دستور pop از بقیه زمان بیشتری نیاز دارد، چون تقریبا از همه بخشها باید استفاده کند:

fetch: max(I-Mem,Add)=350, decode: Reg=180, execute: Mux+ALU=150,

mem: D-Mem=320, write-back: Mux+Reg=210 pop:350 + 180 + 150 + 320 + 210 = 750 ps

اگر برای اجرای pop و push از روشهای دیگری استفاده شده باشد، این اعداد ممکن است متفاوت باشند.

۳– (۱۰ نمره) فرض کنید سه دستور زیر در حافظه دستورالعمل پردازندهٔ شکل ۱ قرار دارد و PC به دستور اول اشاره می کند.

0x1120000C 0x01294826 0x112000F8

الف- دستورات دادهشده را رمزگشایی (decode) کنید.

ب- مسیر دادهٔ اجرای هر دستور را مشخص کنید.

ج- مقادیر سیگنالهای کنترلی را در حین اجرای هر کدام از دستورات تعیین کنید. (اگر چند حالت دارد حالتبندی کنید یا در جدول عبارت بولی بنویسید)

د- این قطعه کد چه کاری انجام می دهد؟ مقادیر ثباتهایی که ممکن است تغییر کنند را پس از اجرای آن مشخص کنید. (اگر چند حالت دارد حالت بندی کنید)

پاسخ:

الف- دستورات معادل عبارتند از: (به جاى نام ثباتها مىتوانيد شمارهٔ آنها را هم بنويسيد.)

beq \$t1, \$0, 12 xor \$t1, \$t1, \$t1 beq \$t1, \$0, 248

- برای اجرای دستورات beq مقدار دو ثبات از فایل ثباتها خوانده شده و در ALU از هم کم می شود. همزمان سیگنال Branch فعال می شود. اگر مقدار دو ثبات مساوی باشد، خروجی Zero هم فعال می شود و در این صورت Branch فعال می شود. اگر مقدار بعد از sign extend شدن به مقدار PC+4 اضافه می شود که به معنای انجام پرش است. اگر مقدار دو ثبات مساوی نباشند، اتفاق خاصی نمی افتد و دستور بعدی اجرا خواهد شد.

برای اجرای دستور XOR مقدار دو ثبات خوانده شده و در ALU با هم XOR می شود و نتیجه در \$t1 نوشته می شود.

ج- سیگنال های کنترلی مطابق جدول زیر خواهند بود:

		RegDst	ALUSrc	MemtoReg	RegWrite	MemRead	MemWrite	Branch	ALUOp	
	beq	X	0	X	0	0	0	1	01	
_	xor	1	0	0	1	0	0	0	10	

د- قطعه کد داده شده ابتدا بررسی می کند که ثبات t1 صفر است یا خیر. اگر صفر بود به ۱۲ دستور بعد پرش می کند. اگر t1 صفر نباشد، t1 را با خودش xor می کند که نتیجهاش صفر می شود. صفر را در \$t1 ذخیره می کند. سپس با اجرای دستور سوم به ۲۴۸ دستور بعد پرش می کند. تنها ثباتی که احتمال تغییرش وجود دارد \$t1 است که این هم تنها در حالتی است که صفر نباشد. اگر \$t1 صفر باشد، مقدارش تغییر نخواهد کرد.

۴- (۱۰ نمره) در پردازنده MIPS ما دستوری به نام sw را داریم. این دستور مقدار موجود در یک ثبات را در حافظه sign-extend مینویسد. اکنون میخواهیم دستوری طراحی کنیم که یک مقدار immediate شانزده بیتی را ابتدا sign-extend کند و سپس در محلی از حافظه که آدرس آن در Rt است، بنویسد. برای این کار لازم است چه تغییراتی در data path و جدولهای زیر بدهیم؟ فرض کنید op-code دستور جدید 111111 است.

swi Rt,i # M[Rt]←i

پاسخ:

این دستور باید مقدار sign-extend شدهٔ بیتهای ۲ تا ۱۵ یعنی همان مقدار immediate را در حافظه به آدرس Rt بنویسد. در دستورات i-type با بیتهای ۱۶ تا ۲۰ مشخص می شود. لذا یک روش این است که یک Rt بنویسد. در دستورات write-data با بیتهای ۱۹ تا ۲۰ مشخص می شود. لذا یک روش این است که یک MUX در ورودی write-data و ورودی اول آن MUX و ورودی و ورودی و ورودی دوم آن مقدار sign-extend باشد. نام سیگنال کنترلی این MUX را هم writeSrc می گذاریم. ادرس از خروجی ALU می آید. می توانیم سیگنال کنترلی کنترلی ایرابر صفر قرار دهیم که محتوای Rt با محتوای عدودی و کنترلی باید به این صورت محتوای عدودی باید به این سورت باشند:

i- ونمره) می خواهیم دستور زیر را به مجموعهٔ دستورات پردازنده MIPS اضافه کنیم. این دستور از نوع i- (۱۰ نمره) می خواهیم دستور زیر را به مجموعهٔ دستورات پردازنده i i i نخیره می کند. تضمین format است و حاصل جمع دو ثبات g و با در حافظه به آدرس sign-extend شدهٔ g این دستور می کنیم g می کنیم g این دستور می کنیم g تا این دستور می کنیم و می کنیم g و تغییری در مسیر داده و جدول های زیر لازم است اعمال کنیم تا این دستور قابلیت اجرا را داشته باشد؟ فرض کنید g و محمول و می دستور جدید ۱۱۱۱۱۱ است.

addm s,t,i # M[i] = R[s] + R[t]

یاسخ:

برای حل این سوال کافی است یک MUX در ورودی آدرس حافظهٔ داده قرار دهیم که ورودی اولش خروجی ابرای حل این MUX را ALU باشد و ورودی دومش مقدار sign-extend بیتهای صفر تا ۱۵ است. سیگنال کنترلی این MUX را آن AddrSrc مینامیم. همچنین باید یک MUX دیگر در ورودی Write-data حافظهٔ داده باشد که ورودی اول آن data-read-2 فایل ثبات و ورودی دوم آن خروجی ALU باشد. سیگنال کنترلی این MUX را نیز WriteSrc می نامیم. بنا به موارد گفته شده سیگنالهای کنترلی باید به صورت زیر باشند:


	RegDst	ALUSrc	MemtoReg	RegWrite	MemRead	MemWrite	Branch	ALUOp	WriteSrc	AddrSrc
addm	X	0	X	0	0	1	0	00	1	1

جدول ۱- شرح ارتباط سیگنالهای واحد ALU Control در شکل ۱

Instruction opcode	ALUOp	Instruction operation	Funct field	Desired ALU action	ALU control input
LW	00	load word	XXXXXX	add	0010
SW	00	store word	XXXXXX	add	0010
Branch equal	01	branch equal	XXXXXX	subtract	0110
R-type	10	add	100000	add	0010
R-type	10	subtract	100010	subtract	0110
R-type	10	AND	100100	AND	0000
R-type	10	OR	100101	OR	0001
R-type	10	set on less than	101010	set on less than	0111

جدول ۲- شرح ارتباط سیگنالهای واحد Control در شکل ۱

Input or output	Signal name	R-format	1w	SW	beq
Inputs	Op5	0	1	1	0
77	Op4	0	0	0	0
	Op3	0	0	1	0
	Op2	0	0	0	1
	Op1	0	1	1	0
	Op0	0	1	1	0
Outputs	RegDst	1	0	Х	Х
	ALUSrc	0	1	1	0
	MemtoReg	0	1	Χ	Х
	RegWrite	1	1	0	0
	MemRead	0	1	0	0
	MemWrite	0	0	1	0
	Branch	0	0	0	1
	ALUOp1	1	0	0	0
	ALUOp0	0	0	0	1



شکل ۱- بلوک دیاگرام مسیر داده و کنترل پردازنده ساده MIPS