

مدارهاي منطقي



دانشكده مهندسي كامپيوتر

اساتید: دکتر مهدی صدیقی، دکتر مرتضی صاحبالزمانی تدریسیاران: رضا آدینهپور، مرتضی عادلخانی

دانشگاه صنعتی امیرکبیر

مهلت ارسال: ۹ دی

طراحی و تحلیل مدارهای FSM و هازارد

تمرين هفتم

- مهلت ارسال پاسخ تا ساعت ۲۳:۵۹روز مشخص شده است. برای انجام تمرین زمان کافی اختصاص داده شده است.
 - انجام آن را به هیچوجه به روزهای پایانی موکول نکنید.
- سوالات خود را از طریق ایمیلهای adinepour@aut.ac.ir و madelkhani@aut.ac.ir و یا در کلاس حل تمرین از تدریس یاران بپرسید.
 - صرفا تمارین آپلود شده در سامانه courses تصحیح میشوند.
 - حتما در نام گذاری فایلهای آیلودی خود از قالب {HWx}_{STD_Number}_{Name} تبعیت کنید.
- پاسخهای ارسالی منحصراً باید حاصل تلاشهای فردی شما باشد. در صورت استفاده از منابع خارجی یا هم فکری، حتماً این موارد را ذکر کنید.
 - در صورت مشاهده **هرگونه تقلب**، نمره ۳ سری تمرین برای تمام افراد شرکت کننده، صفر لحاظ خواهد شد.

سوالات اختياري

۱- برای توابع a و b که در زیر مشخص شدهاند:

الف) با استفاده از جدول كارنو ، حداقل عبارت بولى به فرم SOP (جمع حاصل ضربها) را تعيين كنيد.

ب) عبارت حداقلی SOP را با استفاده از گیتهای منطقی پیادهسازی کنید (شماتیک رسم کنید).

ت) با استفاده از روش جدول کارنو، هرگونه هازارد استاتیک را در پیادهسازی SOP شناسایی و حذف کنید.

ث) با استفاده از جدول کارنو، حداقل عبارت بولی به فرم POS (حاصل ضرب جمعها) را تعیین کنید.

ج) عبارت حداقلی POS را با استفاده از گیتهای منطقی عمومی پیادهسازی کنید.

ح) با استفاده از روش جدول کارنو، هرگونه هازارد استاتیک را در پیادهسازی POS شناسایی و حذف کنید.

a) $F_{WXYZ} = \sum (0,1,2,4,6,14,15)$


b) $F_{ABCD} = \sum (2,6,8,9,10,11) + d(0,4)$

سوالات اصلي

۱. دیاگرام حالت مربوط به کدی که در ادامه به زبان Verilog آمده است را رسم کنید. در رسم دیاگرام، تنها حالتهایی را لحاظ
 کنید که از حالت اولیه (Reset) قابل دسترسی باشند. نوع ماشین (میلی یا مور) را تعیین کنید.


module SM1 (clock, reset, A, B, X);
input clock, reset, A, B;
output X;
reg [1:0] state;
wire [1:0] next_state;
always @ (posedge clock)

مدار زیر را با استفاده از T-flip flop پیاده سازی کنید. این سیستم دارای خروجی دو بیتی به صورت Z₁Z₂ است. ۰ بر روی یالها
 به معنی صفر بودن هر دو خروجی است. هر کجا مقدار یکی از بیتهای خروجی نوشته نشده است don't care در نظر گرفته شده است.



۳. نمودار حالت زیر را با استفاده از فلیپفلاپهای نوع D و گیتهای منطقی پیادهسازی کنید. در این پیادهسازی از روش کدگذاری D استفاده کنید.


روش کدگزاری One-Hot تکنیکی برای تبدیل داده ها به بردارهای دودویی است که برای پردازش در مدلهای یادگیری ماشین مناسب باشد. در این روش، در این روش کدگزاری در یک رشته بیت، داده ها به این صورت نهایش داده می شوند که تنها یک بیت یک شده و بقیه بیت ها صفر هستند. در نتیجه بر اساس جایگاه یک در این رشته بیت هر داده نسبت به دیگر داده متهایز می شوند.



۴. موارد زیر را طراحی کنید:

الف) با استفاده از فلیپ فلاپ JK یک شهارنده دو بیتی سنکرون طراحی کنید که با توجه به ورودی کنترلی M در کد باینری یا M و زمانی که M بود باینری بشهارد. M بود کد گری و زمانی که M بود باینری بشهارد.


ب) در And_OR) PLA نمایش داده شده F1 ، F0 و F1 را به گونه ای طراحی کنید که ماشین حالت زیر را پیاده سازی کند. x ورودی و F0 خروجی مدار است. a و a به ترتیب برابر a b به ترتیب برابر a و a است.




۵. تابع زیر را به گونه ای طراحی کنید که فاقد هازارد باشد. نوشتن توابع کافی است نیازی به رسم شکل نیست.

$$F(a,b,c,d) = \sum m(0,1,2,5,8,9,10,11,13,14,15)$$


۶. با رسم شکل موج و اعمال مقادیر مناسب به ورودیها بررسی کنید که آیا در مدار زیر هازارد رخ میدهد؟ اگر پاسخ مثبت است، نوع
 آن را مشخص کنید. (۵ نمره)




۷. خروجی PLD زیر، را به صورت یک عبارت SOP بنویسید: (نیازی به ساده سازی نمی باشد)




۸. دیاگرام حالت شکل زیر با استفاده از دو فلیپ فلاپ D پیاده سازی می شود. تابع ورودی فلیپ فلاپ مربوط به بیت با ارزش بیشتر را مالتی پلکسر MUX_0 می سازد. ورودی مالتی پلکسرها را بر حسب MUX_0 می شخص کنید. ورودیهای $Select_0$ و $Select_0$ مربوط به مالتی پلکسر به ترتیب به $Select_0$ متصل می شوند.




۹. نوع دیاگرام حالت میلی یا مور شکل زیر را تعیین کنید و مشخص کنید مدار مرتبط با این دیاگرام چه کاری انجام میدهد.



۱۰. مدار ترتیبی متناسب با دیاگرام حالت شکل زیر را با استفاده از فلیپ فلاپهای نوع T طراحی کنید.



۱۱. تأخیر گیتها در مدار شکل زیر برحسب نانوثانیه داده شده است. تاخیر فلیپ فلاپ از زمان تغییر کلاک به خروجی ۱۰ نانوثانیه و از زمان تغییر ورودی D برابر با ۱۵ نانوثانیه و مقدار اول آن صفر است. اگر ورودیهای abc در زمان صفر از ۱۱۱ به ۱۰۱ تغییر کنند چه اتفاقی بر روی خروجی مدار خواهد افتاد.



١٢. سوالهاي 11.29 و 11.32 كتاب مرجع (راث) را حل كنيد.

سوالات امتيازي

۱- الف) مدار مقسم فرکانس ای طراحی کنید که فرکانس ورودی مدار را تقسیم بر ۱۲ کند. ب) سیگنال های ورودی و خروجی مدار طراحی شده را به ازای ۲ پالس در خروجی رسم کنید.

موفق باشيد