
Compte rendu de TP2 – Modélisation de portes logiques et simulation sous Lt spice


1.1 Objectif de ce TP

Le but de ce TP est de nous familiariser avec le logiciel LT-SPICE, et de faire de la modélisation de portes logiques avec sa simulation sous Ltspice.


1.1.1 Exercice1

- Reproduire le schéma ci-dessous sous Ltspice, utilisez « F2 » pour acceder à la librairie de composants et chercher « nmos », « Voltage » et « res »
- 2) Pour la masse utiliser le menu dans la barre supérieure






On remarque un comportement d'un inverseur : si entrée est à 1 sortie est à Zéro, et si entrée est à zéro sortie est à 1




On remarque quand on met V1 à 0v notre Vout est Zéros qq soit la valeur de V2→Donc notre transistor dépends de V1 et de l'entrée V2 pour remplir sont rôle attendu.





1.1.2 Exercice2

1) Reproduire le circuit ci-dessous et reproduire les analyses précédentes










On remarque un comportement d'un inverseur : si entrée est à 1 sortie est à Zéro, et si entrée est à zéro sortie est à 1


1.1.2.1 La porte inverseuse/ NOT


Notre porte inverseuse est réalisée à l'aide de deux transistors complémentaires reliés comme ci-dessous :



1.1.3 Exercice 3

1) Reproduire le circuit ci-dessous et reproduire les analyses précédentes






On remarque un comportement d'une porte logique AND

1.1.4 Exercice 4

Reproduire le circuit ci-dessous et reproduire les analyses précédentes





1.1.4.1 La porte NON-ET / NAND

Les transistors NMOS qui sont placés en série et les transistors PMOS en parallèle

1.1.5 Exercice 5

1) Reproduire le circuit ci-dessous et reproduire les analyses précédentes







OR


A	В	Output
0	0	0
0	1	1
1	0	1
1	1	1

1.1.6 Exercice 6

Reproduire le circuit ci-dessous et reproduire les analyses précédentes










NOR

A	В	Output
0	0	1
0	1	0
1	0	0
1	1	0








1.1.6.1 La porte NON-OU / NOR

Nous pouvons réaliser la porte logique NOR avec quatre transistors les transistors PMOS sont placés en série et les transistors NMOS en parallèle.



\boldsymbol{A}	B	$Y = \overline{A + B}$
0	0	1
0	1	0
1	0	0
1	1	0


Pour que Y soit à l'état haut, il faut que les transistors PMOS soient tous les deux passants, c'est-à-dire que A et B soient tous les deux à l'état bas

1.1.7 **Exercice 7**

De fait, en très grande majorité, la porte AND est n'est pas construite comme vu précédemment mais en cascadant une porte NAND avec une porte NOT. Il en est de même pour la porte OR.

- Réaliser la simulation d'une porte NAND cascadée avec une porte NOT, en faire de même pour une porte NOR et NOT

Nmos conduit si VG = 5V Pmos ouvert en VG = 5V Nmos ouvert en VG = 0V Pmos conduit en VG = 0V



*A se rappeler/ retenir :

- ✓ Une règle de design pour l'implémentation des MOSFET en ASIC est de ne jamais laisser la source à un potentiel non définit. Par extension les règles de design sont les suivantes :
- La source des PMOS doit être connectée à VDD
- La source des NMOS doit être connectée à GND


1.1.7.1 Résumé

Un circuit logique en technologie CMOS est constitué de transistors qui se comportent comme des interrupteurs commandés.

Une porte logique est un circuit qui réalise une fonction logique simple. Avec deux transistors, nous pouvons construire une porte non ; avec quatre transistors, nous pouvons construire les portes non-et (NAND) et non-ou (NOR).


Pour connecter ensemble des circuits logiques, nous devons vérifier la compatibilité des niveaux de tension qu'ils acceptent à leurs entrées et qu'ils produisent à leurs sorties.

Les transistors sont utilisés en régime de commutation, c'est-à-dire que chaque transistor est placé dans des conditions où il se comporte comme un interrupteur ouvert ou fermé entre son drain et sa source. L'ouverture et la fermeture de l'interrupteur sont commandées par la tension appliquée à sa grille.



1.2 Annexe servi pour ce TP:

Symboles des port et leurs portes logiques :



https://datasheetspdf.com/pdf-file/706789/Alpha&OmegaSemiconductors/AON7423/1 https://aosmd.com/res/data_sheets/AONS32100.pdf



AON7423

Electrical Characteristics (T_J=25℃ unless otherwise noted)

Symbol	Parameter	Conditions		Min	Тур	Max	Units
STATIC	PARAMETERS	•					
BVDSS	Drain-Source Breakdown Voltage	$I_D = -250 \mu A, V_{GS} = 0 V$		-20			٧
I _{DSS}	Zero Gate Voltage Drain Current	V _{DS} =-20V, V _{GS} =0V				-1	
			T _J =55℃			-5	μА
GSS	Gate-Body leakage current	V _{DS} =0V, V _{GS} =±8V				±100	nA
V _{GS(th)}	Gate Threshold Voltage	V _{DS} =V _{GS} I _D =-250μA		-0.2	-0.5	-0.9	V
I _{D(ON)}	On state drain current	V _{GS} =-4.5V, V _{DS} =-5V		-200	_		Α
		V _{GS} =-4.5V, I _D =-20A			3.95	5	0
		T,	J=125℃		5.7	7.2	mΩ
R _{DS(ON)}	Static Drain-Source On-Resistance	V _{GS} =-2.5V, I _D =-20A			4.9	6.5	mΩ
	I	1/ - 1 01/ 1 - 201	$\overline{}$	- 8	64	0 E	mO



AONS32100

Electrical Characteristics (T_J=25°C unless otherwise noted)

Symbol	Parameter	Conditions		Min	Тур	Max	Units	
STATIC PARAMETERS								
BV _{DSS}	Drain-Source Breakdown Voltage	$I_D = 250 \mu A, V_{GS} = 0 V$		25			V	
I _{DSS}	Zero Gate Voltage Drain Current	V _{DS} =25V, V _{GS} =0V				1	μА	
			T _J =55°C			5		
Igss	Gate-Body leakage current	$V_{DS}=0V$, $V_{GS}=\pm20V$				±100	nA	
V _{GS(th)}	Gate Threshold Voltage	$V_{DS}=V_{GS}$, $I_{D}=250\mu A$		0.6	1.1	1.6	V	
R _{DS(ON)}	Static Drain-Source On-Resistance	V _{GS} =10V, I _D =20A			0.6	0.73	mΩ	
			T _J =125°C		0.9	1.1		
		V _{GS} =4.5V, I _D =20A			0.85	1.08	mΩ	
g _{FS}	Forward Transconductance	$V_{DS}=5V$, $I_D=20A$			85		S	
V _{SD}	Diode Forward Voltage	I _S =1A, V _{GS} =0V			0.6	1	V	
Is	Maximum Body-Diode Continuous Current				200	Α		

https://web.stanford.edu/class/archive/engr/engr40m.1178/slides/transistors.pdf

Ideal MOS transistor switch

In the ideal transistor switch, the connection between the drain and the source acts like a switch that is controlled by the voltage between the gate and the source, $\boldsymbol{v}_{GS}.$

In an **nMOS**, when v_{GS} is greater than the threshold voltage V_{th} , the transistor turns on and the "switch" is closed. Otherwise, the transistor is off and the connection between the drain and source is open.

The threshold voltage is typically between $1\,\mathrm{V}$ and $2\,\mathrm{V}.$

$$G \xrightarrow{+}_{v_{GS}} - |_{S}$$

$$G \xrightarrow{+} \begin{bmatrix} D \\ v_{GS} \\ - \end{bmatrix} S$$

$$G \xrightarrow{+} V_{GS} V_{U}$$


nMOS off: $v_{GS} < V_{th}$

nMOS on: $v_{GS} > V_{th}$

nMOS model

The **pMOS** is similar, except that it's flipped: it turns on when $v_{GS} < -V_{th}$.





pMOS off: $v_{GS} > -V_{th}$ pMOS on: $v_{GS} < -V_{th}$

pMOS model