
# Compte rendu de - TP03 - Machine à états (FSM)

# 1.1 Objectif de ce TP

L'objectif de ce TP est de réaliser une architecture permettant de faire clignoter deux LEDs RGB en rouge, vert et bleu. Le pilotage des LEDs se fera à l'aide de machines à états. Lors de ce TP vous apprendrez à utiliser des paramètres génériques ainsi que des modules.


1) Question 1 : Dans un fichier .vhd, créez un module Counter\_unit à partir du compteur du TP1. Le module prendra en entrée un signal d'horloge et de resetn, et donnera en sortie le signal end\_counter. Utilisez un paramètre generic() pour définir le nombre de coup d'horloge à compter.




Le code de Counter\_unit ne sera plus modifié ensuite


2. En schéma RTL, créez un compteur du signal end\_counter. Ce compteur doit permettre de déterminer le nombre de cycles allumé/éteint qui ont été effectués par la LED. Le compteur doit pouvoir être remis à 0, maintenir sa valeur actuelle ou s'incrémenter.


Je pars de notre ancien TP : je défini les limites de mon **COUNTER UNIT** en bleu :




- 3. Ecrivez un code VHDL décrivant ce compteur de cycle, vous utiliserez le module Counter\_unit.
- 4. Tester votre architecture avec un testbench.











### Définition de mon design source Counter\_unit\_1

```
library IEEE;
    Reset
        €
            Counter_unit_1 =>
                   use IEEE.STD_LOGIC_1164.ALL;
                   use IEEE.NUMERIC STD.ALL;
                   USE work.ALL;
                   entity Counter_unit_l is
                   'generic ( N : integer := 200000000); -- le nombre de coup d'horloge à compter
      Compteur_1
            .vhd
                       Port ( clk : in STD LOGIC;
                               Reset : in STD LOGIC;
                               end_counter_1 : inout STD LOGIC := '0');
                   end Counter unit 1;
                   :----Description comportementale de mon Counter unit
    Scount_1
                   architecture arch Counter unit 1 of Counter unit 1 is
z
                       signal scount_1 : std logic vector (27 downto 0);
   Comparateur_in_1
Compteur_max_1
                       signal reset_1 : std_logic := '0';
        Comparateur_1
                   begin
                              reset_1 <= (end_counter_1 or reset);
                       inst_compteur : entity compteur_1 port map(
   End_counter
                              clk => clk,
                              reset_1 => reset_1,
                              enable_1 => '1',
                              scount_1 => scount_1 );
     End
                       inst_comparateur : entity comparateur_1 port map(
                              comparateur in 1 => scount 1,
                              compteur_max_1 => std logic vector(to_unsigned(N,28)),
                              end_counter_1 => end_counter_1 );
     End
                    end arch_Counter_unit_1;
```


### Définition de mon design source Counter\_unit\_2



### Définition de mon design source FSM\_unit




### Définition de mon design source TEST-BENCH



5. Créez en RTL une machine à états (FSM) permettant de faire clignoter une LED RGB en rouge puis bleu et enfin en vert avant de recommencer le cycle (rouge, bleu, vert, ...). Dans chaque état la LED devra clignoter 3 fois. De plus, si le bouton restart est appuyé, on retourne dans l'état initial quel que soit l'état dans lequel on se situe. L'état initial est l'état dans lequel on se situe au démarrage, on passe à l'état rouge après 3 clignotements de la LED en blanc (rouge, vert et bleu actifs en même temps). + Question6 +Question7


### Ma machine à état est la suivante :




Pour coder ma machine à etat : je vais repartir le code sur 2 :


- une partie sur la description de la machine à etat en elle-même
- et une deuxième partie sur les actions appliquées à notre machine

Avant tout je reviens à mon architecture et je dessine les entrées, les sorties, les signaux...




# Définition de mon design source de la machine à état






```
-- Initialisation de ma machine à etat--
process( clk , Bouton)
begin -- définition de l'initialisation de ma machine
     if Bouton='1' then etat_cr <= etat_initial;
      elsif rising_edge(clk) then etat_cr <= etat_sv;</pre>
      end if;
end process;
-- Définition de ma machine à etat--
process(etat_cr, end_counter_2)
begin
--initialisation des etats:
etat_sv <= etat_cr;
        case etat_cr is
           when etat_initial =>
               if end_counter_2 = '1' then
                   etat_sv <= led_rouge;
                end if:
            when led rouge =>
               if end_counter_2 = '1' then
                   etat sv <= led bleu;
               end if;
            when led bleu =>
                if end_counter_2 = '1' then
                    etat_sv <= led_vert;
                end if;
            when led vert =>
                if end counter 2 = '1' then
                    etat sv <= led rouge;
                end if;
        end case;
end process;
```

# Définition de mon design source de la machine à état partie Actions appliquées



```
process(etat_cr, bouton, end_counter_1) -- state_switch
     begin
 O case etat_cr is
        when etat_initial =>
 0
            etat led <= v led blanc;
                                          -- blanc => rouge + bleu + vert
        when led_rouge =>
 0
             etat_led <= v_led_rouge; -- rouge
        when led_bleu =>
0
            etat_led <= v_led_bleu; -- bleu
         when led_vert =>
0
             etat_led <= v_led_vert; -- vert
         end case;
     end process;
     process (clk,etat_led)
     begin
     if rising_edge(clk) then
        allumer_led <= etat_led and (t_out, t_out, t_out);
  0
 000
         led0_r <= allumer_led(0);</pre>
         led0_b <= allumer_led(1);</pre>
         led0_g <= allumer_led(2);</pre>
     end if:
     end process;
     end arch_FSM_unit;
```

Architecture finale (à la main) de mon FSM GLOBAL:




Pour ma deuxième partie de FSM j'ai besoin d' un autre élément à notre architecture (du tp precedent) → pour maintenir la led allumée 2 sec et eteinte 2 sec en mémorisant la dernière entrée, et ce pendant N valeur de comptage de front mentant → ce composant est le T FLIP-FLOP

Instanciation de mon FSM et les différents composants de mon architecture :


```
entity FSM_unit is
    Port ( clk : in STD LOGIC;
           Bouton : in STD_LOGIC;
          led0_r, led0_b, led0_g : out STD_LOGIC);
          -- enable : in STD_LOGIC ,
           --scount2 : out integer);
end FSM_unit;
architecture arch_FSM_unit of FSM_unit is
    -- Definition des signaux
   signal end_counter_1 : STD_LOGIC := '0';
   signal end_counter_2 : STD_LOGIC := '0';
   type state is (etat_initial, led_rouge, led_bleu,led_vert);
   signal etat cr, etat sv : state ; --etat dans lequel on se trouve a
   signal etat_led : std_logic_vector(2 downto 0);
   signal allumer_led : std_logic_vector(2 downto 0);
   constant v led rouge :std logic vector := "001";
   constant v_led_bleu :std logic_vector := "010";
   constant v_led_vert :std_logic_vector := "100";
   constant v_led_blanc :std logic vector := "111";
   signal t_out : std logic;
begin
   inst_Counter_unit_1 : entity Counter_unit_1 port map (
          clk => clk,
           Reset => Bouton,
           end_counter_1 => end_counter_1);
                  nit_2 : entity Counter_unit_2 port map (
          clk => clk,
          Reset => Bouton,
          enable_2 => end_counter_1,
           end_counter_2 => end_counter_2);
                 T Flip Flops : entity Bascule T Flip Flops port map(
         clk => clk,
         reset => bouton,
         T => end_counter_1,
         t out => t out);
```

8. Ecrivez un testbench pour tester votre architecture. Vérifiez à la simulation que vous obtenez le résultat attendu.






# 1.2 Schématique :



9. Exécutez la synthèse et relevez les ressources utilisées (y compris la FSM). Sur la schématique, identifiez où se situe votre compteur de cycle.


# 1.3 Rapport de synthèse



Question 10. Modifiez le fichier de contraintes pour connecter vos entrées / sorties du système avec les broches de la carte. Réglez l'horloge pour que sa fréquence soit à 100MHz.


```
1 ## This file is a general .xdc for the Cora Z7-07S Rev. B
2 | ## To use it in a project:
3 ## - uncomment the lines corresponding to used pins
4 | ## - rename the used ports (in each line, after get ports) according to the top level signal
   # PL System Clock
   set property -dict {PACKAGE PIN H16 IOSTANDARD LVCMOS33} [get ports clk]
   create_clock -period 10.000 -name sys_clk_pin -waveform {0.000 5.000} -add [get_ports clk]
8
10 # RGB LEDS
11; set_property PACKAGE_PIN L15 [get_ports led0_b]
12 set property IOSTANDARD LVCMOS33 [get ports led0_b]
   #set property -dict (PACKAGE PIN L15 IOSTANDARD LVCMOS33) [get ports led0 b]
13
14 ' #set property -dict {PACKAGE PIN L15 IOSTANDARD LVCMOS33} [get ports allumer led]
15 set_property -dict {PACKAGE_PIN G17 IOSTANDARD LVCMOS33} [get_ports led0_g]
   set property -dict {PACKAGE_PIN N15 IOSTANDARD LVCMOS33} [get_ports led0_r]
17 #set_property -dict (PACKAGE PIN G14 IOSTANDARD LVCMOS33) [get_ports led1_b]
18 | #set_property -dict (PACKAGE_PIN L14 IOSTANDARD LVCMOS33) [get_ports led1_g]
19 : #set property -dict (PACKAGE PIN M15 IOSTANDARD LVCMOS33) [get ports led1 r]
20
21 : # Buttons
22
23 | set property IOSTANDARD LVCMOS33 [get ports Bouton]
24 set_property PACKAGE_PIN D20 [get_ports Bouton]
25 | #set_property -dict (PACKAGE PIN D20 IOSTANDARD LVCMOS33) [get_ports btn0]
26 #set_property -dict {PACKAGE_PIN_D19 IOSTANDARD LVCMOS33} [get_ports {btn[1]}]
```

Question 11. Lancez limplémentation puis étudiez le rapport de timing (vérifiez les violations de set up et de hold et identifiez le chemin critique).



12. Générez le bitstream pour vérifier le système sur carte.

# **Annexe**



```
Code:
-----partie Actions appliquées de la machine à etat
-- on va rajouter un autre élément à notre architecture (du tp precedent)
---pour maintenir la led allumée 2 sec et eteinte 2 sec en mémorisant la dernière
--- entrée, et ce pendant N valeur de comptage de front mentant
--##--declaration composant : Bascule_T_flip_flop
-- Declaration de ma bibliothèque
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
use IEEE.NUMERIC STD.ALL;
entity Bascule T Flip Flops is
  Port (clk: in STD LOGIC;
      Reset: in STD LOGIC;
      --enable : in STD_LOGIC;
                                                                       T: in STD LOGIC;
      t out: inout STD LOGIC:='0');
end Bascule T flip flops;
-- Description comportementale
architecture arch_Bascule_T_Flip_Flops of Bascule_T_Flip_Flops is
```

```
begin
 process(Reset,clk)
    begin
    if reset='1' then t out \leq= '0';
         elsif rising edge(clk) then
       if T = '1' then
         if t out ='1' then
            t out \leq 0';
               else
           t out <='1';
         end if;
                                                                      end if;
                                                                   end if;
 end process;
 end arch Bascule T flip flops;
  -----FSM------
-- Declaration de ma bibliothèque
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.NUMERIC STD.ALL;
USE work.ALL;
entity FSM unit is
  Port (clk: in STD LOGIC;
      Bouton: in STD LOGIC;
      led0 r, led0 b, led0 g : out STD LOGIC);
      -- enable: in STD LOGIC;
      --scount2 : out integer);
end FSM unit;
architecture arch FSM unit of FSM unit is
  -- Definition des signaux
  signal end_counter_1 : STD_LOGIC := '0';
  signal end counter 2 : STD LOGIC := '0';
  type state is (etat initial, led rouge, led bleu, led vert);
  signal etat cr, etat sv: state; --etat dans lequel on se trouve actuellement & etat dans lequel on
passera au prochain coup d'horloge
  signal etat led: std logic vector(2 downto 0);
  signal allumer led: std logic vector(2 downto 0);
  constant v led rouge :std logic vector := "001";
  constant v led bleu:std logic vector:= "010";
  constant v led vert :std logic vector := "100";
  constant v led blanc :std logic vector := "111";
```

```
signal t_out : std_logic;
begin
                                                                          inst Counter unit 1: entity
Counter unit 1 port map (
                                                                              clk => clk,
       Reset => Bouton,
       end counter 1 \Rightarrow end counter 1);
  inst Counter unit 2: entity Counter unit 2 port map (
                                                                              clk => clk,
       Reset => Bouton,
       enable 2 \Rightarrow end counter 1,
       end counter 2 \Rightarrow end counter 2);
  inst Bascule T Flip Flops: entity Bascule T Flip Flops port map(
      clk => clk,
      reset => bouton,
      T \Rightarrow \text{end counter } 1,
                                                                                t \text{ out} => t \text{ out};
-- Initialisation de ma machine à etat--
process(clk, Bouton)
begin -- définition de l'initialisation de ma machine à etat-- remise à zero
   if Bouton='1' then etat cr <= etat initial;
   elsif rising edge(clk) then etat cr <= etat sv;
   end if;
end process;
-- Définition de ma machine à etat--
process(etat cr, end counter 2)
begin
--initialisation des etats:
etat sv <= etat cr;
     case etat cr is
       when etat initial =>
          if end counter 2 = '1' then
                                                                                              etat sv
<= led rouge;
                                                                                         end if;
                                                                                    when led rouge =>
          if end counter 2 = '1' then
                                                                                              etat sv
<= led bleu;
                                                                                         end if;
                                                                                    when led bleu =>
```

```
if end_counter_2 = '1' then
                                                                                   etat sv
<= led vert;
                                                                               end if;
      when led vert =>
         if end counter 2 = '1' then
                                                                                   etat sv
<= led rouge;
                                                                               end if;
                                                                     end case;
end process;
  -----partie Actions appliquées de la machine à etat
_____
--signal etat led: std logic vector(2 down to 0);
--signal allumer led: std logic vector(2 down to 0);
--constant v led rouge :std logic vector := "001";
--constant v led bleu:std logic vector:= "010";
--constant v led vert :std logic vector := "100";
--constant v_led_blanc :std_logic_vector := "111";
process(etat cr, bouton, end counter 1)--state switch
begin
case etat_cr is
                                                                 when etat initial =>
                                                                     etat led <= v led blanc;
                                                                 -- blanc => rouge + bleu +
vert
                                                                 when led rouge =>
                                                                      etat led <= v led rouge;
-- rouge
                                                                 when led bleu =>
                                                                     etat led <= v led bleu; -
- bleu
                                                                 when led vert =>
                                                                     etat led <= v led vert; -
- vert
                                                                 end case;
end process;
process (clk,etat led)
begin
if rising edge(clk) then
  allumer led <= etat led and (t out, t out, t out);
```

```
led0_r <= allumer_led(0);
led0_b <= allumer_led(1);
led0_g <= allumer_led(2);
end if;
end process;
end arch_FSM_unit;</pre>
```