Compte rendu de - TP02 - Compteurs

1.1 Objectif de ce TP

L'objectif de cet TP est faire clignoter une LED en utilisant un compteur de temporisation. Un compteur de temporisation permet de compter le nombre de coup d'horloge nécessaire pour attendre un temps voulu. En connaissant la fréquence de l'horloge il est possible de déterminer combien de périodes d'horloge il faut compter pour attendre 3 secondes par exemple.

1) Question 1 : L'horloge du système est fixée à 100MHz. Combien de période faut-il compter pour attendre 2 secondes ? Combien de bits faut-il au minimum pour représenter cette valeur ?

- F= 100Mhz donc T= 1/F = 10^-8 secondes = 10*10^-9 secondes = 10 ns
- Pour attendre 2 secondes il faut compter N*10ns donc N=2*10^8 → Il faut 200 millions d'impulsions pour attendre les deux secondes.

N=200 000 000

• Pour calculer le nombre de bit :

Nbr de bit = $Log2(2x10^8)$ = 27,5 donc il faut 28 bits. Il nous faut donc au minimum 28 Bits.


2) Question 2 : Dessinez le schéma RTL de ce compteur. Si le compteur atteint la valeur calculée précédemment, un signal end_counter passe à 1, sinon end_counter vaut 0. N'oubliez pas de mettre sur chaque signal son nombre de bits. Commencez par réaliser une boucle d'incrémentation : +1 à chaque coup d'horloge.

Comme vu en cours : je me base sur le principe de **watchdogs** qui est un compteur qui permet d'interrompre un processus lorsque ce dernier ne réponds pas au bout d'un certain temps (ici 2 secondes par exemple).

Pour observer notre compteur à la sortie, quand on arrive à 200 000 000 front montant d'horloge, on va utiliser un comparateur à la sortie.

Si les deux valeurs d'entrées sont égales, alors la sortie est à 1 sinon elle est à 0.

→il s'agit d'un timer ou watchdog




Compteur (Composant synchrone)

Composant Synchrone avec une reset asynchrone -> process avec sensibilité sur (clk, reset)

Comparateur (composant combinatoire)


Compteur = valeur maximum → alors : signal end_counter passe à 1, sinon end_counter vaut 0

3) Question 3 et Question 4 et Question 5.




```
compteur_max comparateur_in
Comparateur
end- counter
```

4) Question 6 et Question 7 et Question 8




- 5) Question 9 et Question 10 et Question 11
- LED clignote telle que : allumée 2s, éteinte 2s.
- signal restart sera une entrée du design associé à un bouton

Mettez à jour votre testbench puis vérifier votre design avec une simulation. Quels sont les signaux que vous devez observer ?




Pour cela on peut utiliser T-flip-flops schéma RTL, vu en cours : Sur front montant d'horloge, si l'entrée du registre est à 1, alors la valeur courante du registre est inversée. Autrement, la valeur du registre est inchangée. Si $Ti=1 \rightarrow$ on a Qi=not(Qi-1) Sinon $Ti=0 \rightarrow$ on a Qi=Qi-1




CLK	Т	Q n+1
1	0	Qn
1	1	Q n '


Le nombre de bascules utilisées dans la conception du compteur série détermine <u>le nombre maximal de comptage</u> : Ce nombre sera égal à '2' exposants le nombre de bascules utilisées → ici on aura 28 bascules T flip-flop pour attendre 2 secondes.

Démonstration Vivado + explication:





Suite:



Allumer led passe à 1 à la fin de chaque comptage 200000000. Ensuite notre bascule T flip-flop maintien l'état 1 (led allumée) pendant 200000000 coup d'horloge, ensuite au prochain état 1 elle inverse l'état à 0 et le maintient pendant 200000000 coup d'horloge


6) Question 12 : Mettez à jour votre test Bench puis vérifier votre design avec une simulation. Quels sont les signaux que vous devez observer ?

6

Signale à observer : signal allumer_led & signal comptage-tb & signal led0_b_intern.


Question 13. Exécutez la synthèse puis ouvrez la schématique. Identifiez sur la schématique les différents éléments de votre architecture RTL.

1.2 Schématique :



Question 14. Ouvrez le rapport de synthèse et relevez les ressources utilisées. Comparez vos résultats avec les résultats attendu selon votre architecture RTL.

1.3 Rapport de synthèse




80 1 0.00 1


0 1


I DSPs

1 0 1




1.4 Rapport de timing Static Timing Analysis (STA)





Question15. Ouvrez le Set Up Debug. Placez des sondes sur les signaux à observer que vous avez défini à la question 12.




Question 16. Lancez l'implémentation puis étudiez le rapport de timing (vérifiez les violations de set up et de hold et identifiez le chemin critique).


Description de notre chemin critique :


```
Setup :
                                                0 Failing Endpoints, Worst Slack 26.165ns, Total Violation
                                                                                                                                                                                                                                                 0.000ns
                                               0 Failing Endpoints, Worst Slack 0.063ns, Total Violation
0 Failing Endpoints, Worst Slack 15.250ns, Total Violation
                                                                                                                                                                                                                                                   0.000ns
Hold :
                                                                                                                                                                                                                                                   0.000ns
Max Delay Paths
Slack (MET) :
                                                           26.165ns (required time - arrival time)
                                                             dbg_hub/inst/BSCANID.u_xsdbm_id/SWITCH_N_EXT_BSCAN.bscan_switch/state_reg[1]/(
                                                                   (rising edge-triggered cell FDRE clocked by dbg_hub/inst/BSCANID.u_xsdbm_id/
                                                        \tt dbg\_hub/inst/BSCANID.u\_xsdbm\_id/SWITCH\_N\_EXT\_BSCAN.bscan\_switch/portno\_temp\_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb_relemb
    Destination:
                                                                 (rising edge-triggered cell FDRE clocked by dbg_hub/inst/BSCANID.u_xsdbm_id/
                                                     dbg_hub/inst/BSCANID.u_xsdbm_id/SWITCH_N_EXT_BSCAN.bscan_inst/SERIES7_BSCAN.bs
Setup (Max at Slow Process Corner)
    Path Group:
    Path Type:
   Requirement: 33.000ns (dbg_hub/inst/BSCANID.u_xsdbm_id/SWITCH_N_EXT_BSCAN.bscan_inst/SERIF
Data Path Delay: 6.770ns (logic 1.72lns (25.421%) route 5.049ns (74.579%))
                                                             5 (CARRY4=1 LUT3=1 LUT4=1 LUT5=1 LUT6=1)
    Logic Levels:
    Clock Path Skew: -0.06lns (DCD - SCD + CPR)
         Destination Clock Delay (DCD): 3.07lns = ( 36.071 - 33.000 )
         Source Clock Delay (SCD): 3.508ns
         Clock Pessimism Removal (CPR): 0.375ns
     Clock Uncertainty: 0.035ns ((TSJ^2 + TIJ^2)^1/2 + DJ) / 2 + PE
         Total System Jitter (TSJ): 0.071ns
                                                                    (TIJ): 0.000ns
         Total Input Jitter
         Discrete Jitter
                                                                      (DJ): 0.000ns
          Phase Error
                                                                       (PE): 0.000ns
```

Vérification de comportement de ma carte en temps réel + Explication :


Question 17. Générez le bitstream pour observer le système sur carte. Relevez les résultats de la ILA.







Annexe



Code:

```
--##-- declaration premier composant : compteur ##
-- Declaration de ma bibliothèque
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
use IEEE.NUMERIC_STD.ALL;
entity compteur is
  Port ( clk : in STD_LOGIC;
     Reset: in STD LOGIC;
     enable: in STD_LOGIC;
     scount: out STD_LOGIC_VECTOR (27 downto 0));
end compteur;
----Description comportementale
architecture arch_compteur of compteur is
signal comptage: integer:=0; --STD_LOGIC_VECTOR (27 downto 0);
-- indicateur de comptage interne
begin
process (clk, Reset, enable)
  begin
                             -- Comptage sur le signal interne
if rising edge (clk) then if Reset ='1' then
comptage <= 0; --scount <= (others => '0');
elsif enable ='1' then
     compteur <= (others => '0'); -- pas de condition de fin de comptage
et remise à zéro.
```

```
comptage <= comptage + 1; --std_logic_vector(unsigned(scount) +</pre>
1); -- "+"(unsigned,int)
--end if;end if;end if;
end process;
--scount <= std_logic_vector(compteur); -- scount copie la sortie =
valeur finale du compteur
scount <= std_logic_vector(to_unsigned(comptage,28));</pre>
end arch_compteur;
--##--declaration deuxieme composant : comparateur ##
-- Declaration de ma bibliothèque
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.NUMERIC_STD.ALL;
entity comparateur is
--generic ( N : integer := 200000000);
  Port (comparateur_in: in STD_LOGIC_VECTOR (27 downto 0);
     compteur_max : in STD_LOGIC_VECTOR (27 downto 0);
      end_counter : out STD_LOGIC);
end comparateur;
--Description comportementale
architecture arch_comparateur of comparateur is
begin -- on va Comparer la valeur de comparateur_in avec la valeur
de comparateur_max
--principe de ma comparison : egal <= '1' when A=B else '0';
     end_counter <= '1' when comparateur_in = compteur_max</pre>
else '0';
--une autre façon d'ecrire ma comparison :
--if comparateur_in >= compteur_max then
--end_counter = '1';
--else
--end_counter='0';
--end if;
```

```
end arch_comparateur;
--##--declaration troisième composant : Bascule_T_flip_flops
-- Declaration de ma bibliothèque
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.NUMERIC_STD.ALL;
entity Bascule_T_Flip_Flops is
  Port ( clk : in STD LOGIC;
      Reset: in STD_LOGIC;
      --enable: in STD LOGIC;
T: in STD LOGIC;
      t_out : inout STD_LOGIC :='0');
      --led0_b : inout STD_LOGIC :='0');
end Bascule_T_flip_flops;
-- Description comportementale
architecture arch_Bascule_T_Flip_Flops of Bascule_T_Flip_Flops is
begin -- on va mémoriser la dernière entrée pendant N valeur de
comptage
   -- on va laisser la led allumée 2s et etteinte pendant 2S
 process(Reset,clk)
    begin
    if reset='1' then t out <= '0';
    --if Reset='1' then led0_b <= '0';
    elsif rising_edge(clk) then
      if T ='1' then
         if t_out ='1' then
         --if led0_b ='1' then
           t out <= '0';
           --led0 b <= '0';
         else --si t out = '0'
           t_out <='1';
           --led0_b <='1';
         end if;
end if;
end if;
end process;
end arch_Bascule_T_flip_flops;
--##--declaration liaison entre les differents composants et la carte
-- Declaration de ma bibliothèque
LIBRARY ieee;
```

```
USE ieee.std_logic_1164.ALL;
USE ieee.numeric_std.ALL;
USE work.ALL;
entity counter is
  Port ( clk_gen : in STD_LOGIC;
      btn0: in STD_LOGIC;
      --restart : in std_logic;
      led0_b : out STD_LOGIC);
end counter;
architecture arch counter of counter is
  --déclaration des signaux Outputs
  signal allumer led : std logic := '0';
  signal comptage tb: std logic vector (27 downto 0);
  signal led0_b_intern : STD_LOGIC := '0';
  signal restart : std_logic := '0';
  signal reset_compteur : std_logic := '0';
  -- Clock period definitions
  constant N: integer := 200000000;
begin
  -- Gestion des inputs
  -- clk_gen => pas de traitement
  restart <= btn0;
  reset_compteur <=(allumer_led or restart);</pre>
  inst_compteur : entity compteur port map(
     clk => clk_gen,
     Reset => reset_compteur,
     enable => '1',
scount => comptage_tb );
  inst_comparateur : entity comparateur port map(
     comparateur_in => comptage_tb,
compteur_max => std_logic_vector(to_unsigned(N,28)),
end_counter => allumer_led );
inst_Bascule_T_Flip_Flops : entity Bascule_T_Flip_Flops port map(
     clk => clk gen,
     Reset => restart,
     T => allumer_led,
     --t_out => led0_b_inter);
     t_out => led0_b_intern);
led0_b <= led0_b_intern;</pre>
end arch_counter;
```