
Compte rendu de TP1 – Full adder

1.1 Objectif de ce TP


Le but de ce TP est de nous familiariser avec le logiciel VIVADO, et de faire de la modélisation d'un Full-adder avec son test bench associé...

• l'architecture RTL d'un full adder est la suivante :




- 1. Ecrivez sous forme d'équation logique le schéma du full adder :
- La sortie S du full adder :

la table de vérité du circuit :



• La sortie C-out du full adder :

la table de vérité du circuit :



2. Quelles sont les entrées et sorties du full adder ?

*Les entrées : nous avons 3 entrées A, B, Cin

*Les sorties : nous avons 2 sorties : S et Cout

3. Complétez le fichier full adder.vhd pour décrire en VHDL le full adder :

```
library ieee;
                                                          library ieee;
  use ieee.std_logic_l164.all;
                                                          use ieee.std_logic_1164.all;
                                                          entity full_adder is
entity full_adder is
                                                               Port (
       Port (
           --Entrées full adder
                                                               -- Entrées full adder
           A : in std logic;
                                                                    A : in std_logic;
                : in std_logic;
           Cin : in std logic;
                                                                       : in std_logic;
           --Sorties full adder
                                                                    Cin: in std_logic;
           S : out std logic;
           Cout: out std logic
                                                               --Sorties full adder
       );
                                                                    S: out std_logic;
end full adder;
                                                                    Cout: out std logic
                                                               );
architecture behavior of full_adder is
                                                          end full_adder;
                                                          architecture behavior of full_adder is
begin
                                                          begin
      S <= A XOR B XOR Cin ;
      Cout <= Cin and (A xor B) or (A and B);
                                                            S <= A XOR B XOR Cin;
end behavior;
                                                               Cout <=( Cin and (A xor B) ) or (A and B);
                                                          end behavior;
```

- 4. Ouvrez Vivado et créez un projet
- 5. Complétez les commentaires dans le fichier de testbench testbench full adder.vhd.
- 6. Sur Vivado, dans l'onglet « Sources », faites un clic droit sur « Simulation Sources » puis « Add Sources »
- 7. Dans l'onglet « Flow Navigator », cliquez sur « Run Behavioral Simulation ».
- 8. Modifiez le testbench pour ajouter des tests automatiques :

assert S='x' and Cout= 'Y' report "erreur calcul :expected S='X' and Cout='Y'" severity failure;

A	В	Cin	S	Cout
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

1) A <= '1';B <= '0'; Cin <= '0'

assert S='1' and Cout= '0' report "erreur calcul: expected S='1' and Cout='0'" severity failure;

2) A <= '0'; B <= '1'; Cin <= '0'

assert S='1' and Cout= '0' report "erreur calcul: expected S='1' and Cout='0'" severity failure;

3) A <= '1'; B <= '1'; Cin <= '0'

assert S='0' and Cout= '1' report "erreur calcul : expected S='0' and Cout='1'" severity failure;

4) A <= '0'; B <= '0'; Cin <= '1'

assert S='1' and Cout= '0' report "erreur calcul : expected S='1' and Cout='0'" severity failure;

5) A <= '1'; B <= '0'; Cin <= '1'

assert S='0' and Cout= '1' report "erreur calcul: expected S='0' and Cout='1'" severity failure;

6) A <= '0'; B <= '1'; Cin <= '1'

assert S='0' and Cout= '1' report "erreur calcul : expected S='0' and Cout='1'" severity failure;

7) A <= '1'; B <= '1'; Cin <= '1'

assert S='1' and Cout= '1' report "erreur calcul: expected S='1' and Cout='1'" severity failure;

- 9. Dans l'onglet « Flow Navigator », cliquez « Run Synthesis » pour exécuter une synthèse de votre architecture.
- 10. Déroulez le menu « Synthesis » et cliquez sur « Schematic » pour ouvrir la schématique. Où sont les portes logiques de l'architecture ? Vous pouvez mettre en surbrillance les fils en cliquant dessus pour mieux suivre leur chemin
- le code test-bench full-adder

```
library ieee;
 use ieee.std_logic_l164.all;
                                                                            A <= '0';
                                                                            B <= '0';
entity testbench_full_adder is end testbench_full_adder;
                                                                            Cin <= '1';
                                                                            wait for 10 ns;
Parchitecture behavior of testbench full adder is
      -- component declaration for the unit under test (uut)
                                                                            --Valeurs des sorties attendues :
      component full adder
                                                                      -- Cout <= '0';
         port (
                                                                            S <= '1';
            A : in std_logic;
                  : in std logic;
              Cin : in std_logic;
S : out std logic;
             Cout: out std logic
                                                                            A <= '1';
                                                                            B <= '0';
                                                                            Cin <= '1';
      signal A : std_logic := '0';
signal B : std_logic := '0';
signal Cin : std_logic := '0';
                                                                            wait for 10 ns;
                                                                            --Valeurs des sorties attendues :
      --Outputs
      signal S : std_logic;
signal Cout : std_logic;
                                                                           Cout <= '1';
                                                                            S <= '0';
            Instantiate the Unit Under Test (UUT)
        -- Instantiate the Ur

uut: full_adder

port map (

A => A,


B => B,

Cin => Cin,


S => S,

Cout => Cout
                                                                            A <= '0';
                                                                            B <= '1';
                                                                            Cin <= '1';
                                                                            wait for 10 ns;
                                                                            -- Valeurs des sorties attendues :
                                                                            Cout <= '1':
            hold reset state for 100 ns.
                                                                            S <= '0';
        wait for 100 ns;
        --Valeurs des sorties attendues ;
Cout <= '0';
        Cout <= '(
S <= '0';
                                                                            A <= '1';
                                                                            B <= '1';
                                                                            Cin <= '1';
        wait for 10 ns;
                                                                            wait for 10 ns;
       --Valeurs des sorties attendues :
Cout <= '0';
S <= '1';
                                                                            --Valeurs des sorties attendues :
                                                                           Cout <= '1';
        A <= '0';
B <= '1';
Cin <= '0';
                                                                            S <= '1';
        wait for 10 ns;
       --Valeurs des sorties attendues :
Cout <= '0';
S <= '1';
                                                                            A <= '0';
                                                                            B <= '0';
                                                                            Cin <= '0';
        A <= '1';
B <= '1';
Cin <= '0';
wait for 10 ns;
                                                                            end process;
         --Valeurs des sorties attendues :
Cout <= '1';
        Cout <= '1'
                                                                       end;
```


• La simulation schématique associée / Behavioral Simulation :




Le schématique associé :



• La table de vérité associée



A retenir jusqu'aujrd'hui 26 /04/2023 : La conception d'un programme VHDL peut être résumée par le diagramme de la figure suivante .



1.2 Annexe servi pour ce TP:

