

## Compte rendu de – TP02 – Compteurs

### 1.1 Objectif de ce TP

L'objectif de cet TP est faire clignoter une LED en utilisant un compteur de temporisation. Un compteur de temporisation permet de compter le nombre de coup d'horloge nécessaire pour attendre un temps voulu. En connaissant la fréquence de l'horloge il est possible de déterminer combien de périodes d'horloge il faut compter pour attendre 3 secondes par exemple.

- 1) Question 1 : L'horloge du système est fixée à 100MHz. Combien de période faut-il compter pour attendre 2 secondes ? Combien de bits faut-il au minimum pour représenter cette valeur ?

$$T (\text{période}) = 1/\text{Fréquence}$$

- $F = 100\text{Mhz}$  donc  $T = 1/F = 10^{-8}$  secondes =  $10 \cdot 10^{-9}$  secondes = 10 ns
- Pour attendre 2 secondes il faut compter  $N \cdot 10\text{ns}$  donc  $N = 2 \cdot 10^8 \rightarrow$  Il faut 200 millions d'impulsions pour attendre les deux secondes.

$$N = 200\,000\,000$$

- Pour calculer le nombre de bit :

Nbr de bit =  $\text{Log}_2(2 \cdot 10^8) = 27,5$  donc il faut 28 bits. Il nous faut donc au minimum 28 Bits.

$$\text{Nbr de bit} = 28 \text{ bits}$$


- 2) Question 2 : Dessinez le schéma RTL de ce compteur. Si le compteur atteint la valeur calculée précédemment, un signal `end_counter` passe à 1, sinon `end_counter` vaut 0. N'oubliez pas de mettre sur chaque signal son nombre de bits. Commencez par réaliser une boucle d'incrémentation : +1 à chaque coup d'horloge.

Comme vu en cours : je me base sur le principe de **watchdogs** qui est un compteur qui permet d'interrompre un processus lorsque ce dernier ne réponds pas au bout d'un certain temps (ici 2 secondes par exemple).


Pour observer notre compteur à la sortie, quand on arrive à 200 000 000 front montant d'horloge, on va utiliser un comparateur à la sortie.

Si les deux valeurs d'entrées sont égales, alors la sortie est à 1 sinon elle est à 0.



→ il s'agit d'un timer ou watchdog



3) Question 3 et Question 4 et Question 5.




## 4) Question 6 et Question 7 et Question 8




## 5) Question 9 et Question 10 et Question 11

- LED clignote telle que : allumée 2s, éteinte 2s.
- signal restart sera une entrée du design associé à un bouton

Mettez à jour votre testbench puis vérifier votre design avec une simulation. Quels sont les signaux que vous devez observer ?



Pour cela on peut utiliser T-flip-flops schéma RTL, vu en cours : Sur front montant d'horloge, si l'entrée du registre est à 1, alors la valeur courante du registre est inversée. Autrement, la valeur du registre est inchangée. Si  $T_i=1 \Rightarrow Q_i = \text{not}(Q_{i-1})$  Sinon  $T_i=0 \Rightarrow Q_i = Q_{i-1}$





La table de vérité associée :

CLK	T	$Q_{n+1}$
↑	0	$Q_n$
↑	1	$Q_n'$


Le nombre de bascules utilisées dans la conception du compteur série détermine le nombre maximal de comptage : Ce nombre sera égal à '2' exposants le nombre de bascules utilisées → ici on aura **28 bascules** T flip-flop pour attendre 2 secondes.

### Démonstration Vivado + explication:



Suite :






Allumer led passe à 1 à la fin de chaque comptage 200000000. Ensuite notre bascule T flip-flop maintient l'état 1 (led allumée) pendant 200000000 coup d'horloge, ensuite au prochain état 1 elle inverse l'état à 0 et le maintient pendant 200000000 coup d'horloge

- 6) Question 12 : Mettez à jour votre test Bench puis vérifiez votre design avec une simulation. Quels sont les signaux que vous devez observer ?


Schéma final après insertion bouton qui restart notre compteur



Signale à observer : signal allumer\_led & signal comptage-tb & signal led0\_b\_intern.

Question 13. Exécutez la synthèse puis ouvrez la schématique. Identifiez sur la schématique les différents éléments de votre architecture RTL.

## 1.2 Schématique :



Question 14. Ouvrez le rapport de synthèse et relevez les ressources utilisées. Comparez vos résultats avec les résultats attendu selon votre architecture RTL.

## 1.3 Rapport de synthèse

u\_ila\_0 (u\_ila\_0\_CV)

Source File ? \_ □ □ ×

Corra-Z7-10-Mast ◀ ▶ ⚙

☒ Enabled

Location: C:/Users/ever

General Properties

```

178
179 Report Cell Usage:
180 +-----+-----+
181 |      |Cell| |Count|
182 +-----+-----+
183 |1| |BUFG| | 1|
184 |2| |CARRY4| | 7|
185 |3| |LUT1| | 1|
186 |4| |LUT4| | 1|
187 |5| |LUT6| | 6|
188 |6| |FDCE| | 1|
189 |7| |FDRE| | 28|
190 |8| |IBUF| | 2|
191 |9| |OBUF| | 1|
192 +-----+-----+
193
194 Finished Writing Synthesis Report : Time (s): <
195
196 Synthesis finished with 0 errors, 0 critical wa
197 Synthesis Optimization Runtime : Time (s): cpu
  
```

ICL Console Messages Log Reports x Design Runs Debug

Report Type ... Modified ^1 Size

✓ Synthesis

▼ Synth Design (synth\_design)

Report	Type	Modified	Size
Utilization - Synth Design	report_utilization	5/9/23, 11:05 AM	6.7 KB
synthesis_report		5/9/23, 11:05 AM	16.5 KB

### Utilization Design Information

#### Table of Contents

1. Slice Logic
- 1.1 Summary of Registers by Type
2. Memory
3. DSP
4. IO and GT Specific
5. Clocking
6. Specific Feature
7. Primitives
8. Black Boxes
9. Instantiated Netlists

#### 1. Slice Logic

Site Type	Used	Fixed	Available	Util%
Slice LUTs*	8	0	17600	0.05
LUT as Logic	8	0	17600	0.05
LUT as Memory	0	0	6000	0.00
Slice Registers	29	0	35200	0.08
Register as Flip Flop	29	0	35200	0.08
Register as Latch	0	0	35200	0.00
F7 Muxes	0	0	8800	0.00
F8 Muxes	0	0	4400	0.00

#### 5. Clocking

Site Type	Used	Fixed	Available	Util%
BUFGCTRL	1	0	32	3.13
BUFIO	0	0	8	0.00
WAKEUP_ADV	0	0	2	0.00
FLR12_ADV	0	0	4	0.00
BUFGCE	0	0	48	0.00
BUFG	0	0	8	0.00

#### 1.1 Summary of Registers by Type

Total	Clock Enable	Synchronous	Asynchronous
10	-	-	-
10	-	-	Set
10	-	-	Reset
10	-	Set	-
10	-	Reset	-
10	Yes	-	-
10	Yes	-	Set
10	Yes	-	Reset
10	Yes	Set	-
28	Yes	Reset	-

#### 2. Memory

Site Type	Used	Fixed	Available	Util%
Block RAM Tile	0	0	60	0.00
RAMB36/FIFO*	0	0	60	0.00
RAMB18	0	0	120	0.00
3. DSP				
Site Type	Used	Fixed	Available	Util%
DSPs	0	0	80	0.00

#### 7. Primitives

Ref Name	Used	Functional Category
FDRE	28	Flop & Latch
CARRY4	7	CarryLogic
LUT6	6	LUT
IBUF	2	IO
OBUF	1	IO
LUT4	1	LUT
LUT1	1	LUT
FDCE	1	Flop & Latch
BUFG	1	Clock



1. Slice Logic				
-----				
Site Type	Used	Fixed	Available	Util%
Slice LUTs*	8	0	17600	0.05
LUT as Logic	8	0	17600	0.05
LUT as Memory	0	0	6000	0.00
Slice Registers	29	0	35200	0.08
Register as Flip Flop	29	0	35200	0.08
Register as Latch	0	0	35200	0.00
F7 Muxes	0	0	8800	0.00
F8 Muxes	0	0	4400	0.00

1.1 Summary of Registers by Type				
-----				
Total	Clock Enable	Synchronous	Asynchronous	
0	-	-	-	
0	-	-	Set	
0	-	-	Reset	
0	-	Set	-	
0	-	Reset	-	
0	Yes	-	-	
0	Yes	-	Set	
1	Yes	-	Reset	
0	Yes	Set	-	
28	Yes	Reset	-	

1.1 Summary of Registers by Type				
-----				
Total	Clock Enable	Synchronous	Asynchronous	
0	-	-	-	
0	-	-	Set	
0	-	-	Reset	
0	-	Set	-	
0	-	Reset	-	
0	Yes	-	-	
0	Yes	-	Set	
1	Yes	-	Reset	
0	Yes	Set	-	
28	Yes	Reset	-	

7. Primitives			
-----			
Ref Name	Used	Functional Category	
FDRE	28	Flop & Latch	
CARRY4	7	CarryLogic	
LUT6	6	LUT	
IBUF	2	IO	
OBUF	1	IO	
LUT4	1	LUT	
LUT1	1	LUT	
FDCE	1	Flop & Latch	
BUFG	1	Clock	

## 1.4 Rapport de timing Static Timing Analysis (STA)

il y n' y a pas une violation de set up  
 → Total Negative Slack = TNS = 0

Design Timing Summary

WNS(ns)	TNS(ns)	TNS Failing Endpoints	TNS Total Endpoints	WHS(ns)	TNS(ns)
3.787	0.000	0	3665	0.018	0.000

All user specified timing constraints are met.

Tcl Console Messages Log Reports x Design Runs Power DRC Methodology Timing

Report	Type	Options	Modified
Power - Route Design	report_power		5/9/23, 3:01 PM
Route Status - Route Design	report_route_status		5/9/23, 3:01 PM
Timing Summary - Route Design	report_timing_summary	max_paths = 10;	5/9/23, 3:01 PM

```

-----
From Clock: dbg_hub/inst/BSCANID.u_xsdbm_id/SWITCH_N_EXT_BSCAN.bscan_inst/SERIES7_BSCAN.bscan_inst/TCK
To Clock:   dbg_hub/inst/BSCANID.u_xsdbm_id/SWITCH_N_EXT_BSCAN.bscan_inst/SERIES7_BSCAN.bscan_inst/TCK
-----

```

```

Setup :      0 Failing Endpoints, Worst Slack      26.165ns, Total Violation      0.000ns
Hold  :      0 Failing Endpoints, Worst Slack       0.063ns, Total Violation      0.000ns
PW   :      0 Failing Endpoints, Worst Slack      15.250ns, Total Violation      0.000ns
-----

```

```

| Clock Summary
| -----


```

Clock	Waveform(ns)	Period(ns)	Frequency (MHz)
sys_clk_pin	{0.000 5.000}	10.000	100.000

Description de la forme de l'horloge Ici, changement d'état de l'horloge toutes les 0 et 5 ns avec une période de 10 ns

Fréquence de l'horloge

Question15. Ouvrez le Set Up Debug. Placez des sondes sur les signaux à observer que vous avez défini à la question 12.



Question 16. Lancez l'implémentation puis étudiez le rapport de timing (vérifiez les violations de set up et de hold et identifiez le chemin critique).

## Description de notre chemin critique :

Setup :	0	Failing Endpoints, Worst Slack	26.165ns, Total Violation	0.000ns
Hold :	0	Failing Endpoints, Worst Slack	0.063ns, Total Violation	0.000ns
PW :	0	Failing Endpoints, Worst Slack	15.250ns, Total Violation	0.000ns

## Max Delay Paths

Slack (MET) : 26.165ns (required time - arrival time)

**Source:** dbg\_hub/inst/BSCANID.u\_xsdbm\_id/SWITCH\_N\_EXT\_BSCAN.bscan\_switch/state\_reg[1]/C  
(rising edge-triggered cell FDRE clocked by dbg\_hub/inst/BSCANID.u\_xsdbm\_id/

**Destination:** dbg\_hub/inst/BSCANID.u\_xsdbm\_id/SWITCH\_N\_EXT\_BSCAN.bscan\_switch/portno\_temp\_re  
(rising edge-triggered cell FDRE clocked by dbg\_hub/inst/BSCANID.u\_xsdbm\_id/

Path Group: dbg\_hub/inst/BSCANID.u\_xsdbm\_id/SWITCH\_N\_EXT\_BSCAN.bscan\_inst/SERIES7\_BSCAN.bs

Path Type: Setup (Max at Slow Process Corner)

Requirement: 33.000ns (dbg\_hub/inst/BSCANID.u\_xsdbm\_id/SWITCH\_N\_EXT\_BSCAN.bscan\_inst/SERIE

Data Path Delay: 6.770ns (logic 1.721ns (25.421%) route 5.049ns (74.579%))

Logic Levels: 5 (CARRY4=1 LUT3=1 LUT4=1 LUT5=1 LUT6=1)

Clock Path Skew: -0.061ns (DCD - SCD + CPR)

Destination Clock Delay (DCD): 3.071ns = ( 36.071 - 33.000 )

Source Clock Delay (SCD): 3.508ns

Clock Pessimism Removal (CPR): 0.375ns

Clock Uncertainty: 0.035ns ((TSJ^2 + TIJ^2)^1/2 + DJ) / 2 + PE

Total System Jitter (TSJ): 0.071ns


Total Input Jitter (TIJ): 0.000ns

Discrete Jitter (DJ): 0.000ns

Phase Error (PE): 0.000ns

## Vérification de comportement de ma carte en temps réel + Explication :

Question 17. Générez le bitstream pour observer le système sur carte. Relevez les résultats de la ILA.



HARDWARE MANAGER - localhost/xilinx\_tcf/Digilent/210370AD52BEA

Hardware ? \_ □ ×

synthesis\_report - synth\_1 x Project Summary x hw\_ila\_1 x

Waveform - hw\_ila\_1

ILA Status: Waiting For Trigger (512 out of 1024 samples)

Name	Value
btn0_IBUF	0
led0_b_OBUF	0
inst_compteur/...tage_reg[27:0]	4222c50

Updated at: 2023-May-09 17:28:20

Dashboard Options

ILA Core Properties ? \_ □ ×

hw\_ila\_1

Name: hw\_ila\_1

Cell: u\_ila\_0

Device: xc7z010\_1

HW core: core\_6

Capture sample count: 512 of 1024

Core status: Waiting For Trigger

Capture status - Window 1 of 1

Window sample 512 of 1024

50%

Trigger Setup - hw\_ila\_1 x Capture Setup - hw\_ila\_1

Name	Operator	Radix
btn0_IBUF	==	[B]


ILA Status: Waiting For Trigger (512 out of 1024 samples)

Name	Value
btn0_IBUF	0
led0_b_OBUF	1
inst_compteur/...tage_reg[27:0]	5996bf2

Updated at: 2023-May-09 18:26:46



## Annexe



Code :

```
--##-- declaration premier composant : compteur ##
-- Declaration de ma bibliothèque
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.NUMERIC_STD.ALL;

entity compteur is
    Port ( clk : in STD_LOGIC;
          Reset : in STD_LOGIC;
          enable : in STD_LOGIC;
          scout : out STD_LOGIC_VECTOR (27 downto 0));
end compteur;
----Description comportementale
architecture arch_compteur of compteur is
    signal comptage : integer :=0; --STD_LOGIC_VECTOR (27 downto 0);
    -- indicateur de comptage interne

begin

    process (clk,Reset,enable)
        begin
            -- Comptage sur le signal interne

            if rising_edge (clk) then if Reset ='1' then

                comptage <= 0; --scout <= (others => '0');

            elsif enable ='1' then
                ---- if compteur = "1111111111111111111111111111" then
                compteur <= (others => '0'); -- pas de condition de fin de comptage
                et remise à zéro.
```



```

comptage <= comptage + 1; --std_logic_vector(unsigned(scount) +
1); -- "+"(unsigned,int)
--end if;end if;end if;

end process;
--scount <= std_logic_vector(compteur); -- scount copie la sortie =
valeur finale du compteur
scount <= std_logic_vector(to_unsigned(comptage,28));

end arch_compteur;

--##--declaration deuxieme composant : compateur ##
-- Declaration de ma bibliothèque
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.NUMERIC_STD.ALL;

entity compateur is
--generic ( N : integer := 200000000);
  Port ( compateur_in : in STD_LOGIC_VECTOR (27 downto 0);
        compteur_max : in STD_LOGIC_VECTOR (27 downto 0);
        end_counter : out STD_LOGIC);
end compateur;

--Description comportementale
-----
architecture arch_comparteur of compateur is

begin -- on va Comparer la valeur de compateur_in avec la valeur
de compteur_max

--principe de ma comparaison : egal <= '1' when A=B else '0';
  end_counter <= '1' when compateur_in = compteur_max
else '0';

--une autre façon d'ecrire ma comparaison :

--if compateur_in >= compteur_max then

--end_counter = '1';

--else

--end_counter='0';

--end if;

```

```

end arch_comparateur;

--##--declaration troisième composant : Bascule_T_flip_flops

-- Declaration de ma bibliothèque
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.NUMERIC_STD.ALL;

entity Bascule_T_Flip_Flops is

    Port ( clk : in STD_LOGIC;
          Reset : in STD_LOGIC;
          --enable : in STD_LOGIC;

    T : in STD_LOGIC;
          t_out : inout STD_LOGIC := '0';
          --led0_b : inout STD_LOGIC := '0';
    end Bascule_T_flip_flops;

--Description comportementale
-----
architecture arch_Bascule_T_Flip_Flops of Bascule_T_Flip_Flops is

begin -- on va mémoriser la dernière entrée pendant N valeur de
comptage
    -- on va laisser la led allumée 2s et éteinte pendant 2S

    process(Reset,clk)
    begin
        if reset='1' then t_out <= '0';
        --if Reset='1' then led0_b <= '0';
        elsif rising_edge(clk) then
            if T='1' then
                if t_out='1' then
                    --if led0_b='1' then
                        t_out <= '0';
                        --led0_b <= '0';
                    else --si t_out = '0'
                        t_out <= '1';
                        --led0_b <= '1';
                    end if;
                end if;
            end if;

        end if;

    end if;

end process;

end arch_Bascule_T_flip_flops;
--##--declaration liaison entre les différents composants et la carte

-- Declaration de ma bibliothèque
LIBRARY ieee;

```

```
USE ieee.std_logic_1164.ALL;
USE ieee.numeric_std.ALL;
USE work.ALL;

entity counter is
  Port ( clk_gen : in STD_LOGIC;
        btn0: in STD_LOGIC;
        --restart : in std_logic;
        led0_b : out STD_LOGIC);
end counter;

architecture arch_counter of counter is
  --déclaration des signaux Outputs
  signal allumer_led : std_logic := '0';
  signal comptage_tb : std_logic_vector (27 downto 0);
  signal led0_b_intern : STD_LOGIC := '0';
  signal restart : std_logic := '0';
  signal reset_compteur : std_logic := '0';
  -- Clock period definitions
  constant N : integer := 200000000;
begin

  -- Gestion des inputs
  -- clk_gen => pas de traitement
  restart <= btn0 ;
  reset_compteur <=(allumer_led or restart);

  inst_compteur : entity compteur port map(
    clk => clk_gen,
    Reset => reset_compteur,
    enable => '1',

    scount => comptage_tb );

  inst_comparateur : entity comparateur port map(
    comparateur_in => comptage_tb,

    compteur_max => std_logic_vector(to_unsigned(N,28)),

    end_counter => allumer_led );

  inst_Bascule_T_Flip_Flops : entity Bascule_T_Flip_Flops port map(
    clk => clk_gen,
    Reset => restart,
    T => allumer_led,
    --t_out => led0_b_intern);
    t_out => led0_b_intern);

  led0_b <= led0_b_intern;

end arch_counter;
```