4 锁存器与触发器

- 4.1 基本概念
- 4.2 锁存器
- 4.3 触发器

4.1 基本概念

锁存器(latch)和 触发器 (Flip-Flop, 简称FF)

- 是在门电路的基础上引入适当的反馈构成的。
- 是时序逻辑电路的基本单元电路,是具有记忆功能的逻辑 器件,可保存一位二值量。

锁存器:利用电平控制数据的输入;

触发器: 利用脉冲边沿控制数据的输入。

2. 基本性质

- (1) 具有两个稳定的状态, 分别用"1"和"0"表示;
 - (2) 由一个稳态到另一稳态,必须有外界信号的触发。否则它将长期稳定在某个状态,即长期保持所记忆的信息;
 - (3) 具有两个输出端:原码输出Q和反码输出 \overline{Q} 。
 - 一般用Q的状态代表锁存或触发器的状态。


4.2 锁存器

基本*RS*锁存器电路结构简单,其它类型都是在此基础上发展而来的。

电路结构及功能特点


两个互补输出端Q和 \overline{Q} 。

R、S为锁存器的两个 输入端(或称激励端)。



上页下

返回




当输入信号变化时,锁存器可以从一个稳定状态转换到另一个稳定状态。

把输入信号作用前的状态称为现在状态(简称现态),用 Q^n (或Q)表示;

把在输入信号作用后所进入的状态称为下一状态(简称次态),用 Q^{n+1} 表示。






a. 当 $\overline{R}=0$, S=1时, $Q^{n+1}=0$, $\overline{Q}^{n+1}=1$, 处于置0(复位)状态。

b. 当 $\overline{R}=1$, S=0时, $Q^{n+1}=1$, $Q^{\overline{n}+1}=0$, 处于置1(置位)状态。


c. 当 $\overline{R}=1$, S=1时,锁存器状态不变,即 $Q^{n+1}=Q^n$,处于保持(记忆)状态。



d. 当 $\overline{R}=0$, $\overline{S}=0$ 时,两个与非门输出均为1(高电平),此时破坏了互补输出关系,这种情况是不允许的。

因此规定输入信号 \overline{R} 、 \overline{S} 不能同时为0,它们应遵循 $\overline{R}+\overline{S}=1$ 的约束条件。





可见,基本RS锁存器具有置0、置1和保持的逻辑功能,通常S称为置1端或置位(SET)端,R称为置0或复位(RESET)端。

该锁存器又称为置位—复位锁存器或R S锁存器。

因为锁存器是以R和S为低电平时被清0和置1的,所以称R、S低电平有效。



将锁存器的次态 Q^{n+1} 与现态 Q^n 、输入信号之间的逻辑关系用表格形式表示出来,这种表格就称为状态转移真值表, 简称状态表。

状态转移 真值表

\overline{R} \overline{S} $Q^{\mathbf{n}}$	Q n+1	说明
0 0 0	1	工业社
0 0 1	1	不允许
0 1 0	0	置0
0 1 1	0	Q n+1=0
1 0 0	1	置1
1 0 1	1	Q n+1=1
1 1 0	0	保持
1 1 1	1	$Q^{\mathbf{n+1}}=Q^{\mathbf{n}}$

次态卡诺图

\overline{R} \overline{S} $Q^{\mathbf{n}}$	Q n+1	说明
0 0 0 0 0 1	1 1	不允许
$\begin{array}{c ccccccccccccccccccccccccccccccccccc$	0	置0 Q ⁿ⁺¹ =0
1 0 0	1	置1
1 0 1 1 1 0	0	Q ⁿ⁺¹ =1 保持
1 1 1	1	Q n+1=Qn

\sqrt{R} \overline{S}	3				
Q\	00	01	11	10	
0	×	0	0	1	
1	×	0	1	1	
	Q^{n+1}				




特征方程(状态方程)

描述锁存器逻辑功能的函数表达式称为特征方程或状态

方程、次态方程。


对次态卡诺图化简, 得特征方程为

$$\begin{cases} Q^{n+1} = \overline{S} + \overline{R}Q^n \\ \overline{S} + \overline{R} = 1 \end{cases}$$
 (约束条件)



状态转移图(状态图)

状态转移图是用图形方式来描述锁存/触发器的状态转移规律。




图中两个圆圈分别表示触发器的两个稳定状态; 箭头表示在输入信号作用下状态转移的方向; 箭头旁的标注表示转移条件。

\bar{R}	Ī	Q n	Q n+1	说明
0	0	0	1	不允许
0	0	1	1	小儿 计
0	1	0	0	置0
0	1	1	0	Q n+1=0
1	0	0	1	置1
1	0	1	1	Q n+1=1
1	1	0	0	保持
1	1	1	1	$Q^{n+1}=Q^n$

波形图


工作波形图又称时序图,它反映了输出状态随时间和输入信号变化的规律。




$\overline{R}\overline{S}$	Q	Q状态说明
0 0	1	状态不定
0 1	0	置0
10	1	置1
11	Q	保持原状态

动态特性

在S端加负脉冲的作用下,锁存器翻转过程的波形图。





由图可知,只要负脉冲的宽度 t_w 大于 $2t_{pd}$,锁存器就能建立起稳定的新状态。故要求 \overline{R} 和 \overline{S} 有效信号宽度 t_w > $2t_{pd}$ 。


上页


下页

返回


基本RS触发器的应用

- 1. 作为随机存储器
- 2. 用于防抖动开关





机械键盘约10ms左右抖动



上页

下页


返回

基本RS锁存器应用举例

设计一个3人抢答电路。3人A、B、C各控制一个按键开关 K_A 、 K_B 、 K_C 和一个发光二极管 D_A 、 D_B 、 D_C 。谁先按下开 关,谁的发光二极管亮,同时使其他人的抢答信号无效。


用TTL门电路实现:

图中 $R < R_{\text{off}}$



消除抖动三人抢答电路——基本RS锁存器

(P₁₀₅ 4.14题)



时钟控制RS锁存器

在实际应用中,往往要求多个锁存器在一个控制信号作用下按节拍反映某时刻的输入信号状态,该控制信号像时钟一样控制锁存器翻转,故称为时钟脉冲(Clock Pulse,简称CP)。

只有在CP高电平期间才根据输入信号翻转; CP低电平期间, 输入信号不起作用, 锁存器状态保持不变。



时钟控制RS锁存器

1. 电路结构及工作原理


 G_1 、 G_2 门构成引导电路。 R为置0端,S为置1端。 CP为时钟输入端。




逻辑符号



上页 下页 返回





当CP=0时, G₁、G₂门被封锁, 输出不变化;

当CP=1时, G_1 、 G_2 门开启,R、S信号才有可能使锁存器翻转。

 $R=0, S=1, Q^{n+1}=1$, 置"1";

 $R=1, S=0, Q^{n+1}=0$, 置"0";

 $R=S=0, Q^{n+1}=Q^n$, 状态不变;

R=S=1, 失效, 工作时不允许。

上页 下页

返回

2. 状态转换表


CP	$S R Q^n$	Q^{n+1}	说 明
0	\times \times 0	0	保持原状态不变
0	\times \times 1	1	
1	0 0 0	0	$Q^{n+1} = Q^n$
1	0 0 1	1	2 - 2
1	0 1 0	0	$Q^{n+1} = 0$
1	0 1 1	0	2 - 0
1	1 0 0	1	$Q^{n+1}=1$
1	1 0 1	1	2 - 1
1	1 1 0	1*	不允许状态
1	1 1 1	1*	イトノレドナイ人が



3. 次态卡诺图

4. 特征方程


$$\begin{cases} Q^{n+1} = S + \overline{R}Q^n \\ R \cdot S = 0 \end{cases}$$



(约束条件)


5. 状态图

CP	S R Q ⁿ	Q^{n+1}	说明
0	\times \times 0	0	保持原状态不变
0	X X 1	1	体对原 似心小文
1	0 0 0	0	Ωn+1 — Ωn
1	0 0 1	1	$Q^{\mathrm{n+1}} = Q^{\mathrm{n}}$
1	0 1 0	0	$Q^{n+1}=0$
1	0 1 1	0	$Q^{n-1}=0$
1	1 0 0	1	$Q^{n+1} = 1$
1	1 0 1	1	Q^{n-1}
1	1 1 0	1*	不允许状态
1	1 1 1	1*	个几杆伙心





6. 波形图



时钟控制D锁存器

1. 电路结构及符号




在RS 锁存器的输入端增加一个非门,则自动满足约束条件 $R \cdot S = 0$


称为时钟控制D锁存器,用于单输入信号的场合。



逻辑图



逻辑符号图



2. 功能描述

当CP=0 时,不工作,处于维持状态。

当CP=1 时,功能如下:

$$D=0, Q^{n+1}=0;$$

$$D=1$$
, $Q^{n+1}=1$.


3. 真值表

CP	D	Q ⁿ	Q^{n+1}	说明
0	X	0	0	状态不变
0	X	1	1	小心个又
1	0	0	0	清 0
1	0	1	0	1月 リ
1	1	0	1	置 1
1	1	1	1	

4. 次态卡诺图和状态转换图


状态转换图

次态卡诺图



5. 特性方程

$$Q^{\mathrm{n+1}} = D$$




CP	D	Q ⁿ	Q^{n+1}	说明
0	X	0	0	状态不变
0	X	1	1	小心小文
1	0	0	0	清 0
1	0	1	0	相 U
1	1	0	1	置 1
1	1	1	1	





6. 工作波形



- ①锁存器初态不确定,一直到CP高电平,输出Q随输入D变化;
- ②CP触发电平无效,输出Q不随输入D变化;
- ③CP触发电平有效,输出Q随输入 D变化:
- ④CP触发电平无效,输出Q记忆D的值;
- ⑤与②相同;
- ⑥CP触发电平有效,输出Q随输入 D变化。

锁存器在微处理器中的应用


由于次态 Q^{n+1} 随输入D的状态而定,故常用来锁存数据。




The 74LS373 D latch

- •8个三态输出的锁存器构成。可与总线接口。
- LE为高时,锁存器对数据是透明的因为数据随输入D而变化。当LE为低时,数据被锁存。
- 当OE为低时,数据出现在总线上。OE为高时为高阻态。

OE	LE D	Q
O	1 1	1
0	1 0	O
О	o ×	Q ⁿ
1	××	HIGH-Z










ALE(pin 30): address latch enable. Provide a High when address is transferred. When ALE becomes LOW, the address is latched.


16-bit address:
P0 provides address A0-A7,
P2 provides address A8-A15.







Reading ROM













锁存器是一种对电平敏感的存储单元电路,有以下缺点:


- 对毛刺敏感, 抗干扰能力差;
- 不能异步复位(直接复位),所以上电以后处于不确定的状态;
- 使静态时序分析变得非常复杂,可测性不好,不利于设计的可重用;
- 在后续可编程逻辑器件(PLD)芯片中,基本的单元是由查找表和触 发器组成的,若用锁存器反而需要更多的资源。

触发器(Flip-Flop): 对脉冲边沿敏感的存储器件, 其状态只在时钟脉冲的上升沿或下降沿改变。可以克服锁存器存在的上述问题。

4.3 触发器

边沿触发器主要包括:维持阻塞D触发器、边沿JK触发器等。

维持阻塞D触发器




上页下页返回

D触发器的几种描述方式

和锁存器一样,用状态转换表、次态卡诺图、特性方程、 波形图、状态转换图等方式描述。与锁存器的不同仅在于 触发器的状态只有在CP有效边沿才有可能改变。


D 触发器的状态转换表						
CP	D	Q^n	Q^{n+1}	说明		
Х	X	Q^n	Q ⁿ	状态不变		
†	0	0	0	清 0		
	0	1	0	111 0		
t	1	0	1	署 1		
<u>†</u>	1	1	1	且1		





$$Q^{n+1} = D$$

电路符号

维持阻塞型D触发器波形图








常用的边沿触发器集成产品有:双上升沿D触发器74LS74,八上升沿D触发器74374、74377等。


上页 下页 返回

触发器典型应用

二分频电路

二分频电路波形图






Q端脉冲波形的周期将是CP脉冲周期的二倍。

上页 下页 返回

维持阻塞D触发器的动态特性

以上述维持阻塞D触 发器为例介绍其脉冲 工作特性




Clk

Rst

对输入信号D的要求:

建立时间t_{set}: 输入信号应先于CP到达的时间。

保持时间 t_h :为了FF可靠翻转,CP触发有效后,输入信号需要保持的时间。



D信号应在CP上升沿之前 $t_{set}(2t_{pd})$ 和之后 $t_{h}(t_{pd})$ 的时间内保持不变。



对时钟脉冲的要求

 $a.\ CP$ =1期间要保证触发器翻转达到稳定的状态,触发器翻转达到稳定的时间 $t_{\rm PHL}$ 约 $3t_{\rm pd}$,故所需CP高电平时间 $t_{\rm WH}$ 必须保持 $t_{\rm WH} \geq t_{\rm PHL} = 3t_{\rm pd}$;

b. 对CP低电平的要求是: $t_{WL} \ge t_{set} = 2t_{pd}$.


时钟脉冲的周期: $T = t_{WL} + t_{WH} \ge t_{set} + t_{PHL} = 5t_{pd}$

即CP的最高工作频率: $f_{\text{max}}=1/5t_{\text{pd}}$

若 $t_{\rm pd}$ =20ns,则 $f_{\rm max}$ =10MHz

数字电子技术基础

SN54/74LS74A时序图 **DUAL D-TYPE POSITIVE EDGE-TRIGGERED FLIP-FLOP**



AC CHARACTERISTICS (TA = 25°C, VCC = 5.0 V)

		Limits					
Symbol	Parameter	Min	Тур	Max	Unit	Test Co	nditions
fMAX	Maximum Clock Frequency	25	33		MHz	Figure 1	
tPLH	Clock, Clear, Set to Output		13	25	ns	V _{CC} = 5.0 V C _L = 15 pF	VCC = 5.0 V Ci = 15 pF
tPHL	Clock, Clear, Set to Output		25	40	ns		ο _[.ο μ.


AC SETUP REQUIREMENTS (TA = 25°C)

		Limits					
Symbol	Parameter	Min	Тур	Max	Unit	Test Conditions	
tW(H)	Clock	25			ns	Figure 1	
tW(L)	Clear, Set	25			ns	Figure 2	
+_	Data Setup Time — HIGH	20			ns	Figure 1	V _{CC} = 5.0 V
t _S	LOW	20			ns	rigule r	
th	Hold Time	5.0			ns	Figure 1	





边沿JK触发器




利用时钟边沿触发锁存数据。7479、74109、7476是几个常用的JK触发器。

JK 触发器的状态转换表

CP	$J K Q^n$	Q^{n+1}	说明
×	$\times \times Q^n$	Q^n	状态不变
1	0 0 0	0	$Q^{n+1} = Q^{n}$
	0 0 1	1	
1	0 1 0	0	$Q^{n+1}=0$
	0 1 1	0	
1	1 0 0	1	$Q^{n+1}=1$
	1 0 1	1	
Ţ.	1 1 0	1.	- n+1
	1 1 1	0	$Q^{n+1} = \overline{Q^n}$

顺口溜:


JK为00不变; 11翻转; 其它随J变。




JK 触发器的状态转换表

CP	$J K Q^n$	Q^{n+1}	说明
Х	$\times \times Q^n$	Q^n	状态不变
	0 0 0	0	$Q^{n+1} = Q^n$
	0 0 1	1	Q -Q
	0 1 0	0	$Q^{n+1}=0$
	0 1 1	0	Q 0
	1 0 0	1	$Q^{n+1}=1$
	1 0 1	1	Q -1
	1 1 0	1	
ţ.	1 1 1	0	$Q^{n+1} = Q^n$

$$Q^{n+1} = J\overline{Q^n} + \overline{K}Q^n$$





由JKFF衍生的其它触发器

T触发器





$$Q^{n+1} = T\overline{Q^n} + \overline{T}Q^n = T \oplus Q^n$$

T触发器的特征方程

$$Q^{n+1} = TQ^n + \overline{T}Q^n = T \oplus Q^n$$


如使T=1,则特征方程为

$$Q^{n+1} = Q^n$$

即每来一个CP脉冲,其状态变换一次,故称其为翻转触发器,或T'触发器。具有二分频作用。

回顾:锁存及触发器的逻辑符号及时序图

- 1. 逻辑符号
 - (1) 电平触发方式的逻辑符号




(a) 低电平触发

(b) 、(c) 时钟控制的高电平触发



(2) 边沿触发方式触发器的逻辑符号

a. 传统的逻辑符号




(a)、(c) 上升沿触发


(b)、(d) 下降沿触发




b. 国家标准(GB4728.12-85)规定的逻辑符号



例:分析电路实现什么功能?





Q₀: 二分频 Q₁: 四分频 Q₁Q₀. 从0到3的计数 功能 计数器

上页 下页 返回

作业

自练题:

4.5 (a)

4.7

4.14

作业题:

4.12

总结

- · RS、JK、D、T等触发器。掌握状态转换表、特征方程、状态 转换图、波形图
- 了解次态卡诺图

类型	电路符号	特征方程	状态转换图	逻辑功能
RSFF	-1S -C1 -1R	$\begin{cases} Q^{n+1} = S + \overline{R}Q^n \\ RS = 0 \end{cases}$	$S=0$ $R=0$, $S=1$ $S=\times$ $R=0$ $S=0$ $R=0$	具有置0、置1 保持的逻辑功能
JKFF		$Q^{n+1} = J\overline{Q^n} + \overline{K}Q^n$	$J=0$ $K=\times$ $J=1$ $J=\times$	置0、置1、保持 计数的逻辑功能
DFF	-1D - ->C1 •	$Q^{n+1} = D$	D=0 $D=1$ $D=1$	置0、置1、保持 计数、锁存的逻辑 功能
TFF	IT >_C1	$Q^{n+1} = T \oplus Q^n$	T=0 $T=0$ $T=0$ $T=0$	保持、计数的逻辑 功能
			上页 下页	返回