其它TTL集成逻辑门


1. 集电极开路门(OC门)

当将两个TTL"与非"门 输出端直接并联时:


产生一个大电流

- a. 抬高门2输出低电平;
- b. 会因功耗过大损 坏门器件。

注: TTL输出端 不能直接并联。任何具有 确定输出逻辑的器件都不 允许直接将多个输出端接 在一起。




 $V_{cc} \rightarrow R_5 \rightarrow 1$



(2) OC门的电路符号








上页 下页 返回


(3) OC 门实现"线与"逻辑



上页


下页

返回



上页 下页 返回

由于这种"与"逻辑是两个OC门的输出线直接相连实现的,故称作"线与"。



$$F = F_1 \cdot F_2 = \overline{AB} \cdot \overline{CD}$$

(4) 负载电阻 R_{C} 的选择

 $R_{\rm C}$ 的选取原则:

保证OC门输出的高电平不低于 U_{OHmin} ; 输出的低电平不大于 U_{OLmax} 。


(a) 当驱动门输出高电平时:

n个驱动门全部输出 U_{OH}

$$\boldsymbol{U}_{\mathrm{OH}} = \boldsymbol{U}_{\mathrm{CC}} - \boldsymbol{I}_{\mathrm{CC}} \boldsymbol{R}_{C}$$

$$=U_{\rm CC}-(nI_{\rm CEO}+mI_{\rm IH})R_{\rm C}$$

 I_{CEO} 为内部 T_3 管的穿透电流




为使 $U_{\mathrm{OH}} \geq U_{\mathrm{OHmin}}$,则必须使

$$U_{\rm CC} - (nI_{\rm CEO} + mI_{I\! \rm H})R_C \geq U_{\rm OHmin}$$

$$R_{\rm C} \le \frac{U_{\rm CC} - U_{\rm OHmin}}{nI_{\rm CEO} + mI_{\rm IH}}$$

故
$$R_{\text{Cmax}} = \frac{U_{\text{CC}} - U_{\text{OHmin}}}{nI_{\text{CEO}} + mI_{\text{IH}}}$$








(b) 当驱动门输出低电平时:

假设 I_{CC} 和所有的负载电流全部流入唯一导通门的输出管 T_3 。

这种情况对于导通门来说负 载是最重的。因为

$$I_{\rm CC} = I_{\rm OL} - mI_{\rm IL}$$



$$U_{\rm OL} = U_{\rm CC} - I_{\rm CC}R_{\rm C} = U_{\rm CC} - (I_{\rm OL} - mI_{\rm IL})R_{\rm C}$$

为保证 $I_{OL}=I_{OLmax}$ 时, $U_{OL}\leq U_{OLmax}$,应当使

$$U_{\rm CC} - (I_{\rm OLmax} - mI_{\rm IL})R_{\rm C} \leq U_{\rm OLmax}$$


即

$$R_{\rm C} \geq rac{U_{
m CC} - U_{
m 0Lmax}}{I_{
m 0Lmax} - mI_{
m IL}}$$

故
$$R_{\text{C min}} = \frac{U_{\text{CC}} - U_{\text{OLmax}}}{I_{\text{OLmax}} - mI_{\text{IL}}}$$

IOLmax是一个OC门允许的最大灌电流。

综上,R_C范围:R_{Cmin}≤R_C≤R_{Cmax}




如果希望电路时延小一些,可以选择接近 $R_{\rm Cmin}$ 的较小电阻;若希望功耗低一些,可以选择接近 $R_{\rm Cmax}$ 的一个较大电阻。通常OC门的上拉电阻值可以选 $10{\rm k}\Omega$ 。


(5) OC门的应用

驱动非逻辑性负载

如:发光二极管(LED)

思考: 门输出高电平驱动还是输出低电平驱动好?








2. 三态门(TS或TSL门, tri-state logic)


输出有三种状态:逻辑0和逻辑1和高阻抗状态(即TTL输出级的上下2个管子都截止)。



EN端为控制端,也叫选通端或使能端。

A端为信号输入端,F端为输出端。





(1) 功能分析


a. 当EN=1(即EN端输入高电平)时

二极管D1截止,相当于开路,不起任何作用。

这时三态门和普通与非门一样,完成"与非"功能。 $F=\overline{A}$

这种状态是三态门的工作状态, 也叫选通状态。

上页 下页 返回




b. 当EN=0(即EN端输入低电平)时

D1导通, $V_{C2} \approx 0.7$ V, T_4 和D截止。

同时T₁管射极之一为低电平, T₂、T₃也截止。

由于晶体管T₄和T₃同时截止,输出端相当于悬空或开路。






这时三态门相对负载而言呈现高阻抗, 故称这种状态为高阻态或悬浮状态, 也叫禁止状态。

在禁止状态下,三态门与负载之间无信号联系,对负载 不产生任何逻辑功能,所以禁止状态不是逻辑状态。





禁止状态不是逻辑状态,三态门也不是三值逻辑门,叫它"三态门"只是为区别于其它门的一种"方便称呼"。

思考:三态门能否实现"线与"逻辑?

上页 下页 返回

输出三种状态:逻辑0、逻辑1和高阻抗状态 (即TTL输出级的上下2个管子都截止)。

三态门的真值表

EN	A	В	F
0	X	X	高阻
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0


(2) 三态逻辑门等效电路




(b) 长方形符号



(c)特殊形状符号



(a)等效电路




三态门有两种控制模式:

- a. EN为低电平时门工作, 高电平时禁止, 称为低电平使能;
- b. EN为高电平时门工作, 低电平时禁止, 称为高电平使能。

上页 下页 返回

练习:写出下面电路表达式



$$L1 = \overline{AB} \cdot \overline{CD} = \overline{AB + CD}$$

当C=0时,三态门G1"使能",G2"禁止" L2 = A


当C=1时,三态门G1"禁止",G2 "使能" L2=B

3.4 三态门在微处理器总线中的作用

a. 用于数据总线结构,实现多路数在总线上的分时传送。

数据总线是数字系统的高速公路,所有逻辑可以共享总线传输信息。


接入总线的电路都必须具有3态特性,否则引起总线竞争。



任何时刻只有一个控制端有效,即只有一个门处于数据传输,其它门处于禁止状态。




思考: CPU如何从memory中读取数据?



- Read command is applied.
- 3 The contents of address 3 is placed on the data bus and shifted into data register. The contents of address 3 is not erased by the read operation.

根据总线上流动的数据性 一套总线一般包括: 数据总线(Data Bus,DB,传 送数据,多为8或16位)、 L总线 (Address Bus, AB, (Control Bus, CB, 信息)三部分。




单向总线:信息只能向一个方向 传送。如 地址总线。

双向总线: 信息可以向两个方向传送, 既可以发送, 也可以接收。

双向传输


当E=0时,门1工作, 门2禁止,数据从A送到B;

当E=1时,门1禁止, 门2工作,数据从B送到A。



三态门双向传输

双向传输接口



Each I/O port has a pair of tristate buffers.

When the RD/WR line is LOW, the upper tristate buffer in each pair is enabled and the lower one disabled. Data was read to the internal bus.

When the RD/WR line is HIGH, the upper tristate buffer in each pair is disabled and the lower one enabled. Data was sent from internal bus to the outside I/O.

各种TTL门的性能比较

TTL门主要有74系列,它是国际上通用的标准电路。

TTL门的品种可分为以下几类:

标准系列 (74××系列)

高速型 (74H××系列、74F××)

低功耗型 (74L××系列)

肖特基 (Schottly) 型 (74S××系列)

低功耗肖特基型 (74LS××系列)

改进肖特基型(74AS××系列)

改进低功耗肖特基型(74ALS××系列)

• 对同一个xx器件, 其引脚排列、逻辑 功能完全一致; 仅 在功耗和时延及个 别电压电流参数上 不同

比如,7400,74LS00,74F00,74ALS00都是 4个2输入的与非门



TTL电路的各系列性能比较

类型 性能	74 ××	74H ××	74L××	74S××	74LS××	74AS××	74ALS××
$P_{\mathrm{D}}/\mathrm{mW}$	10	22	1	19	2	22	1
T _{pd} /ns	10	6	33	3	9.5	1.5	4
M/pJ	100	132	33	57	19	33	4



有关网址

http://www.datasheet5.com/

http://www.icpdf.com/

http://www.51ic.info/

http://www.21ic.com/

http://www.icminer.com/

• 74系列(民品)

 74 系列 - 74S 系列 - 74LS 系列 - 74AS 系


 列 - 74ALS 系列 - 74HC 系列 - 74HCT 系列 - 74F

 系列 - 74AHC 系列 - 74LS 贴片系列

• 54系列 (军品)



3.5 CMOS集成门电路



G (Gate): 栅极

D (Drain):漏极


B (Substrate):衬底


开启电压

以N沟道增强型为例:

V_{GS}=0时,D-S间是两个背向PN结串联,i_D=0

加上+V_{GS},且足够大至V_{GS} >V_{GS (th)},D-S间形成导电沟道(N型层)








漏极特性曲线(分三个区域)

- ① 截止区: $V_{GS} < V_{GS (th)}$, $i_D = 0$, $R_{OFF} > 10^9 \Omega$
- ② 恒流区
- ③ 可变电阻区: 当V_{DS} 较低(近似为O), 呈现电阻, 这个电阻受V_{GS} 控制、可变。





电阻负载反相器电路

- a. 当 $u_{\rm I} < U_{\rm T}$,T截止 $u_{\rm O} = V_{\rm DD}$ (为高电平)
- b. 当u_I为高电平时,T导通。

输出为低电平

MOS管绝缘介质很薄,为防止击穿,在改进的MOS管内, 常有过压保护稳压管限制加在g、 s极间的电压。










CMOS集成门电路

CMOS (Complementary MOS) 逻辑门电路是继TTL 之后开发的一种数字集成器件。

由于CMOS的工作速度可与TTL相媲美,而CMOS的功耗和扇出数则远优于TTL, CMOS的抗干扰能力也比TTL强。因此,CMOS电路可能超越TTL而成为占主导地位的逻辑器件。目前,几乎所有的大规模集成电路都采用CMOS工艺制

造,且费用较低。







不同系列CMOS门性能比较

系列 参数	4000/4000B	74HC××	74HCT××	74BCT××
$T_{\rm pd}/{\rm ns}$ (C _L =15pF)	75	10	13	2.9
$P_{\rm D}/{ m mW}$	0.002	1.55	1.002	0.0003 ~ 7.5
M/pJ	0.15	15.5	13.026	0.00087 ~ 22

74HCT High speed - CMOS - TTL inputs
 74AHC Advanced - High speed - CMOS
 74AHCT Advanced - High speed - CMOS - TTL inputs
 74BCT BiCMOS - TTL inputs

上页






CMOS反相器

两个增强型MOS场效应管组成:

T₁为NMOS管,称驱动管;

T2为PMOS管,称负载管。

PMOS和NMOS在电气和逻辑特性上互补,即PMOS的电压极性以及电流方向都与NMOS相反,因而得名互补MOS(即CMOS)反相器电路。



PMOS和NMOS由一个共同的信号控制,所以对于任意输入逻辑(0或1)互补的两个管子必然一个导通。


a. u₁为低电平时: T₁管截止, T₂管导通。

MOSFET在截止时, 其漏源极间的等效电阻 10°Ω以上, 而导通时, 其等效电阻仅几干欧。


输出电压为高电平 $U_{\mathrm{OH}} \approx V_{\mathrm{DD}}$

 $b.u_1$ 为高电平: T_1 管导通, T_2 管截止。 输出电压为低电平 $U_{OL} \approx 0V$

该电路实现了反相逻辑功能。



CMOS与非门




$$F = AB$$







CMOS或非门



A	В	Q_1	Q_2	Q_3	Q ₄	X
L	L	S	S C S	C C S S	С	Н
L	Н	S	C	C	S	L
Н	L	C	S	S	C	L
Н	Н	C	C	S	S	L

C = cutoff (off)

S = saturation (on)

H = HIGH


L = LOW

$$F = A + B$$






基本CMOS电路特点



- 1、PMOS连接输出和电源; NMOS连接输出和地
- 2、PMOS和NMOS结构互补(串联 一并联),使P网和N网不会同时导 通
- 3、<u>N网管子串联为与逻辑;</u> 并联实现或逻辑
- 4、CMOS实现非逻辑





$$F = A + B$$


$$F = \overline{A + B} = A + B$$



CMOS电路的主要特点

(1) 功耗低

稳定工作时的静态电流小, 约为纳安(10⁻⁹A)数量级, 因而静态功耗很低,有利于提 高集成度。



管子改变状态时都经过放大区,出现尖峰电流,电路动态功耗比静态时显著增大。这种尖峰电流的出现还可能导致电路间相互影响引起逻辑上的错误。常用的解决办法是在靠近门电路的电源与地之间接一个滤波电容。

CMOS门总的动态功耗:

$$P_{\rm D} = C \times V_{\rm DD}^2 \times f$$

C. 负载及其它电容,具体数值由芯片厂家提供。



数字电子技术基础

CMOS门总的动态功耗:

$$P_{\rm D} = C \times V_{\rm DD}^2 \times f$$

说明:

工作速度增加,功耗增加;

只要降低电源电压,就可显著低降低功耗;

很多微处理器通过切断内部时钟源,禁止数字电路工作来降低整个芯片的动态功耗。很多大功率MOS电路通过降低开关动作频率来降低功耗。

总体而言,CMOS逻辑门的功耗一般仍比 双极型逻辑门功耗小。


TTL

Power


对于TTL而言,工作频率在5MHz以下,每个门消耗的功率几乎不变。



(2) 抗干扰能力强



可以通过提高V_{DD}来 提高噪声容限



上贞(下方


返回

(3) 电源电压工作范围宽, 电源利用率高。

标准CMOS电路的电源电压范围很宽,可在3~15V范围内工作。目前,更为先进的设计采用1.8V或更低(1.3V)的电源供电。对降低功耗和功耗引起的散热问题有利。

(4) 扇出能力强


不考虑速度时, 理论上是无穷。但MOS存在栅极电容, 过多负载引起的过大负载电容(如图, 输出由低到高变化实际上是对C_L充电的过程, 相反, 则为放电的过程)。负载电容过大, 显然增加门的传输时延, 降低开关速度。



CMOS门的扇出系数一般大于50。



CMOS漏极开路门




结构、用法、符号与TTL的OC门类似。电路的输出级是一个漏极开路的NMOS管。工作时必须外接上拉电阻 R_D 到电源 V_{DD} 电路才能正常工作。

OD门与OC门一样可实现"线与"功能。



CMOS三态逻辑门



CMOS三态逻辑(Tri-State Logic, 简称TSL)门符号与TTL三态门一样。

当 \overline{EN} =1时, T_1 ′、 T_2 ′均截止,Y 与地及电源都断开了,输出端呈现为高阻态。

当 $\overline{EN} = 0$ 时, T_1 ′、 T_2 ′均导通, T_1 、 T_2 构成反相器。


CMOS传输门

传输门 (Transmission Gate, 简称TG门) ——一种传输模 拟信号 (也包括数字信号) 的模拟开关。


1. CMOS传输门及符号 T_P 和 T_N 结构对称。

由于两个管子的漏极和源极 是可互换的,因此,传输门是 双向的,输入和输出可以互换。

两管的栅极由互补的 信号C和 \overline{C} 来控制。




假设 T_P 和 T_N 的开启电压 $|U_{THP}|=|U_{THN}|=2V$, $V_{DD}=10V$, 输入信号 u_T 在 $0\sim10V$ 之间变化。



当C接低电平0V时, u_I 取 $0\sim10V$ 范围内的任何值, T_N 均不导通。同时C端为10V, T_P 也不导通。可见,当C接低电平时,传输门断开。

当C接高电平10V时, u_I 在0~8V范围内变化, T_N 导通;当 u_I 在2~10V范围内变化时 T_p 将导通。导通电阻数百欧。

上页 下页 返回



CD4066

四双向模拟开关, 当控制端加高电平时, 开关导通; 当控制端加低电平时开关截止。模拟开关导通时, 导通电阻为几十欧姆; 模拟开关截止时, 呈现很高的阻抗, 可以看成为开路。

传输门的应用

多路数据选择器(Multiplexer, 简称MUX)或者叫数据


选择器:从多路输入线中选择其中一路到输出线上的一种组

合电路。

2选1数据选择:

当地址选择信号S=0 时, TG1导 通, TG2截止, Z=X;

当S=1 时,TG1截止,TG2导通, Z=Y。



由CMOS反相器和传输门构 成的数据选择器

上页





作业

自练题:

- 3.10
- 3.14

作业题:

- 3.15 (c)
- 3.16
- 3.20

3.6 集成逻辑器件接口的三要素

数字电路或计算机的设计中,往往需要采用多种逻辑器件混合使用。这些器件之间连接时要注意三个要素的匹配——电压、 电流、速度。

TTL与CMOS系列之间的接口问题


两者的器件延时基本接近,基本可以满足相互的时间要求。 两者连接只需要注意**电压和电流问题**。

驱动门的 $U_{\mathrm{OH\ (min)}}$ >负载门的 $U_{\mathrm{IH\ (min)}}$ 驱动门的 $U_{\mathrm{OL\ (max)}}$ <负载门的 $U_{\mathrm{IL\ (max)}}$ 驱动门的 $I_{\mathrm{OH\ (max)}}$ >总负载门的 $I_{\mathrm{IH\ (\&)}}$ 驱动门的 $I_{\mathrm{OL\ (max)}}$ >总负载门的 $I_{\mathrm{IL\ (\&)}}$



a. 用TTL电路驱动CMOS电路

(a) 当用TTL (U_{OHmin}=2.4V)驱动 4000系列和HC系列CMOS电路 (U_{IHmin}=3.5V)时,必须设法将TTL电路的输出高电平提升到3.5V以上。此时可以在TTL电路的输出端接一个上拉电阻(一般为10KΩ)至电源U_{DD}。 (查手册 教材P78)



(b) 用TTL电路驱动HCT系列和ACT系列的CMOS门电路时, 因两类电路性能兼容,故可以直接相接,不需外加元件和器件。

(2) 用CMOS电路驱动TTL电路


由于CMOS驱动电流较小(特别是输出低电平时),所以对TTL电路的驱动能力很有限。例如,CD4069(六反相器 I_{OLmax} =4mA)只能直接驱动两个74TTL(I_{ILmax} =-1.6mA)系列负载。4000B CMOS I_{OLmax} =0.51mA,输出驱动电流不足以驱动1个TTL门。




提高CMOS电路驱动能力常用的方法:

采用CMOS缓冲器

缓冲器4050和反相缓冲器4049是专门设计能够 提供高的输出电流。足 以驱动2个TTL负载。



用三极管反相器作为接口电路,可用三极管电流放大器扩展电流驱动能力。



任一TTL和CMOS接口时,对于每一种情况,都须参考器件数据手册检查是否存在上述问题。

各逻辑系列的负载特性

驱动门	负载门							
	TTL	S-TTL	LS-TTL	AS-TTL	ALS-TTL	CMOS(5V)		
TTL	10	8	40	8	40	*>100		
S-TTL	12	10	50	10	50	*>100		
LS-TTL	5	4	20	4	20	*>100		
AS-TTL	12	10	50	10	50	*>100		
ALS-TTL	5	10	20	4	20	*>100		
CMOS	0	0	1	0	1	>100		

^{*} 设采用了上拉电阻R




逻辑门电路使用中的几个实际问题

1. 集成门的输入端负载特性

对TTL,为保险起见, R_{OFF} 可按 $1k\Omega$ 考虑, R_{ON} 可按 $10k\Omega$ 考虑。


对CMOS逻辑门,由于其输入电阻非常高,输入电流几乎为0。因此,CMOS输入端接电阻R到地时,输入端电压几乎不随R变化,输入端电压近似为逻辑0。




2. 不使用的输入端的处理:

悬空? 容易受外界信号干扰

(1) 与非门不使用输入端的接法



(2) 或非门不使用输入端的接法



上页 下页 返回

3. 对输入信号边沿的要求

驱动TTL电路的数字信号必须具有较快的转换时间。当输入信号上升或下降时间大于1µs时,输出端有可能出现信号振荡。这种振荡可能引起逻辑错误。

一般组合电路的输入信号上升或下降沿变化速率应小于 100ns/V, 时序电路输入信号上升或下降沿变化速度应小于 50ns/V。

对于边沿缓变的输入信号,必须加整形器,后续介绍的 施密特触发器可以把缓慢变化的信号边沿变成陡变的边沿。



4. 不使用的输出端的处理

不使用的输出端不允许直接接到 $V_{\rm DD}$ 或 $V_{\rm CC}$,也禁止输出端直接接地。否则会产生过大的电流而使器件或电源损坏。对于TTL系列,除三态门和集电极开路门外,TTL集成电路的输出端不允许直接接在一起。


CMOS集成电路的输出端也不能直接连到一起,否则导通的P沟道管和导通的N沟道管形成低阻通路,造成电源短路而引起器件损坏。

上页 下页 返回

5. 尖峰电流的影响

电源中的尖峰电流

转折区T3、T4同时导通造成



上页



返回

尖峰电流通常为正常工 作电流的数十倍。

- a. 电路间相互影响会导致 逻辑上的错误;
- b. 显著增加门的平均功耗。

解决办法

在靠近门电路的电源与地之间接一滤波电容。

- 用10~100μF的大电容与直流电源并联滤除不需要的频率成分。
- 毎一集成芯片加接一0.1μ F的电容器滤除开关噪声。

上页 下页 返回

6. 接地问题

正确的接地对于降低电路的噪声是非常重要的。

通常采用的措施:


将电源地和信号地分开、强电与弱电地分开、模拟地和数字地分开。

先将各自的地汇集在一点,然后将所有地线用最短的导线连在一起,实现单点接地,以避免相互影响。在印制电路板设计中,尽量加粗加宽地线,避免导线电阻造成各接地点电位不同。



总结

- 介绍半导体器件的开关特性(无需看模电内容)
 - 数电器件一般处于开关状态
 - 晶体管J。偏置确定饱和还是截止
 - MOS管判断U_{GS}是否大于开启电压,确定开关状态



总结

介绍集成门内部电路的工作原理 (了解)

介绍集成门的外特性,理解器件的各种参数: (重点)

传输特性

输入特性

输出特性

电压范围、噪声容限、扇出系数、功耗-时延积

- OC门、三态门(重点)
- 不用端子的处理 (重点)

