

Jini Intelligent Computing Workbook of Lab. #2



Preamble

在 Lab. #2 範例分為兩個主題,第一類 AXI-Master Interface 實作範例;第二類 Stream Interface 實作範例。

第一類實作範例的檔案系統中主要有下列專案目錄:

hls_FIRN11MAXI
 Vitis HLS 之以 AXI-Master Interface 為設計 FIR 原始碼檔案

vvd_ FIRN11MAXI

範例乘法器 Vivado Design Suite 參考檔案

- design_1.tcl 範例 FIR 之 Block Design 完成 Generate Bitstream 後匯出之 TCL Script 檔

- MakeBit.bat 範例 FIR 完成 Generate Bitstream 後,將.bit/.hwh 拷貝至專案根目錄之批 次檔

• ipy_Multip2Num

範例 FIR 系統程式 Python 原始碼檔及 Jupyter Notebook 原始碼編輯檔

第二類實作範例的檔案系統中主要有下列專案目錄:

hls_FIRN11Stream
 Vitis HLS 之以 Stream Interface 為設計 FIR 原始碼檔案

vvd FIRN11Stream

範例乘法器 Vivado Design Suite 參考檔案

- design_1.tcl 範例 FIR 之 Block Design 完成 Generate Bitstream 後匯出之 TCL Script 檔

- MakeBit.bat 範例 FIR 完成 Generate Bitstream 後,將.bit/.hwh 拷貝至專案根目錄之批 次檔

ipy_Multip2Num

範例 FIR 系統程式 Python 原始碼檔及 Jupyter Notebook 原始碼編輯檔



1. FIR with Interface AXI-Master

【施作環境為在使用者 PC/laptop/notebook (Windows Base)。】

1.1. HLS/IP Design

本 Lab.#2 實作,HLS 開發及驗證同 Lab.#1,請自行參照 Workbook 1 說明步驟操作。(如果你在使用 Linux,Tester 中 Linux 下不能用 fc,需要用 diff, 且需要注意檔案的 path 是否正確,以及由於 out_golden.dat 檔案來自 Windows,所採用的換行符和 Linux 系統不一樣,需用 dos2unix 命令轉換。)

1.2. Vivado Implementation

1.2.1. Create Design Project

同 Lab.#1,請自行參照 Workbook 1 說明步驟操作。

1.2.2. Import IP


同 Lab.#1,請自行參照 Workbook 1 說明步驟操作。


1.2.3. Block Design

同 Lab.#1,請自行參照 Workbook 1 說明步驟操作。以下僅針對 AXI-Master 在 processing system block 的設定補充。(Run block automation 會重置 ZYNQ 的 configuration,一定要先 run block automation 然後再完成 ZYNQ 的 configure)

AXI-Lite 與 AXI-Master 在 processing system block 使用的 port 並不相同,所以在 Run Block Automation 後用滑鼠左鍵雙擊 processing system block,必須開啟 HP port 設定。











最終完成的 Block Diagram 如下圖:





1.2.4. Synthesis/Placement/Routing/Generate Bit-Stream

同 Lab.#1,請自行參照 Workbook 1 說明步驟操作。

1.3. Python Code Validation via Jupyter Notebook

同 Lab.#1,請自行參照 Workbook 1 說明步驟操作。



2. FIR with Interface Streaming

【施作環境為在使用者 PC/laptop/notebook (Windows Base)。】

2.1. HLS/IP Design

同 Lab.#1,請自行參照 Workbook 1 說明步驟操作。

2.2. Vivado Implementation

2.2.1. Create Design Project

同 Lab.#1,請自行參照 Workbook 1 說明步驟操作。


2.2.2. Import IP

同 Lab.#1,請自行參照 Workbook 1 說明步驟操作。


2.2.3. Block Design

同 Lab.#1,請自行參照 Workbook 1 說明步驟操作。以下僅針對 AXI-Stream 在 processing system block 的設定補充。

AXI-Lite 與 AXI-Stream 在 processing system block 使用的 port 並不相同,所以在 Run Block Automation 後用滑鼠左鍵雙擊 processing system block,必須開啟 HP port 設定。









另外,AXI-Master to stream 是用 Xilinx DMA IP 來實現,針對 DMA IP 需要調整及設定。在 Block Design 時,除匯入 HLS fir_n11_strm IP 並將 IP component 加入至 Diagram 中之外,還需要加入 Xilinx DMA IP component,加入後以滑鼠雙擊 DMA block。下圖圈選處:

- 1. 關閉 Scatter-Gather Mode
- 2. 調整 Width of Buffer Length Register
- 3. 選擇單一 Read Channel,單一 Write Channel,或兩者 Read/Write Channel。 (由開發者設計需求決定)







最終完成的 Block Diagram 如下圖:









2.2.4. Synthesis/Placement/Routing/Generate Bit-stream

同 Lab.#1,請自行參照 Workbook 1 說明步驟操作。

2.3. Python Code Validation via Jupyter Notebook

同 Lab.#1,請自行參照 Workbook 1 說明步驟操作。




3. Integrated Logic Analyzer (ILA)


【施作環境為在使用者 PC/laptop/notebook (Windows Base)。】


ILA 是內嵌的邏輯分析儀工具。現在示範如何在 Generate Bitstream File 前,將 Nets 嵌入到 bitstream file 裡。以專案 vvd_FIRN11MAXI 為範例。

1. 首先在 Vivado 專案 IDE 畫面,在專案管理點擊 Set Up Debug 選項。













📤 Set Up Debug							×	
	A Core Options Dose features for the ILA	debug cores.						A
	Sample of data depth:	65536 🗸						
	Input pipe stages:	1024 2048						
	Trigger and Storage S Capture control Advanced trigge	8192						
?					< <u>B</u> ack	<u>N</u> ext >	<u>F</u> inish	Cancel

3. 完成後就可以在專案管理點擊 Generate Bitstream 選項或由工具列按下 Generate Bitstream 按鍵。彈出 Save Constraints 的對話盒,可選擇鍵入檔名 另存新檔。







- 4. 開始產生 Bitstream。專案管理點擊 Generate Bitstream 選項或由工具列按下 Generate Bitstream 按鍵。
- 5. 將.bit/.hwh 藉由 MobaXterm/Samba 傳送到 PYNQ-Z2 上存放的目錄下。
- 6. 在 Vivado 專案 IDE 畫面,在專案管理點擊 Open Target 選項,在浮動視窗 選擇 Auto Connect。此時 Vivado IDE 會完成與 PYNQ-Z2 的 USB JTAG 的連接動作。




7. 在 Vivado 專案 IDE 畫面,在專案管理點擊 Program Device 選項,在浮動視窗選擇 PYNQ-Z2 的 model name device。然後會跳出 Program Device 的對話盒,按壓 Program 鍵將 Bitstream 燒錄到 PYNQ-Z2 的 FPGA。







8. 在 Vivado 專案 IDE 畫面下將 hw_ila_1 子視窗放大。設定好 ILA 觸發訊號, 此設定觸發 ap_start 由 0 到 1 的上升緣訊號。





9. 將 Jupyter Notebook 上的 host program 於 Overlay 後設一個中斷點,如下圖。

```
if __name__ == "__main__":
    print("Entry:", sys.argv[0])
    print("System argument(s):", len(sys.argv))


print("Start of \"" + sys.argv[0] + "\"")

ol = Overlay("/home/xilinx/HLS_Summer_Course/Lab2/FIRN11MAXI/FIRN11MAXI.bit")

In []:    ipFIRN11 = ol.fir_n11_maxi_0

    fiSamples = open("samples_triangular_wave.txt", "r+")
    numSamples = 0
    line = fiSamples.readline()
    while line:
        numSamples = numSamples + 1
        line = fiSamples.readline()
```

- 10. 先執行完 Jupyter Notebook 在 Overlay 之前的 host program。
- 11. 在 Vivado 專案 IDE 畫面下點選功能鍵開始觸發的按鍵。





12. 再執行 Jupyter Notebook 在 Overlay 之後的 host program。運行過程中 Vivado ILA 會偵測觸發訊號,如果符合觸發條件,所有訊號行為會在 IDE 畫面下將 Waveform 子視窗顯示。

