“华大九天”企业命题

一、题目名称：基于全流程国产数字 EDA 系统的 MAC16 芯片设计

二、参赛组别：A 组、B 组

三、赛题介绍：

乘积累加运算（Multiply Accumulate，MAC）是各类 CPU，DSP,AI 等芯片中用于实现乘法与累加合并操作的常用模块。本题要求设计一款 55nm 的输入 16 位、输出 24 位的串行乘积累加运算器 MAC16 数字芯片，其主体 RTL 电路 mac16.v 和测试电路 testbench 需自行开发。可参考以下架构：



1. Pin 信息：

   (1) inA，inB：输入 16b 串行信号，输入 1Gbps、MSB 先入，由 clk 上升沿驱动采样。

   (2) sum_out：输出 24b 串行信号，输出 1Gbps、MSB 先出，由 clk 上升沿驱动输出，无数据输出时回 0 电平。

   (3) carry：溢出进位信号，当 sum_out 溢出后置 1，默认 0；一旦置 1 后需被 rst_n 信号清除；

   (4) out_ready:sum_out 正在输出时置 1，无数据输出时为 0；

   (5) clk：1GHz 主频，上升沿有效，在电路不复位状态时，clk 上升沿采样 16b 的 inA 和 inB 串行数据，输入内部锁存器，完成乘法及累加运算，并将运算结果更新至 sum_out 进行串行输出。从输入串行数据完全采样完、至开始输出串行数据的时间差不超过 5 个 clk 周期。

   (6) rst_n:电路复位信号，低电平时复位，整个电路不工作，清空所有内部锁存器和所有输出；

   (7) mode：选择模式：为 0 时，输出当前乘积和上一状态乘积之和；为 1 时，进行全部状态乘积累加的输出。注：mode 切换时，清空所有内部锁存器和所有输出。

2. 待测试情况说明：

   需分别测试以下 3 种组合，每种组合输入 6 组数，建议分别写 3 个 testbench，也可在同 1 个 testbench 中轮流实现。

inA（十进制）	inB（十进制）	mode
2，8，14，116,1546,20698	6，30，71,828，1152,728	0
2，8，14，116,1546,20698	6，30，71,828，1152,728	1
2，8，14，116,1546,20698	6，30，71,828，1152,728	0->1（在组 14&71 输入完之后切换）

3. 每个测试电路的时序过程说明：

   clk 时钟始终输入 1GHz 信号；

   一开始时 rst_n=0,rst_n 在 2 个 clk 周期后置高并一直保持下去；

   随后从 inA，inB 串行输入 6 组数据，每组之间可以无间隔也可以有间隔，间隔时间差不超过 5 个 clk 周

期。

输出信号 sum_out,carry 和 out_ready 依以上描述进行输出，测试仿真时间需覆盖全部数据输出过程。

整个过程中，testbench 调用 mac16.v 模块，并自行进行相同逻辑的乘加计算，比较输出数据，只要有一组数据不符合则在 log 中打印 Simulation Failed，全部 6 组数据均比较正确打印 Simulation Passed。

四、工作条件

1. 采用浙江创芯 55nm 的工艺 PDK 和标准单元库；
2. 以下指标工作需要在 3 个 PVT corner 下均满足：TT/1.2V/27℃/RCTyp，SS/1.08V/125℃/RCWorst，和 FF/1.32V/-40℃/RCBest。

五、作品提交要求

1. 需要提交 RTL 编写和仿真、逻辑综合、形式验证、布局布线、物理验证直至静态时序分析的整个过程中每个阶段的全部设计数据，及相关重要过程资料（比如 log 文本等）；
2. 需要提交 Word 版设计报告，详细阐述设计思路和设计过程、各 EDA 工具运行结果。

六、指标要求及评分标准

以下基础分 120 分，额外加分项 30 分，共计 150 分：

1. 完成 RTL 的编写和仿真、逻辑综合、形式验证、布局布线、物理验证、静态时序分析的整个过程，提交以下每个阶段的全部设计数据**（10 分）**；
2. MAC16 芯片为串行输入、串行输出，在 1G 工作频率下，所有 testbench 的前仿真输出波形逻辑正确，且所有 log 汇报“Simulation Passed”**（30 分）**；
3. 逻辑综合汇报结果正确、且汇报 Total Power≤300uW**（10 分）**；
4. 形式验证（综合前后一致性对比）结果汇报正确**（5 分）**；
5. 布局布线汇报连接正确**（5 分）**，且 3 个 PVT corner 的 setup & hold slack 在 1GHz 工作频率下均通过，如有一个不通过扣 2 分**（12 分）**；
6. 物理验证 LVS 通过**（7 分）**、并获得 3 个 PVT corner 的 SPEF 文件**（3 分）**；
7. 静态时序分析汇报 3 个 PVT corner 的 setup & hold slack 在 1GHz 工作频率下均通过，如有一个不通过扣 3 分**（18 分）**；
8. 总面积≤90um * 90um（最后流片 DIE 面积 100um * 100um，需留有顶层拼 MPW 的空间），且金属层最多使用到 M1~M5 **(5 分)**;
9. 提供 Word 版设计报告，详细阐述设计思路和设计过程、各 EDA 工具运行结果**（15 分）**；
10. 加分项**（共 30 分）**：
    (1) 其他指标均达标情况下，逻辑综合汇报 Total Power≤100uW**（12 分）；**
    (2) 其他指标均达标情况下，静态时序分析汇报 3 个 PVT corner 的 setup & hold slack 在 1.5GHz 工作频率下均能通过**（18 分）**。

七、参赛支持

本届赛题首次基于全流程国产数字 EDA 系统的芯片设计，浙江创芯将为参赛团队免费提供 55nm 的工艺 PDK 和标准单元库用于赛题设计，资料将随 EDA 工具同步发放。发放细则请参赛团队关注本题目钉钉群。

华大九天等国产数字 EDA 供应商将为参赛团队提供若干次公开的全流程工具培训，并录制培训视频供大赛进行过程中参考；大赛过程中，各国产 EDA 供应商会派员负责和 EDA 工具相关的技术支持工作。

为鼓励参赛选手，将为全国总决赛获奖队伍奖励在国产 55nm 工艺上进行流片一次。具体细则赛后另行公布。

八、参赛资料

相关资料将随企业培训及赛事进程陆续补充，请参赛团队关注本题目钉钉群。

九、其他参赛注意事项

1. 参赛团队对其独立创作完成的作品享有完整的知识产权；但不包括企业在赛题中所提供的已有技术方案、参考案例、数据库、素材或其他背景资料（以下简称“企业资料”）。对于参加企业命题杯赛的获奖团队作品，出题企业就其中由团队原创的部分，享有优先购买权；
2. 大赛组委会及其工作人员应尊重和保护参赛团队的知识产权，组委会及出题企业有权在宣传、展示等场景中使用该参赛作品（含获奖作品）用于赛事推广及相关用途。
3. 参赛团队应严格遵守赛题对原创性的要求，如违反要求将取消该队伍作品的参赛资格；
4. 参赛项目可以参考现有公开发表的文献和论文内容，但应当在技术论文和答辩 PPT 中注明来源，且不能将参考的内容作为自己作品的创新部分。
5. 参赛选手及团队应主动关注大赛官网、公众号、杯赛钉钉群发布的赛事相关的通知，并及时获取、确认相关信息。