

2


Sumário:

- Circuitos sequenciais
- Circuitos sequenciais assíncronos
- Circuitos sequenciais síncronos
- Activação do sinal de relógio
- Latches
- Flip Flops

3

O que são circuitos sequenciais?

- Os circuitos sequenciais são circuitos lógicos, segundo os quais, os valores das suas saídas não dependem exclusivamente dos valores apresentados nas entradas num determinado momento, mas também dos valores que já estavam presentes anteriormente nas suas saídas;
- Esta particularidade distingue os circuitos sequenciais dos circuitos combinatórios, no entanto ambos os circuitos são constituídos por portas lógicas variadas.




Circuitos sequenciais

4


Circuitos sequenciais assíncronos

Os circuitos sequenciais assíncronos são circuitos onde os valores da(s) saída(s) mudam em qualquer momento, quando se mudam os valores das suas entradas.



Alterações na saída

Circuitos sequenciais síncronos • Os circuitos sequenciais síncronos são circuitos onde os valores das saídas mudam em momentos bem determinados por uma nova entrada de controlo ou de sincronização, vulgarmente denominada de relógio ou clock. • Com a entrada de controlo de clock, é possível um maior controlo do circuito, uma vez que as variações no circuito ocorrem em instantes bem determinados.



7

Latches versus Flip-Flops


- Os circuitos sequenciais são circuitos com capacidade de armazenar informação (*memorização*);
- Os circuitos sequencias mais simples, também denominados de biestáveis, podem ser classificados em latches e flip-flops;
- Um latch, é um circuito sequencial que muda as suas saídas dependendo das entradas;
- Um flip flop, é um circuito sequencial mais controlável, que muda as suas saídas unicamente por acção da entrada de controlo de relógio mas apenas nos flancos, ascendente ou descendente, do pulso do relógio;
- Através da associação de vários biestáveis, é possível construir circuitos sequenciais mais complexos, como contadores e registos de deslocamento.


Circuitos sequenciais


8


Latches SR


- É um circuito com duas entradas:
 - S Set
 - R Reset
- É implementado com portas NOR;
- Tem duas saídas:
 - (
 - $\overline{\mathcal{Q}}$ complementar de Q


























17

- Funcionamento:
 - A diferença deste latch para o latch SR diz respeito à nova entrada que este circuito possui, isto é a entrada de clock;
 - A nova entrada permite um melhor controlo do latch por parte do utilizador;
 - Quando a entrada de relógio está a 0, o latch mantém o valor anterior que tinha memorizado;
 - Quando a entrada de relógio está a 1, o latch funciona de igual forma como se tratasse de um latch SR sem entrada de clock.

	Entradas		Saída
S	R	Relógio	Q ⁽ⁿ⁺¹⁾
0	0	0	Q ⁽ⁿ⁾
0	0	1	Q ⁽ⁿ⁾
0	1	0	Q ⁽ⁿ⁾
0	1	1	0
1	0	0	Q ⁽ⁿ⁾
1	0	1	1
1	1	0	Q ⁽ⁿ⁾
1	1	1	Indefinido


Tabela de Verdade

Circuitos sequenciais

18

Latch D


- É um circuito com duas entradas:
 - D
 - Clock
- É implementado com portas NAND e uma porta NOT;
- A entrada de controlo é implementada com portas NAND
- Tem duas saídas:
 - (
 - $\overline{\mathcal{Q}}$ complementar de Q





19

- · Funcionamento:
 - Com este latch eliminamos o problema com que nos deparamos com os latches anteriores, que é o facto de termos o estado indefinido;
 - O problema do estado indefinido é resolvido com a ligação das duas entradas a uma só, estando uma delas negada, assim nunca há a possibilidade das entradas serem iguais.



Circuitos sequenciais

20

- Funcionamento:
 - Só há mudança de estado quando o relógio está activo;
 - Quando o relógio está activo (clock = 1), o valor da saída é igual ao valor da entrada de dados, denominando-se esta característica por transparência;
 - Quando o relógio não está activo (clock = 0), a saída mantêm o valor lógico do instante anterior (memorização).


Entradas	
Relógio	Q ⁽ⁿ⁺¹⁾
0	Q ⁽ⁿ⁾
1	0
0	Q ⁽ⁿ⁾
1	1
	Relógio 0 1

Tabela de Verdade

21

Flip Flop SR Master Slave


- A denominação Master Slave traduz a necessidade de resolver um problema com os circuitos sequenciais anteriores, que era o facto de as saídas das células de memória variarem logo após a verificação de um impulso de relógio, ainda dentro do intervalo de sensibilidade;
- A solução encontrada foi a separação das fases de actualização das células;
- Esta solução levou a que o funcionamento do flip-flop fosse realizado em duas fases distintas.




Circuitos sequenciais

22


- Funcionamento:
 - O circuito é constituído por dois flip-flops SR individuais encadeados, cada um com uma porta AND em cada entrada;
 - O relógio está em oposição de fase para cada flip-flop.





Puncionamento: Quando o relógio é activado a 1 lógico, as portas AND deixam passar a informação que vai entrar no Master, permanecendo as portas AND do Slave fechadas. Slave Circuito



Circuitos sequenciais Flip Flop D Edge Triggered Para termos a certeza que o flip-Flop D dispara unicamente no flanco positivo (transição de 0 para 1) ou no flanco negativo (transição de 1 para 0) foi criado o flip-flop edge triggered: Plip-Flop Positive Edge Triggered - reage apenas à transição 0 para 1 do sinal de clock; Flip-Flop Negative Edge Triggered - reage apenas à transição 1 para 0 do sinal de clock. Disparo no flanco descendente







29

- Funcionamento:
 - Normalmente este Flip Flop possui outras duas entradas *Preset* e *Clear* que se sobrepõem às entradas J, K e clock;
 - Logo que a entrada Preset for a zero, a saída Q toma o valor 1, independentemente do valor lógico de J, K e clock;
 - Logo que a entrada Clear for a zero, a saída Q toma o valor 0, independentemente do valor lógico de J, K e clock;
 - Apenas quando as entradas Preset e Clear tiverem ambas o valor lógico 1, então as entradas J, K e Clock já podem operar normalmente.




	Saída			
Р	С	J	K	Q ⁽ⁿ⁺¹⁾
1	0	x	x	1
0	1	х	x	0
1	1	0	0	Q ⁽ⁿ⁾
1	1	0	1	0
1	1	1	0	1
1	1	1	1	$\overline{Q}^{(n)}$


Tabela de verdade (não está representado o sinal de clock)

Circuitos sequenciais

30

- Exemplo de aplicação de um flip flop JK:
 - Contador de 0 até 3
 - A saída Q do primeiro flip flop serve de sinal de clock do segundo flip flop JK






31

Flip Flop T

- É um circuito com:
 - Uma entrada T;
 - Duas saídas, Q e o seu complementar.
- O Flip Flop T constrói-se unido as duas entradas do Flip – Flop JK;

Entradas	Saída
Т	Q ⁽ⁿ⁺¹⁾
0	Q ⁽ⁿ⁾
1	$\overline{Q}^{(n)}$

Tabela de verdade (não está representado o sinal de clock)



Circuitos sequenciais

32

- Exemplo de aplicação de um latch T:
 - Divisor de onda
 - A saída Q do primeiro latch serve de sinal entrada do segundo latch JK
 - Não tem sinal de relógio

