Relatório da Prática V - Diretório

Alunos: Bruno Rocha Ribeiro e Cristhian Sala Minoves

1. Introdução

Em contrapartida ao protocolo Snooping - MSI, visando auxiliar a reduzir os problemas por ele trazidos, foi elaborado um outro protocolo, o Diretório. A sua principal diferença é a existência de pequenas tabelas, tanto anexas às caches de cada processador, como nas suas memórias externas. Com isso, é possível ter um maior controle dos dados, como em qual processador ele se encontra, quais outras caches locais determinado dado está compartilhado ou se ele se encontra em um processador externo.

Apesar da grande diferença, o diretório e o snooping guardam uma semelhança: as suas transições de estados também são geridas por uso de uma máquina de estados — os quais são os mesmos na máquina de emissão e há uma troca na máquina receptora do estado inválido para o estado uncached. No entanto, suas transições são diferentes, possuindo, também, mensagens diferentes tanto de entrada como do barramento.




Figura 1: Funcionamento do protocolo Diretório com as máquinas emissora(esquerda) e receptora(direita)

2. Projeto e seus testes

Em nosso trabalho, confeccionamos apenas a máquina de estados do protocolo Diretório, sem a implementação de caches, memórias, processadores, etc. Abaixo será listado como foi feita essa parte.

Máquina emissora

```
module state_machine(acao, escrita, clock, dataWriteBack);//dir
imput clock;
imput [200] acao: //simbolise a entrada
                                             000 - read miss

001 - read hit

010 - weith hit

010 - write hit

100 - write miss

101 - fetch

110 - fetch invalidate
output reg [2:0] escrita;//simboliza a saida
/*
                                             000 - read miss

001 - read hit

010 - write hit

011 - invalidate

100 - write miss

101 - fetch

110 - fetch invalidate

111 - mensegem valla
                                               reg [1:0] estado;
                                            00 - invalid
01 - shared
10 - modified
                                             0 - sem writeback
1 - com writeback
                               Balways #(posedge clock) begin
densWriteBack = 1'BO;
escrita = 3'BOll;
case(estado)
= 2'BOO begin/invalid
dame (estad)
| 1'BOOO!//read miss
| begin
                                  ė
                                                                                                                    begin estado = 2°001;
escrita = 3°000;
end
3°0000: //write miss
begin
escrita = 3°0100;
end
endidase
dendidase
                                    P
                                    -000
                                                                              endcase
end
2"boll begin //shared
case(aco)
3"bollo //sred miss
estrita = 3"bollo
1"bollo //write hit
begin
estado = 2"bollo
estado = 3"bollo
estado = 2"bollo
3"boll//resta miss
Begin
estado = 2"boll
3"boll //resta miss
Begin
estado = 2"boll
estado = 2"boll
estado = 3"bollo
est
                                                                                 end
2"bl0: begin//modified
                                    00-0
                                                                                                     Oase (adad)
3'billin//fetch
begin
                                                                                                                    begin
estado = 2'b01;
data%riteBack = 1'b1;
eb6
3'b000://ree6 miss
begin
estado = 2'b01;
data%riteBack = 1'b1;
escrit = 3'8000;
eb6
                                    1
                                                                                                                         end
3'bllfc//fetch invalidate
                                                                                                                       begin
estado = 2'b00;
dataWriteBack = 1'b1;
                                                                                                                            end
5'b100c//read miss
                                                                                                                    begin
estado = 2'b00;
dataNriteBack = 1'b0;
escrita = 3'b000;
                                                                                                                  end
3'b0001//read hit
estado = 2'b00;
3'b0202//write hit
estado = 2'b10;
                                                                                     end
default
                                                                                                       estado = 2'bl0;//modified
```

Figura 2: Implementação da máquina emissora

Seguindo a máquina de estados exposta anteriormente, foi feita a codificação dela. Foi observado os estados, as transições e as mensagens colocadas em cada uma das transições

Testes



Figura 3: Testes da máquina emissora

Verifica-se nessa imagem o funcionamento correto de todas as transições da máquina emissora.

Máquina receptora

```
module state_machine2(acao, escrita, clock, dataWriteBack, dataValueReply,sharers);//dir
input clock;
input [1:0] acao; //simboliza a entrada
                01 - read hit
10 - Data Writeback
11 - write miss
                output reg [1:0] escrita;//simboliza a saida
                00 - valor nulo
01 - invalidate
10 - fetch
  13
14
15
16
17
18
19
20
21
                11 - fetch invalidate
                output reg [1:0] sharers;
               00 - Nulo
01 - sharers = {}
10 - sharers = {p}
11 - Sharers = sharers + {p}
  22
23
24
25
26
27
28
29
30
31
               reg [1:0] estado;
                00 - uncached
01 - shared
10 - exclusive
                input dataWriteBack;
               0 - sem writeback
1 - com writeback
  32
33
34
35
36
37
38
                output reg dataValueReply;
            ⊟always @(posedge clock) begin
escrita = 2'b00;
sharers = 2'b00;
sharers - dataValueReply = 1'DO,
case(estado)
2'b00: begin/uncached
case (acao)
2'b00://read miss
begin
estado = 2'b01;
dataValueReply = 1'b1;
sharers = 2'b10;
end
                                            end
2'bl1://write miss
begin
estado = 2'bl0;
dataValueReply = 1'bl;
sharers = 2'bl0;
end
          endcase
                            2'b01: begin //shared
                                         case(acao)
2'b00://read miss
begin
estado = 2'b01;
                                                             sharers = 2'bll;
dataValueReply = 1'bl;
                                              dataValueReply = 1'bl;
end
2'bl1://write miss
begin
estado = 2'bl0;
escrita = 2'b01;
dataValueReply = 1'bl;
sharers = 2'bl0;
end
            ė
                                          endcase
                           end
2'bl0: begin/exclusive
case(acao)
2'bl1://write miss
begin
estado = 2'bl0;
dateValueReply = 1'bl;
sharar= 2'bl0:
                                      dataValueReply = 1'bl;
sharers = 2'bl0;
escrita = 2'bl1;
end
2'b00: //read miss
begin
estado = 2'b01;
dataValueReply = 1'bl;
sharers = 2'bl1;
escrita = 2'bl0;
end
2'b10://data writeback
begin
            þ
                           default
                             estado = 2'b00;
```

Figura 4: Implementação da máquina receptora

Testes




Figura 5: Testes da máquina receptora

3. Dificuldades encontradas

Como o projeto foi focado somente na primeira etapa, a da confecção das máquinas de estado, as dificuldades foram bem pequenas, só mesmo a confusão entre zeros e uns,situação que ocorreu também na confecção da máquina de estados do Snooping

4. Sugestões para melhoria da prática

Para essa parte 1, os métodos estão de acordo com o conteúdo da disciplina e aulas ministradas em sala, como sugestão apenas a questão da falta de um monitor que poderia nos auxiliar com questões mais complexas ou eventuais.

5. Comentários adicionais

Não é necessário comentar nada além do que já foi apresentado.