

AT32F423使用限制

前言

该勘误表适用于雅特力科技的 AT32F423 系列芯片。该芯片系列集成了 ARM™ 32 位 Cortex®-M4 内核。

表 1 列出了所有的产品型号：

表 1. 芯片概览

涉及到的芯片	闪存存储器	芯片型号
AT32F423	256 K字节	AT32F423VCT7, AT32F423RCT7, AT32F423RCT7-7, AT32F423CCT7, AT32F423CCU7, AT32F423TCU7, AT32F423KCU7-4
	128 K字节	AT32F423VBT7, AT32F423RBT7, AT32F423RBT7-7, AT32F423CBT7, AT32F423CBU7, AT32F423TBU7, AT32F423KBU7-4
	64 K字节	AT32F423V8T7, AT32F423R8T7, AT32F423R8T7-7, AT32F423C8T7, AT32F423C8U7, AT32F423T8U7, AT32F423K8U7-4

目录

1	AT32F423 芯片的使用限制	4
1.1	GPIO	4
1.1.1	芯片缓慢上电时概率性出现 PC13 相关功能无法使用	4
1.1.2	PA11 和 PA12 引脚在浮空输入或模拟模式时维持接近 V _{DD} 电平	5
1.2	I ² C	5
1.2.1	在从机模式下，数字滤波器功能失效	5
1.3	I ² S	5
1.3.1	I ² S 从发模式非连续通讯状态下误置位 UDR 标志问题	5
1.3.2	I ² S 24 位数据封装成 32 位帧格式接收异常问题	5
1.4	PWC	5
1.4.1	V _{DD} 大于 PVM 阈值时使能 PVM 会误触发一次 PVM 事件	5
1.4.2	AHB 分频后 DEEPSLEEP 模式无法被唤醒	6
1.4.3	DEEPSLEEP 过渡状态唤醒后无法立即配置系统时钟	6
1.4.4	软件操作电池供电域相关寄存器的注意事项	6
1.5	ERTC	7
1.5.1	ERTC 寄存器读写过程会占住 APB1 总线约为 15 个 APB1 clock 时间	7
1.6	ADC	7
1.6.1	ADC 特性偏移无法达到最大采样速率	7
1.7	TMR	7
1.7.1	未使能定时器时 (TMREN = 0)，刹车输入无效	7
1.8	CAN	8
1.8.1	CAN 总线在人为或异常断开后执行邮箱的取消发送命令无效	8
1.9	CRM	8
1.9.1	同时修改 HICK_TO_SCLK 和 HICKDIV 两个控制位，导致程序运行异常	8
1.9.2	HICK 作为 PLL 时钟源时，PLL 使能期间，请勿修改 HICKDIV	9
2	版本历史	10

表目录

表 1. 芯片概览	1
表 2. 芯片局限性列表.....	4
表 3. 文档版本历史	10

1 AT32F423 芯片的使用限制

下表是所有已经发现的局限性概览：

表 2. 芯片局限性列表

章节	内容
GPIO	1.1.1 芯片缓慢上电时概率性出现 PC13 相关功能无法使用
	1.1.2 PA11 和 PA12 引脚在浮空输入或模拟模式时维持接近 V _{DD} 电平
I ² C	1.2.1 在从机模式下，数字滤波器功能失效
I ² S	1.3.1 I ² S 从发模式非连续通讯状态下误置位 UDR 标志问题
	1.3.2 I ² S 24 位数据封装成 32 位帧格式接收异常问题
PWC	1.4.1 V _{DD} 大于 PVM 阈值时使能 PVM 会误触发一次 PVM 事件
	1.4.2 AHB 分频后 DEEPSLEEP 模式无法被唤醒
	1.4.3 DEEPSLEEP 过渡状态唤醒后无法立即配置系统时钟
	1.4.4 软件操作电池供电域相关寄存器的注意事项
ERTC	1.5.1 ERTC 寄存器读写过程会占住 APB1 总线约为 15 个 APB1 clock 时间
ADC	1.6.1 ADC 特性偏移无法达到最大采样速率
TMR	1.7.1 未使能定时器时 (TMREN = 0)，刹车输入无效
CAN	1.8.1 CAN 总线在人为或异常断开后执行邮箱的取消发送命令无效
CRM	1.9.1 同时修改 HICK_TO_SCLK 和 HICKDIV 两个控制位，导致程序运行异常
	1.9.2 HICK 作为 PLL 时钟源时，PLL 使能期间，请勿修改 HICKDIV

1.1 GPIO

1.1.1 芯片缓慢上电时概率性出现 PC13 相关功能无法使用

- 描述：
当芯片上电速率慢于 1.3 ms/V 时，概率性出现 PC13 始终保持高阻状态，软件对 PC13 设置失效，相关功能（输入输出 I/O、ERTC 入侵检测脚）无法使用。
- 解决方法：
main()开头新增以下代码，让芯片上电之后再执行一次系统复位，可完全解决此问题。参考代码如下：

```
if((CRM->ctrists_bit.porrstf == SET) && (CRM->ctrists_bit.swrstf == RESET))
{
    NVIC_SystemReset();
}
```

该解法执行后会置起软件复位标志 (SWRSTF)，应用程序如果需要判断软件复位标志位做相应应用处理，可以通过代码区分：

- A. 软件复位标志和上电复位标志同时置起，表示是为解决该 PC13 问题而进行的系统复位，调用函数清除所有复位标志；
- B. 软件复位标志置起，上电复位标志未置起，表示是程序应用层进行的系统复位，程序进行应用处理。

1.1.2 PA11 和 PA12 引脚在浮空输入或模拟模式时维持接近 V_{DD} 电平

- 描述：
PA11 和 PA12 引脚在浮空输入或模拟模式时，仍有典型值约数个 μA 的上拉输出电流能力，以致引脚会维持接近 V_{DD} 电平。
在浮空输入或模拟模式下，若这两支引脚被外部电路拉到中间电平时，最大会有约为 $10 \mu A$ 的输出能力；于此同时 V_{DD} 电流产生约 $200 \mu A$ 的额外耗电。
- 解决方法：
引脚外部增加下拉电阻（ $200 k\Omega$ 或以下）可解决此问题。

1.2 I²C

1.2.1 在从机模式下，数字滤波器功能失效

- 描述：
在从机模式下，数字滤波器功能失效，会导致无法滤掉干扰。
- 解决方法：
无。

1.3 I²S

1.3.1 I²S 从发模式非连续通讯状态下误置位 UDR 标志问题

- 问题描述：
I²S从发模式，不连续通讯时，虽在通讯起始前有写入待发数据，但还是会异常置位UDR标志。
- 解决方法：
结合协议特点，I²S 从发模式建议使用 DMA 或中断等高效的数据传输方式，保障通讯连续。

1.3.2 I²S 24 位数据封装成 32 位帧格式接收异常问题

- 问题描述：
I²S在24位数据封装成32位帧格式时，8个无效CLK对应的数据会被接收方当做正常数据接收。
- 解决方法：
解法一：收发双方采用相同的 24 位数据封装成 32 位帧格式的方式；
解法二：采用软件处理，在此帧格式条件下，丢弃8个无效CLK对应的数据

1.4 PWC

1.4.1 V_{DD} 大于 PVM 阈值时使能 PVM 会误触发一次 PVM 事件

- 问题描述：
当 V_{DD} 大于PVM阈值时，使能PWC的电压监测功能，会立即产生一次非期望的PVM事件。
- 解决方法：
在PVM初始化期间清除掉该非预期的PVM事件。

1.4.2 AHB 分频后 DEEPSLEEP 模式无法被唤醒

- 问题描述:

如果将AHB做分频配置后, 任何唤醒源唤醒DEEPSLEEP模式都会存在无法唤醒的情况。

- 解决方法:

使用DEEPSLEEP模式时, 不能对AHB进行分频。

即进DEEPSLEEP模式前, 将AHB分频修改为不分频, 唤醒后再按照期望设定AHB的分频。

1.4.3 DEEPSLEEP 过渡状态唤醒后无法立即配置系统时钟

- 问题描述:

PWC若同时满足如下所有条件时, 会出现DEEPSLEEP唤醒后的系统时钟配置失败现象(表现为HEXT或PLL的使能命令无法生效)。

条件1: 配置DBG_DEEPSLEEP = 1

条件2: 在进DEEPSLEEP的过渡状态唤醒(执行进DEEPSLEEP命令后的3个LICK周期内)

条件3: 唤醒后立即配置系统时钟(比如使能HEXT、使能PLL)

- 解决方法:

在DEEPSLEEP唤醒后, 先延时等待约3个LICK时钟周期, 随后再进行系统时钟的配置。

1.4.4 软件操作电池供电域相关寄存器的注意事项

- 问题描述:

当芯片V_{DD}上电速率慢于1.3 ms/V时, 在V_{DD}上电爬升到2.57 V之前, 软件操作电池供电域相关寄存器可能会导致系统异常。

电池供电域相关寄存器包含如下:

A) ERTC所有寄存器;

B) 电池供电域控制寄存器(CRM_BPDC);

C) CRM_CTRLSTS寄存器内的LICKEN及LICKSTBL。

- 解决方法:

系统复位后, 软件添加等待 60 ms 延时, 确保 V_{DD} 上升到 2.57 V 后再进行电池供电域相关寄存器的操作。参考示例:

```
/**
 * @brief take some delay for waiting power stable, delay is about 60ms with frequency 8MHz.
 * @param none
 * @retval none
 */
void wait_for_power_stable(void)
{
    volatile uint32_t delay = 0;
    for(delay = 0; delay < 50000; delay++);
}

int main(void)
{
    /* add a necessary delay to ensure that Vdd is higher than the operating
```

```
    voltage of battery powered domain (2.57V) when the battery powered
    domain is powered on for the first time and being operated. */
    wait_for_power_stable();

    /* config the system clock */
    system_clock_config();

    /* config ertc or other operations of battery powered domain */
    ertc_config();
    while(1)
    {
    }
}
```

1.5 ERTC

1.5.1 ERTC 寄存器读写过程会占住 APB1 总线约为 15 个 APB1 clock 时间

- 问题描述：
读写 ERTC 寄存器需要与电池供电域进行约为 15 个 APB1 clock 时间同步，该操作过程 APB1 会占住，在这期间 APB1 总线上的 DMA 传输也会暂停，操作完成后会自动释放 APB1 总线，DMA 传输也会继续执行。
- 解决方法：
初始化 ERTC 后，在满足应用的前提下，尽量减少对 ERTC 寄存器的操作，以降低对系统应用的影响。

1.6 ADC

1.6.1 ADC 特性偏移无法达到最大采样速率

- 问题描述：
由于内部默认设定值不准确，造成 ADC 特性有大幅度偏离理想值，产生许多 missing codes 和准确度不佳等非理想问题。
- 解决方法：
在 ADC 时钟开启但未使能 ADC 及校准之前，寄存器 ADC_MSIC 的 XTEST 位域需先写入 0x09，方可继续使用 ADC。

1.7 TMR

1.7.1 未使能定时器时（TMREN = 0），刹车输入无效

- 问题描述：
未使能定时器时（TMREN = 0），刹车输入无效，从而导致刹车输入无法触发刹车事件或中断。例如：当使用单周期模式时，一个周期的计数完成后硬件会自动将 TMREN 清 0，此时刹车输入由于上述原因将被屏蔽，从而导致输出使能位（OEN）无法被清零、刹车标志无法置位。
- 解决方法：
无。

1.8 CAN

1.8.1 CAN 总线在人为或异常断开后执行邮箱的取消发送命令无效

- 问题描述：
CAN作为报文发送节点，若同时满足如下条件，则在CAN错误被动中断内执行邮箱的取消发送命令将会无效，使得断开CAN总线时刻邮箱内的待发报文的发送并未被实际取消，其会在等待后续CAN总线恢复后重新发送出来。
 1. 人为或异常断开CAN总线（CANH/L）
 2. 自动重传功能有开启
- 解决方法：
报文多次发送失败后，软件判断如下条件同时成立时关闭自动重传功能
 1. 错误类型记录为“隐性位错误”
 2. 邮箱发送状态为“邮箱x发送错误”并在后续CAN的报文发送函数内重新开启自动重传功能。

1.9 CRM

1.9.1 同时修改 HICK_TO_SCLK 和 HICKDIV 两个控制位，导致程序运行异常

- 问题描述
时钟配置过程中，一条写指令同时修改HICK_TO_SCLK和HICKDIV两个控制位，有概率造成程序运行异常。
- 解决方法
HICKDIV和HICK_TO_SCLK两个控制位必须分两次进行改写，控制位写顺序请遵循：
在确保HICK_TO_SCLK==1的情况下，再对HICKDIV控制位进行修改，最后再设定HICK_TO_SCLK到目标值，以上每条操作后都加上__ISB()（清空CPU指令队列）。
详情请参考AT32F423_Firmware_Library_V2.1.0及以后版本，库中驱动层已进行处理。示例步骤如下

```
FLASH->psr_bit.wtcyc = FLASH_WAIT_CYCLE_1;
CRM->misc2_bit.hick_to_sclk_div = CRM_HICK_SCLK_DIV_16;
__ISB();
CRM->misc1_bit.hick_to_sclk = 1;
__ISB();
CRM->misc1_bit.hickdiv = 0;
__ISB();
CRM->misc1 = 0x000F0000U;
__ISB();
CRM->misc2_bit.hick_to_sclk_div = CRM_HICK_SCLK_DIV_1;
__ISB();
FLASH->psr_bit.wtcyc = FLASH_WAIT_CYCLE_0;
```

1.9.2 HICK 作为 PLL 时钟源时，PLL 使能期间，请勿修改 HICKDIV

- 问题描述

当HICK作为PLL时钟源时，PLL使能期间，请勿修改HICKDIV，否则有概率造成程序运行异常。

- 解决方法

当HICK作为PLL时钟源时，PLL使能期间，请勿修改HICKDIV。

2 版本历史

表 3. 文档版本历史

日期	版本	变更
2023.01.09	2.0.0	最初版本
2023.08.03	2.0.1	增加“未使能定时器时（TMREN = 0），刹车输入无效” 增加“CAN总线在人为或异常断开后执行邮箱的取消发送命令无效”
2023.08.18	2.0.2	修改“软件操作电池供电域相关寄存器的注意事项”的解法示例
2025.01.09	2.0.3	修改“DEEPSLEEP过渡状态唤醒后无法立即配置系统时钟”描述
2025.06.19	2.0.4	增加“PA11和PA12引脚在浮空输入或模拟模式时维持接近V _{DD} 电平”
2026.06.04	2.0.5	增加“同时修改HICK_TO_SCLK和HICKDIV两个控制位，导致程序运行异常”描述 增加“HICK作为PLL时钟源时，PLL使能期间，请勿修改HICKDIV”描述

重要通知 - 请仔细阅读

买方自行负责对本文所述雅特力产品和服务的选择和使用，雅特力概不承担与选择或使用本文所述雅特力产品和服务相关的任何责任。

无论之前是否有过任何形式的表示，本文档不以任何方式对任何知识产权进行任何明示或默示的授权或许可。如果本文档任何部分涉及任何第三方产品或服务，不应被视为雅特力授权使用此类第三方产品或服务，或许可其中的任何知识产权，或者被视为涉及以任何方式使用任何此类第三方产品或服务或其中任何知识产权的保证。

除非在雅特力的销售条款中另有说明，否则，雅特力对雅特力产品的使用和/或销售不做任何明示或默示的保证，包括但不限于有关适销性、适合特定用途（及其依据任何司法管辖区的法律的对应情况），或侵犯任何专利、版权或其他知识产权的默示保证。

雅特力产品并非设计或专门用于下列用途的产品：（A）对安全性有特别要求的应用，例如：生命支持、主动植入设备或对产品功能安全有要求的系统；（B）航空应用；（C）航天应用或航天环境；（D）武器，且/或（E）其他可能导致人身伤害、死亡及财产损害的应用。如果采购商擅自将其用于前述应用，即使采购商向雅特力发出了书面通知，风险及法律责任仍将由采购商单独承担，且采购商应独立负责在前述应用中满足所有法律和法规要求。

经销的雅特力产品如有不同于本文档中提出的声明和/或技术特点的规定，将立即导致雅特力针对本文所述雅特力产品或服务授予的任何保证失效，并且不应以任何形式造成或扩大雅特力的任何责任。

© 2026 雅特力科技 保留所有权利