

Lab Report #05

---

## 2021.06.01. 실험 보고서

---

과 목 : 논리회로설계및실험

분 반 : 공통

담당교수 : 김석윤<sub>교수님</sub>

실 험 일 : 2021.06.01.


조 번 호 : 22

학 번 : 20193438      20163340

이 름 : 이 민 철      강 원 경

# 1. JK Flip Flop을 이용하여 2-bit Synchronous Up Binary Counter 구현

## - State Transition Diagram



## - State Transition Table 유도

현재 상태		차기 상태		플립플롭 입력			
Q <sub>B</sub>	Q <sub>A</sub>	Q <sub>B</sub>	Q <sub>A</sub>	J <sub>B</sub>	K <sub>B</sub>	J <sub>A</sub>	K <sub>A</sub>
0	0	0	1	0	X	1	X
0	1	1	0	1	X	X	1
1	0	1	1	X	0	1	X
1	1	0	0	X	1	X	1

## - 카르노 맵을 이용한 간소화 된 논리식 작성

Q <sub>B</sub> \ Q <sub>A</sub>	0	1
0	0	1
1	X	X

$$J_B = Q_A$$

Q <sub>B</sub> \ Q <sub>A</sub>	0	1
0	X	X
1	0	1

$$K_B = Q_A$$


Q <sub>B</sub> \ Q <sub>A</sub>	0	1
0	1	X
1	1	X

$$J_A = 1$$


Q <sub>B</sub> \ Q <sub>A</sub>	0	1
0	X	1
1	X	1

$$K_A = 1$$

- 논리회로 구성 (회로도 구성)




- 사진



※ 8번 Output Signal 단자에 이상이 있어 출력 위치에 이동이 있습니다.

▶ QA : 5, QB : 6

## - 파형




2021-06-01 10:45:15 / Interval : 1 ms / 공통 - 22 (1) JK Flip Flop

※ 8번 Output Signal 단자에 이상이 있어 출력 위치에 이동이 있습니다.

▶ QA : 5, QB : 6

## 2. JK Flip Flop을 이용하여 3-bit Synchronous Up Binary Counter 구현

### - State Transition Diagram



### - State Transition Table 유도

현재 상태			차기 상태			플립플롭 입력					
Q <sub>C</sub>	Q <sub>B</sub>	Q <sub>A</sub>	Q <sub>C</sub>	Q <sub>B</sub>	Q <sub>A</sub>	J <sub>C</sub>	K <sub>C</sub>	J <sub>B</sub>	K <sub>B</sub>	J <sub>A</sub>	K <sub>A</sub>
0	0	0	0	0	1	0	X	0	X	1	X
0	0	1	0	1	0	0	X	1	X	X	1
0	1	0	0	1	1	0	X	X	0	1	X
0	1	1	1	0	0	1	X	X	1	X	1
1	0	0	1	0	1	X	0	0	X	1	X
1	0	1	1	1	0	X	0	1	X	X	1
1	1	0	1	1	1	X	0	X	0	1	X
1	1	1	0	0	0	X	1	X	1	X	1

- 카르노 맵을 이용한 간소화 된 논리식 작성

$Q_B Q_A \backslash Q_C$	0	1
00	0	X
01	0	X
11	1	X
10	0	X

$$J_C = Q_B Q_A$$

$Q_B Q_A \backslash Q_C$	0	1
00	0	0
01	1	1
11	X	X
10	X	X

$$J_B = Q_A$$

$Q_B Q_A \backslash Q_C$	0	1
00	1	1
01	X	X
11	X	X
10	1	1

$$J_A = 1$$

$Q_B Q_A \backslash Q_C$	0	1
00	X	0
01	X	0
11	X	1
10	X	0

$$K_C = Q_B Q_A$$


$Q_B Q_A \backslash Q_C$	0	1
00	X	X
01	X	X
11	1	1
10	0	0

$$K_B = Q_A$$


$Q_B Q_A \backslash Q_C$	0	1
00	X	X
01	1	1
11	1	1
10	X	X

$$K_A = 1$$

- 논리회로 구성 (회로도 구성)



- 사진




※ 8번 Output Signal 단자에 이상이 있어 출력 위치를 이동하였습니다.

▶ QA : 4 QB : 5 Qc : 6



## - 파형



※ 8번 Output Signal 단자에 이상이 있어 출력 위치를 이동하였습니다.

▶ QA : 4 QB : 5 QC : 6