# Lab Report #05

# 2021.06.01. 실험 보고서

과 목 : 논리회로설계및실험

분 반: 공통

담당교수 : 김석윤과

실 험 일: 2021.06.01.


조 번 호 : 22

학 번: 20193438 20163340

이 름:이민철 강원경

## 1. JK Flip Flop을 이용하여 2-bit Synchronous Up Binary Counter 구현

#### - State Transition Diagram



#### - State Transition Table 유도

현재 상태		차기 상태		플립플롭 입력			
QB	Qa	Qв	Qa	JB	Кв	JA	KA
0	0	0	1	0	Х	1	X
0	1	1	0	1	Χ	Х	1
1	0	1	1	Х	0	1	Χ
1	1	0	0	Х	1	Х	1

#### - 카르노 맵을 이용한 간소화 된 논리식 작성

Q <sub>A</sub>	0	1		
0	0	1		
1	Χ	Х		
In - OA				


$$J_B = O_A$$

Q <sub>A</sub>	0	1		
0	Χ	Х		
1	0	1		
K <sub>B</sub> = Q <sub>A</sub>				


QA QB	0	1		
0	1	Χ		
1	1	Х		
J <sub>A</sub> = 1				

$$\begin{array}{c|cccc}
QA & 0 & 1 \\
\hline
0 & X & 1 \\
1 & X & 1 \\
\hline
KA = 1
\end{array}$$

#### - 논리회로 구성 (회로도 구성)




#### - 사진



※ 8번 Output Signal 단자에 이상이 있어 출력 위치에 이동이 있습니다.

▶ Qa : 5, QB : 6

#### - 파형




2021-06-01 10:45:15 / Interval : 1 ms / 공통 - 22 (1) JK Flip Flop

※ 8번 Output Signal 단자에 이상이 있어 출력 위치에 이동이 있습니다.

▶ Qa : 5, QB : 6

# 2. JK Flip Flop을 이용하여 3-bit Synchronous Up Binary Counter 구현

## - State Transition Diagram



## - State Transition Table 유도

	현재 상태			차기 상태				플립플	롭 입력		
Qc	Qв	Qa	Qc	Qв	Qa	Jc	Кc	Jв	Кв	JA	KA
0	0	0	0	0	1	0	Х	0	Х	1	Х
0	0	1	0	1	0	0	Χ	1	Χ	Χ	1
0	1	0	0	1	1	0	Χ	Х	0	1	Χ
0	1	1	1	0	0	1	Χ	X	1	X	1
1	0	0	1	0	1	X	0	0	Χ	1	Χ
1	0	1	1	1	0	X	0	1	Χ	Х	1
1	1	0	1	1	1	X	0	Х	0	1	Χ
1	1	1	0	0	0	Х	1	Χ	1	Χ	1

#### - 카르노 맵을 이용한 간소화 된 논리식 작성

Qc QBQA	0	1		
00	0	Χ		
01	0	Χ		
11	1	Х		
10	0	Х		
$J_C = Q_B Q_A$				

Qc QBQA	0	1		
00	0	0		
01	1	1		
11	Х	Χ		
10	Х	Χ		
$J_B=Q_A$				


Qc QBQA	0	1		
00	1	1		
01	Χ	Χ		
11	Χ	Χ		
10	1	1		
$J_A = 1$				

Qc QBQA	0	1		
00	Χ	0		
01	Χ	0		
11	Х	1		
10	Х	0		
$K_C = Q_B Q_A$				


Qc QBQA	0	1
00	Χ	Χ
01	Х	Χ
11	1	1
10	0	0
F	$X_B = Q_A$	

Qc QBQA	0	1		
00	Χ	Χ		
01	1	1		
11	1	1		
10	Χ	Χ		
$K_A = 1$				

#### - 논리회로 구성 (회로도 구성)




#### - 사진



※ 8번 Output Signal 단자에 이상이 있어 출력 위치를 이동하였습니다.

▶ Qa: 4 QB: 5 Qc: 6

#### - 파형



※ 8번 Output Signal 단자에 이상이 있어 출력 위치를 이동하였습니다.

▶ Qa:4 Qb:5 Qc:6