Lab Report #04

2021.05.25. 실험 보고서

과 목: 논리회로설계및실험

분 반: 공통

담당교수 : 김석윤과

실 험 일: 2021.05.25.


조 번 호 : 22

학 번: 20193438 20163340


이 름:이민철 강원경

1) 실험 1


1. 회로도



2. 사진




3. 파형




2021-05-25 10:27:19 / Interval : 1 ms / 공통반 - 22

2) 실험 2

1. 회로도




2. 사진




3. 파형


* PRE'과 CLR'이 00일 경우



* PRE'과 CLR'이 01일 경우




* PRE'과 CLR'이 10일 경우



2021-05-25 10:41:31 / Interval : 1 ms / 공통반-22

* PRE'과 CLR'이 11일 경우




2021-05-25 10:41:54 / Interval : 1 ms / 공통반-22


4. 실험 2에 사용한 IC의 종류 : Falling-edge Triggered 이유 : 14ms에서와 같이 Clock이 Falling-edge에서 출력값에 변화가 생기기 때문이다.

3) 실험 3


1. 회로도



2. 사진



3. 파형



2021-05-25 11:06:57 / Interval : 1 ms / 공통반-22

4. 실험에 사용한 IC : Rising-edge Triggered,

이유 : Clock이 Rising하는 지점에서 출력값이 변화하기 때문이다.