
Vivado 设计流程


以一个简单的 16 位拨码开关的读和 16 位 LED 灯的输出电路为例,利用 Verilog HDL 语言,在 Vivado 中创建简单的 16 位拨码开关的输入和 16 位 LED 灯的输出电路,将设计下载的 Xilinx 大学计划 ARTIX-7 平台。

一、新建工程

1、打开Vivado, 然后点击创建一个新项目(或者在菜单栏选择File->New Project…), 然后点next。




2、输入工程名称、选择工程存储路径,并勾选Create project subdirectory选项,为工程在指定存储路径下建立独立的文件夹。设置完成后,点击Next。最后,如图,整个项目将在 D:/FPGAprojects/myproject中。




注意:工程名称和存储路径中不能出现中文和空格,建议工程名称以字母、数字、下划线来组成。

3、选择RTL Project一项,并勾选Do not specify sources at this time, 勾选该选项是为了跳过在新建工程的过程中添加设计源文件。点击Next。




4、根据使用的FPGA开发平台,选择对应的FPGA目标器件。Nexys4开发板请选择Artix-7 XC7A100TCSG324-1的器件,即Family和Subfamily均为Artix-7,封装形式(Package)为CSG324,速度等级(Speed grade)为-1,温度等级(Temp Grade)为C)。点击Next。



5、确认相关信息与设计所用的的FPGA器件信息是否一致,一致请点击Finish,不一致,请返回上一步修改。




6、得到如下的空白Vivado工程界面,完成空白工程新建。




设计文件输入

1、点击Flow Navigator下的Project Manager->Add Sources或中间 Sources中的对话框打开设计文件导入添加对话框。




2、选择第二项Add or Create Design Sources,用来添加或新建Verilog或VHDL源文件,点击Next。




注意: 第一项为约束文件, 第三项为仿真文件, 后面会用到。


3、如果有现有的V/VHD文件,可以通过Add Files一项添加。在这里,我们要新建文件,所以选择Create File一项。




4、在Create Source File中输入File Name,点击OK。



5、点击finish




6、在弹出的Define Module中的I/O Port Definition,输入设计模块所需的端口,并设置端口防线,如果端口为总线型,勾选Bus选项,并通过MSB和LSB确定总线宽度(如图定义了一个16位的输入sw,和一个16位的输出端led)。完成后点击OK。



注意:此处也可以不定义端口,直接点击OK,而直接在后面的设计文件中定义输入输出端口。

7、新建的设计文件(此处为sw21ed.v)即存在于Sources中的Design Sources中。双击打开该文件,可以看到该文件只有刚刚定义的一个16 位的输入sw,和一个16位的输出端led,添加相应的设计代码以完成该 模块的设计。




添加完整的模块代码为:

```
module sw21ed(
    input [15:0] sw,
    output [15:0] led
    );
    assign led=sw;
```

endmodule

这个模块很简单,就是将拨码开关的内容赋值给1ed。

- 8、添加约束文件,有两种方法可以添加约束文件,一是可利用Vivado中IO planning功能,二是可以直接新建XDC的约束文件,手动输入约束命令。
- A. 先来看第一种方法,利用IO planning。
 - 1) 点击Flow Navigator中Synthesis中的Run Synthesis, 先对工程进 行综合。




注意:窗口右上方有一个进度条显示当前状态,当处于滚动状态时请等待。




2) 综合完成之后,选择Open Synthesized Design, 打开综合结果。

 ΣS




3) 此时应看到如下界面,如果没出现如下界面,在图示位置的layout 中选择IO planning一项。




4)在右下方的选项卡中切换到I/O ports一栏,并在对应的信号后,输入对应的FPGA管脚标号(或将信号拖拽到右上方Package图中对应的管脚上),并指定I/O std。


注意:具体的FPGA约束管脚和IO电平标准,可查看"Xilinx 大学计划ARTIX-7平台介绍.pdf",《数字逻辑》系列实验管脚电压设置均为LVCMOS33。




5) 完成之后,点击左上方工具栏中的**保存**按钮,工程提示新建XDC文件 或选择工程中已有的XDC文件。在这里,我们要Create a new file, 输入File name,点击OK完成约束过程。




6) 此时,在Sources下Constraints中会找到新建的XDC文件。



- B. 如何利用第二种方法添加约束文件。
 - 1) 点击Add Sources,选择第一项Add or Create Constraints一项, 点击Next。




2) 点击Create File,新建一个XDC文件,输入XDC文件名,点击OK。点击Finish。




3) 双击打开新建好的XDC文件,并按照如下规则,输入相应的FPGA管脚约束信息和电平标准,然后点击保存即可完成。

```
_ 🗆 🗗 ×
 Sources
 🔍 🔀 🖨 🗁 🔠 📗 📳
 ⊡... Design Sources (1)
     - Constraints (1)
     im constrs 1 (1)
          -t:≝ sw2led.xdc (target)
 Hierarchy Libraries Compile Order
     🖧 Sources 🔃 Netlist 🙈 Device Constraints
D:/F.GAprojects/myproject/myproject.srcs/constrs_1/imports/new/sw2led.xdc
    t_property PACKAGE_PIN V11 [get_ports {led[15]}]
   2 set_property IOSTANDARD LVCMOS33 [get_ports {led[15]}]
   3 set_property IOSTANDARD LVCMOS33 [get_ports {led[14]}]
   4 set_property IOSTANDARD LVCMOS33 [get_ports {led[13]}]
5 set_property IOSTANDARD LVCMOS33 [get_ports {led[12]}]
   6 set_property IOSTANDARD LVCMOS33 [get_ports {led[11]}]
   7 set_property IOSTANDARD LVCMOS33 [get_ports {led[10]}]
    8 set_property IOSTANDARD LVCMOS33 [get_ports {led[9]}]
   9 set_property IOSTANDARD LVCMOS33 [get_ports {led[8]}]
10 set_property IOSTANDARD LVCMOS33 [get_ports {led[7]}]
11 set_property IOSTANDARD LVCMOS33 [get_ports {led[6]}]
2 12 set_property IOSIANDARD LVCMOS33 [get_ports {led[5]}]
   13 set_property IOSTANDARD LVCMOS33 [get_ports {led[4]}]
14 set_property IOSTANDARD LVCMOS33 [get_ports {led[3]}]
   15 set_property IOSTANDARD LVCMOS33 [get_ports {led[2]}]
   16 set_property IOSTANDARD LVCMOS33 [get_ports {led[1]}]
   17 set_property IOSTANDARD LVCMOS33 [get_ports {led[0]}]
   18 set_property PACKAGE_PIN V12 [get_ports {led[14]}]
   19 set_property PACKAGE_PIN V14 [get_ports {led[13]}]
   20 set_property PACKAGE_PIN V15 [get_ports {led[12]}]
   21 set_property PACKAGE_PIN V14 [get_ports {led[10]}]
   22 set_property PACKAGE_PIN I16 [get_ports {led[11]}]
   23 set_property PACKAGE_PIN I15 [get_ports {led[9]}]
   24 set_property PACKAGE_PIN V16 [get_ports {led[8]}]
   25 set_property PACKAGE_PIN V16 [get_ports {led[7]}]
   26 set_property PACKAGE_PIN U17 [get_ports {led[6]}]
   27 set_property PACKAGE_PIN V17 [get_ports {led[5]}]
   28 set_property PACKAGE_PIN R18 [get_ports {led[4]}]
   29 set_property PACKAGE_PIN N14 [get_ports {led[3]}]
   30 set_property PACKAGE_PIN J13 [get_ports {led[2]}]
   31 set_property PACKAGE_PIN K15 [get_ports {led[1]}]
   32 set_property PACKAGE_PIN H17 [get_ports {led[0]}]
   33 set property TOSTANDARD LVCMOS33 [set ports {sw[15]}]
```

1、在Flow Navigator中点击Program and Debug下的Generate Bitstream 选项,工程会自动完成综合、实现、Bit文件生成过程,完成之后,可点击Open Implemented Design来查看工程实现结果。



2、点击Flow Navigator中Open Hardware Manager一项,进入硬件编程管理界面。



3、在提示的信息中,选择Open a new hardware target (或在Flow Navigator中展开Hardware Manager, 点击Open New Target)。



Hardware Manager - unconnected

I No hardware target is open. Open target


Hardware

Recent Targets


I set

4、在弹出的Open hardware target向导中,先点击Next,进入Server选择向导。


Open New Target




5、保持默认的Server name为localhost,**连接好板卡的PROG端口,并上电**。点击Next。注意:此时,电脑上不要使用其他USB设备以防查找硬件出错。如出错了,只有重启软件,或者重启电脑(软件的BUG。。。)




6、依次点击Next、Finish完成新建Hardware Target。






7、此时,Hardware一栏中出现硬件平台上可编程的器件。在对应的FPGA器件上右击,选择Program Device,或在Flow Navigator下的Hardware Manager中点击Program Device一项。



8、指定所需的bit文件(系统默认已存在该工程的bit文件,如不需更改, 点击Prgram)。



9、设计完成,即可观察开发板运行情况。