### 多路选择器

```
一.实验内容
1.做一个4选1的多路选择器,并进行波形仿真。
2.将4选1多路选择器同2选1多路选择器对比,观察资源消耗的变化。
二.实验步骤
3.编写 Verilog HDL 代码
具体代码如下:
// module top, 选择器 (mux) 的代码,
module top(
 IN0
        , // input 1
         , // input 2
 IN1
 IN2
         , // input 3
         , // input 4
 IN3
         , // select
 SEL
 OUT
         ); // out data
input [15:0] IN0, IN1, IN2, IN3;// 选择器的输入数据信号
                     // 通道选通的控制信号
input [1:0] SEL;
output[15:0] OUT; // 选择器的输入数据信号
    [15:0] OUT;
reg
// 生成组合逻辑的代码
always @ (INO or IN1 or IN2 or IN3 or SEL) begin
 if(SEL==0) // SEL 为 0 选择输入 0
   OUT = IN0:
 else if(SEL==1) // SEL 为 1 选择输入 1
   OUT = IN1;
 else if(SEL==2) // SEL 为 2 选择输入 2
   OUT = IN2;
 else if(SEL==3) // SEL 为 3 选择输入 3
   OUT = IN3:
end
endmodule
// endmodule top
查看多路选择器的 RTL 结构
8.两种多路选择器的资源消耗对比
 2选1多路选择器:
 4选1多路选择器:
 可见 4 选 1 多路选择器相比 2 选 1 多路选择器消耗更大的硬件资源。
```

### 交叉开关

一.实验内容 1.编写一个 4X4 路交叉开关的 Verilog 代码,然后编译,进行波形仿真。 2.观察 RTL View, 比较 2x2 路交叉开关与 4x4 路交叉开关之间消耗资源的区别。 二.实验步骤 1.编写 Verilog HDL 代码 // module top, a 4x4 crossbar switch circuit module top( IN0 // input 1 IN1 // input 2 IN2 // input 3 IN3 , // input 4 SEL0 , // select the output0 source SEL1 , // select the output1 source , // select the output2 source SEL2 , // select the output3 source SEL3 OUT0 , // output data 0 OUT1 , // output data 1 OUT2 // output data 2 OUT3 ); // output data 3 input [15:0] IN0, IN1, IN2, IN3; input [1:0] SELO, SEL1, SEL2, SEL3; output[15:0] OUT0, OUT1, OUT2, OUT3; [15:0] OUT0, OUT1, OUT2, OUT3; // get the OUT0 always @ (IN0 or IN1 or IN2 or IN3 or SEL0) begin if(SEL0==0)OUT0 = IN0;else if(SEL0==1) OUT0 = IN1;else if(SEL0==2) OUT0 = IN2;else if(SEL0==3) OUT0 = IN3;end // get the OUT1 always @ (IN0 or IN1 or IN2 or IN3 or SEL1) begin if(SEL1==0)OUT1 = IN0;else if(SEL1==1) OUT1 = IN1;else if(SEL1==2) OUT1 = IN2;

else if(SEL1==3)

```
OUT1 = IN3;
end
// get the OUT2
always @ (IN0 or IN1 or IN2 or IN3 or SEL2) begin
 if(SEL2==0)
   OUT2 = IN0;
 else if(SEL2==1)
   OUT2 = IN1;
 else if(SEL2==2)
   OUT2 = IN2;
 else if(SEL2==3)
   OUT2 = IN3;
end
// get the OUT3
always @ (IN0 or IN1 or IN2 or IN3 or SEL3) begin
 if(SEL3==0)
   OUT3 = IN0;
 else if(SEL3==1)
   OUT3 = IN1;
 else if(SEL3==2)
   OUT3 = IN2;
 else if(SEL3==3)
   OUT3 = IN3;
end
endmodule
// endmodule top
4.查看 2×2 交叉开关的 RTL 结构
5.两种交叉开关的资源消耗对比
 2×2 交叉开关的资源消耗:
 4×4 交叉开关的资源消耗:
  可见, 4×4 交叉开关的逻辑单元消耗是 2×2 交叉开关的 4倍。
```

### 优先编码器

```
一.实验内容
1.编写一个8输入的优先编码器,然后编译,查看RTL View。
二.实验步骤
1.编写 Verilog HDL 代码
// module top, 8 input priority encoder with zero input check
module top(
         , // input
 IN
           ); // output
 OUT
input [7:0] IN;
output[3:0] OUT;
reg [3:0] OUT;
// get the OUT
always @ (IN) begin
  if(IN[7])
          // 第一优先级
    OUT = 4'b111;
  else if(IN[6]) // 第二优先级
    OUT = 4'b110;
  else if(IN[5]) // 第三优先级
    OUT = 4'b101;
  else if(IN[4]) // 第四优先级
    OUT = 4'b100;
  else if(IN[3]) // 第五优先级
    OUT = 4'b011;
  else if(IN[2]) // 第六优先级
    OUT = 4'b010;
  else if(IN[1]) // 第七优先级
    OUT = 4'b001;
  else if(IN[0]) // 第八优先级
    OUT = 4'b000:
                // 什么都没有检测到
    OUT = 4'b1111; // 输出值可自定义, 不和上面的输出值混淆即可
end
endmodule
3.杳看 RTL View
```

### 多路译码器

```
一.实验内容
1.编写一个4-16的译码器,编译,仿真。
2.查看 RTL View, 并和 3-8 译码器对比资源开销。
二.实验步骤
1.编写 Verilog HDL 代码
// module top, 4-16 decoder
module top(
 IN
           , // input
 OUT
            ); // output
input [3:0] IN;
output[15:0] OUT;
reg
    [15:0] OUT;
// get the OUT
always @ (IN) begin
 case(IN)
   4'b0000: OUT = 16'b0000_0000_0000_0001;
   4'b0001: OUT = 16'b0000_0000_0000_0010;
   4'b0010: OUT = 16'b0000_0000_0000_0100;
   4'b0011: OUT = 16'b0000_0000_0000_1000;
   4'b0100: OUT = 16'b0000_0000_0001_0000;
   4'b0101: OUT = 16'b0000_0000_0010_0000;
   4'b0110: OUT = 16'b0000_0000_0100_0000;
   4'b0111: OUT = 16'b0000_0000_1000_0000;
   4'b1000: OUT = 16'b0000_0001_0000_0000;
   4'b1001: OUT = 16'b0000_0010_0000_0000;
   4'b1010: OUT = 16'b0000_0100_0000_0000;
   4'b1011: OUT = 16'b0000 1000 0000 0000;
   4'b1100: OUT = 16'b0001_0000_0000_0000;
   4'b1101: OUT = 16'b0010_0000_0000_0000;
   4'b1110: OUT = 16'b0100_0000_0000_0000;
   4'b1111: OUT = 16'b1000_0000_0000_0000;
   // full case 不需要写 default, 否则一定要有 default
 endcase
end
endmodule
3.查看 RTL View
 4-16 译码器:
 3-8 译码器:
4.对比资源开销
 3-8 译码器:
 4-16 译码器:
 4-16 译码器的资源消耗约为 3-8 译码器的 2 倍。
```

### 加法器

无符号加法器

- 一.实验内容
- 1.把加法器的输入信号和输出信号都改成 4 比特位宽, 编译, 波形仿真。观察输出结果, 说 出输出和输入的对应关系。
- 2.把加法器的输入信号改成8比特位宽,编译,波形仿真。观察加法器的输出延迟,和4比 特输入位宽的情况对比。

```
二.实验步骤
1.编写 Verilog HDL 代码
module top(
 IN1
 IN2
 OUT
      );
input[3:0] IN1, IN2;
output[3:0] OUT;
reg[3:0] OUT;
always@(IN1 or IN2) begin // 生成组合逻辑的 always 块
 OUT = IN1 + IN2;
end
endmodule
3.输入信号为 8 位宽的加法器的 Verilog HDL 代码
module top(
 IN1
 IN2
 OUT );
input[7:0] IN1, IN2;
output[8:0] OUT;
reg[8:0] OUT;
always@(IN1 or IN2) begin // 生成组合逻辑的 always 块
 OUT = IN1 + IN2:
end
```

4.8 位宽加法器仿真波形

endmodule

从以上两张波形图可以看出 4 位宽加法器和 8 位宽加法器的输出延迟差别不大,基本都在 8ns 左右。

### 补码加法器

- 一.实验内容
- 1.把加法器的输出信号改成 4 比特位宽,编译,波形仿真。观察输出结果,观察输出结果在什么时候是正确的?
- 2. 把加法器的输入信号改成 8 比特位宽,编译,波形仿真。观察加法器的输出延迟,和 4 比特输入位宽的情况对比。
- 二.实验步骤
- 1.编写 4 比特位宽输出加法器的 Verilog HDL 代码

2.仿真结果波形

4.仿真结果波形

从仿真结果可知, 当两个输入信号的和大于 7 或小于-8 时计算结果会出错, 这是由于次高位进位使得符号位变化导致的。

3.编写 8 比特位宽输出加法器的 Verilog HDL 代码

```
module top(
    IN1 ,
    IN2 ,
    OUT );
input signed [7:0] IN1, IN2;
output signed [8:0] OUT;
reg signed [8:0] OUT;
always@(IN1 or IN2) begin // 生成组合逻辑的 always 块
    OUT = IN1 + IN2;
end
endmodule
```

由仿真波形可知, 4 位补码加法器和 8 位补码加法器的延迟时间相差不多, 基本都是 8ns。

### 带流水线的加法器

in1 d2R <= in1 d1R;  $in2_d1R \le IN2;$ 

一.实验内容

1.不改变流水线的级数, 把加法器的输入信号改成 8 比特位宽, 编译, 波形仿真, 和不带流 水线的情况对比一下, 你有什么结论?

2.在8比特输入位宽的情况下,在输入上再添加一级流水线,观察编译和仿真的结果,你有

```
什么结论?
二.实验步骤
1.编写 8 位输入带一级流水线的加法器的 Verilog HDL 代码
module top(
 IN1
 IN2
 CLK
 OUT );
input [7:0] IN1, IN2;
input CLK;
output [8:0] OUT;
reg [7:0] in1_d1R, in2_d1R;
reg [8:0] adder_out, OUT;
always@(posedge CLK) begin // 生成 D 触发器的 always 块
 in1_d1R \le IN1;
 in 2 d1R \le IN2;
 OUT
         <= adder out;
end
always@(in1_d1R or in2_d1R) begin // 生成组合逻辑的 always 块
 adder_out = in1_d1R + in2_d1R;
end
endmodule
2.仿真结果波形
带有流水线的加法器相较于没有流水线的加法器拥有更短的毛刺,但输出延时更长。
4.编写 8 位输入带两级级流水线的加法器的 Verilog HDL 代码
module top(
 IN1
 IN2
 CLK
 OUT );
input [7:0] IN1, IN2;
input CLK;
output [8:0] OUT;
reg [7:0] in1_d1R, in2_d1R, in1_d2R, in2_d2R;
reg [8:0] adder_out, OUT;
always@(posedge CLK) begin // 生成 D 触发器的 always 块
 in1_d1R \le IN1;
```

```
in2_d2R <= in2_d1R;
OUT <= adder_out;
end
always@(in1_d2R or in2_d2R) begin // 生成组合逻辑的 always 块
adder_out = in1_d2R + in2_d2R;
end
endmodule
5.仿真结果波形
增加一级流水线后使得毛刺的时间长度进一步减小,但是输出延迟变得更大。
```

### 乘法器

- 一.实验内容
- 1.改变乘法器的输入位宽为8比特,编译,波形仿真,观察信号毛刺的时间长度。
- 2.选一款没有硬件乘法器的 FPGA 芯片 (例如 Cyclone EP1C6) 对比 8 比特的乘法器和加法器两者编译之后的资源开销(Logic Cell 的数目)
- 3.编写一个输入和输出都有 D 触发器的流水线乘法器代码, 编译后波形仿真, 观察组合逻辑延迟和毛刺的时间, 和不带流水线的情况下对比。
- 二.实验步骤

```
1.编写 8 位输入的乘法器的 Verilog HDL 代码
module top(
 IN1
 IN2
 OUT
     );
input signed[7:0] IN1, IN2;
output signed [15:0] OUT;
reg signed[15:0] OUT;
always@(IN1 or IN2) begin // 生成组合逻辑的 always 块
 OUT = IN1 * IN2;
end
endmodule
3.没有硬件乘法器的 FPGA 芯片的 8 比特加法器和乘法器的资源开销对比
加法器资源开销:
乘法器硬件开销:
由上图可见, 乘法器相较加法器更加消耗资源。
4.输入和输出都有 D 触发器的流水线乘法器的 Verilog HDL 代码
module top(
 IN1
 IN2
 CLK
 OUT
     );
input signed[7:0] IN1, IN2;
input CLK;
output signed [15:0] OUT;
reg signed[15:0] OUT;
reg signed[7:0] in1 d1R, in2 d1R;
reg signed[15:0] mul_out;
always@(posedge CLK) begin // 生成 D 触发器的 always 块
 in1_d1R \le IN1;
 in2_d1R \le IN2;
 OUT
        <= mul out;
end
```

always@(in1\_d1R or in2\_d1R) begin // 生成组合逻辑的 always 块

mul\_out = in1\_d1R \* in2\_d1R;

end

endmodule

5.仿真结果波形

有仿真波形可得: 带有流水线的乘法器的组合逻辑延迟和毛刺的时间约为 2ns, 相比不带流水线的乘法器要减少了一半。

计数器 一.实验内容 1.设计一个最简单的计数器,只有一个 CLK 输入和一个 Overflow 输出,当计数到最大值的 时钟周期 CLK 输出 1 2.设计复杂的计数器, 和本例相似, 带有多种信号, 其中同步清零 CLR 的优先级最高, 使能 EN 次之, LOAD 最低。 二.实验步骤 1.编写简单计数器的 Verilog HDL 代码 module top( , // 时钟, 上升沿有效 CLK OV );// 计数溢出信号, 计数值为最大值时该信号为1 input CLK; output OV; reg OV; reg [3:0] CNTVAL, cnt next; // 电路编译参数, 最大计数值 parameter CNT\_MAX\_VAL = 9; // 组合逻辑, 生成 cnt\_next always @(CNTVAL) begin if(CNTVAL < CNT\_MAX\_VAL) begin // 未计数到最大值, 下一值加 1 cnt next = CNTVAL + 1'b1;end else begin // 计数到最大值,下一计数值为 0  $cnt_next = 0;$ end end // 时序逻辑 更新下一时钟周期的计数值 // CNTVAL 会被编译为 D 触发器 always @ (posedge CLK) begin CNTVAL <= cnt next; end // 组合逻辑, 生成 OV always @ (CNTVAL) begin if(CNTVAL == CNT\_MAX\_VAL) OV = 1; else OV = 0: end endmodule

3.编写复杂计数器的 Verilog HDL 代码

如波形图所示, 当经过 9 个周期的时钟信号后 OV 端口输出一个高电平的溢出信号。

2.仿真结果波形

```
module top(
 RST
     ,// 异步复位, 高有效
 CLK , // 时钟, 上升沿有效
 EN , // 输入的计数使能, 高有效
 CLR , // 输入的清零信号, 高有效
 LOAD , // 输入的数据加载使能信号, 高有效
 DATA , // 输入的加载数据信号
 CNTVAL, // 输出的计数值信号
      ):// 计数溢出信号. 计数值为最大值时该信号为 1
input RST , CLK , EN , CLR , LOAD ;
input [3:0] DATA;
output [3:0] CNTVAL;
output OV;
reg [3:0] CNTVAL, cnt_next;
reg OV;
// 电路编译参数, 最大计数值
parameter CNT_MAX_VAL = 9;
// 组合逻辑, 生成 cnt_next
// 1st clr ,2nd en , 3rd load
always @(EN or CLR or LOAD or DATA or CNTVAL) begin
 if(CLR) begin // 清零有效
   cnt_next = 0;
 end
 else begin // 清零无效
   if(EN) begin // 使能有效
     if(LOAD) begin // 加载有效
      cnt next = DATA;
     end
               // 加载无效, 正常计数
     else begin
      // 使能有效, 清零和加载都无效, 根据当前计数值计算下一值
      if(CNTVAL < CNT_MAX_VAL) begin // 未计数到最大值, 下一值加 1
        cnt_next = CNTVAL + 1'b1;
      else begin // 计数到最大值,下一计数值为 0
        cnt_next = 0;
      end
     end // else LOAD
   end // EN
   else begin // 使能无效, 计数值保持不动
     cnt next = CNTVAL:
   end // else EN
 end //else CLR
end
// 时序逻辑 更新下一时钟周期的计数值
```

```
// CNTVAL 会被编译为 D 触发器
always @ (posedge CLK or posedge RST) begin
 if(RST)
   CNTVAL <= 0;
 else
   CNTVAL <= cnt_next;</pre>
end
// 组合逻辑, 生成 OV
always @ (CNTVAL) begin
 if(CNTVAL == CNT_MAX_VAL)
   OV = 1;
 else
   OV = 0;
end
endmodule
4.仿真结果波形
由仿真结果可知,计数器按照同步清零 CLR 的优先级最高,使能 EN 次之,LOAD 最低的设
置工作。
```

### 状态机

- 一.实验内容
- 1.设计一个用于识别 2 进制序列"1011"的状态机

电路每个时钟周期输入1比特数据, 当捕获到1011的时钟周期, 电路输出1, 否则输出0 使用序列 101011010 作为输出的测试序列

### 扩展要求:

给你的电路添加输入使能端口,只有输入使能 EN 为 1 的时钟周期,才从输入的数据端口向 内部获取1比特序列数据。

### 二.实验步骤

```
1.绘制状态跳转逻辑表
当前状态 IN EN 次态
ST_00 0 ST_0
ST_00 1 ST_0
ST_01 0 ST_0
    1 ST_0
ST 01
ST_10 0 ST_1
ST_10 1 ST_2
ST_11
    0 ST_1
ST_11
    1 ST_1
ST 20
     0 ST_2
ST 20
     1 ST_0
ST_21
    0 ST_2
ST_21
     1 ST_3
ST_30 0 ST_3
ST_30 1 ST_2
ST_31 0 ST_3
ST 31 1 ST 4
ST_4X X ST_0
```

2.绘制输出逻辑表

当前状态 输出

ST\_00

ST 10

ST\_20

ST\_30

ST 41

### 3.编写 Verilog HDL 代码

### module top(

```
, // clock
CLK
RST
        , // reset
IN
         , // input
         , // EN
EN
OUT
        ); // output
```

```
input CLK
input RST
input EN
input IN
output OUT
parameter ST_0 = 0;
parameter ST_1 = 1;
parameter ST_2 = 2;
parameter ST_3 = 3;
parameter ST_4 = 4;
reg [2:0]stateR
reg [2:0]next_state
reg OUT
// calc next state
always @ (IN or EN or stateR) begin
  case (stateR)
    ST_0 :begin if(IN==0&&EN==0) next_state = ST_0; else if(IN==0&&EN==1) next_state
= ST_0; else if(IN==1&&EN==0) next state = ST_0; else if(IN==1&&EN==1) next state =
ST_1; end
    ST_1: begin if(IN==0&&EN==0) next_state = ST_1; else if(IN==0&&EN==1) next_state
= ST_2; else if(IN==1&&EN==0) next_state = ST_1; else if(IN==1&&EN==1) next_state =
ST_1; end
    ST_2 :begin if(IN==0&&EN==0) next_state = ST_2; else if(IN==0&&EN==1) next_state
= ST_0; else if(IN==1&&EN==0) next_state = ST_2; else if(IN==1&&EN==1) next_state =
ST_3; end
    ST_3 :begin if(IN==0&&EN==0) next_state = ST_3 ; else if(IN==0&&EN==1) next_state
= ST_2; else if(IN==1&&EN==0) next_state = ST_3; else if(IN==1&&EN==1) next_state =
ST 4; end
    ST_4 :begin next_state = ST_0; end
  endcase
end
// calc output
always @ (stateR) begin
  if(stateR == ST_4)
    OUT = 1'b1;
  else
    OUT = 1'b0;
end
// state DFF
always @ (posedge CLK or posedge RST)begin
  if(RST)
    stateR <= ST_0;
  else
    stateR <= next_state;
```

end endmodule

### 移位寄存器

一.实验内容

设计一个带加载使能和移位使能的并入串出的移位寄存器, 电路的 RTL 结构图如下图图所

二.实验步骤

1.编写移位寄存器代码

```
module top(
 CLK
       .//时钟信号
RST
      , //复位信号输入
       , //加载输入数据使能
 EN LOAD
EN SHIFT
       , //移位使能
       , //并行输入数据
IN
\mathsf{OV}
       , //一组数据完全移出提示
```

OUT );//穿行输出 input RST, CLK, EN LOAD, EN SHIFT; input [7:0] IN;

output OUT, OV; reg shift\_R,OV; reg [7:0] shift\_V; reg [3:0] n;//移位次数计数

assign OUT = shift\_R;//最右端移出数据 always @ (posedge CLK or posedge RST) begin

if(RST) begin  $shift_R \le 0;$ 

 $shift_V \le 0$ ; n <= 0; end

else begin if(EN\_SHIFT) begin

> if(EN\_LOAD) begin shift\_V <= IN;并行输入载入 end

else begin shift\_R <= shift\_V[0];</pre>  $shift_V[6:0] \le shift_V[7:1];$ shift\_V[7] <= 0;//一次移位完成 n <= n + 1;//移位次数+1

end end

else begin

shift\_R <= shift\_R;//未使能移位, 保持不动

end end

```
end
always@(n) begin
if(n==8) //当移完一组(8bit)数据后OV端口输出1提示
OV = 1;
else
OV = 0;
end
endmodule
```

### 时钟分频器

一.实验内容 设计一个偶分频器(奇分频器) 1.偶分频模块设计


偶分频意思是时钟模块设计最为简单。首先得到分频系数 M 和计数器值 N。

M = 时钟输入频率 / 时钟输出频率

N = M/2

如输入时钟为 50M,输出时钟为 25M,则 M=2,N=1。偶分频则意味着 M 为偶数。

以 M=4, N=2 为例



因此只需要将 counter 以 clk\_in 为时钟驱动计数,当 counter = (N-1)时,clk\_out 翻转即可。

verilog 代码如下,其中 WIDTH 为(N 的位宽-1):

```
module time_adv_even #(
parameter N = 2,
    WIDTH = 7
)
    input clk,
    input rst,
    output reg clk_out
    );
reg [WIDTH:0]counter;
always @(posedge clk or posedge rst) begin
    if (rst) begin
         // reset
         counter \leq 0;
    end
    else if (counter == N-1) begin
         counter \leq = 0;
    end
```

### endmodule

testbench 测试 8 分频即 N=4, ISE 仿真结果如下:




### 2.奇分频模块设计

奇分频需要通过两个时钟共同得到。首先得到分频系数 M 和计数器值 N。

M = 时钟输入频率 / 时钟输出频率


N = (M-1)/2

如输入时钟为 50M,输出时钟为 10M,则 M=5,N=2。奇分频则意味着 M 为奇数。以 M=5,N=2 为例,我们希望得到的输出时钟时序如下:



```
其中 clk_out 为最终输出时钟, clk_out1 和 clk_out2 为辅助时钟生成。
计数器 counter 由 0 技术至(M-1)。
clk_out1 在在 clk_in 的上升延跳变,条件是 counter==(N-1)或(M-1)。
clk_out2 在在 clk_in 的下降延跳变,条件是 counter==(N-1)或(M-1)。
之后 clk_out = clk_out1 & clk_out2 即可得到 M 分频的时钟。
verilog 代码如下,其中 WIDTH 为(N 的位宽-1):
module time_adv_odd #(
parameter N = 2,
   WIDTH = 7
     )(
    input clk,
    input rst,
    output clk_out
    );
reg [WIDTH:0]counter;
always @(posedge clk or posedge rst) begin
    if (rst) begin
        // reset
        counter \leq = 0;
    end
    else if (counter == (N << 1)) begin
        counter <= 0;
    end
    else begin
        counter <= counter + 1;</pre>
    end
end
reg clk_out1;
always @(posedge clk or posedge rst) begin
    if (rst) begin
        // reset
        clk_out1 <= 0;
   end
    else if (counter == N-1) begin
        clk_out1 <= !clk_out1;
```

```
end
    else if (counter == (N << 1)) begin
        clk_out1 <= !clk_out1;
    end
end
reg clk_out2;
always @(negedge clk or posedge rst) begin
    if (rst) begin
        // reset
        clk_out2 <= 0;
    end
    else if (counter == N-1) begin
        clk_out2 <= !clk_out2;
    end
    else if (counter == (N << 1)) begin
        clk_out2 <= !clk_out2;
    end
end
assign clk_out = clk_out1 & clk_out2;
endmodule
testbench 测试 9 分频即 N=4, ISE 仿真结果如下:
```



## FIFO 器件实现:

# 同步 FIFO 的 Verilog 代码 之一

```
在 modlesim 中验证过。
/****************
A fifo controller verilog description.
******************************
module fifo(datain, rd, wr, rst, clk, dataout, full, empty);
input [7:0] datain;
input rd, wr, rst, clk;
output [7:0] dataout;
output full, empty;
wire [7:0] dataout;
reg full_in, empty_in;
reg [7:0] mem [15:0];
reg [3:0] rp, wp;
assign full = full in;
assign empty = empty in;
// memory read out
assign dataout = mem[rp];
// memory write in
always@(posedge clk) begin
  if(wr && ~full in) mem[wp] <= datain;
```

```
end
// memory write pointer increment
always@(posedge clk or negedge rst) begin
  if(!rst) wp<=0;
  else begin
    if(wr && \simfull in) wp<= wp+1'b1;
   end
end
// memory read pointer increment
always@(posedge clk or negedge rst)begin
  if(!rst) rp \leq 0;
   else begin
    if(rd && ~empty in) rp <= rp + 1'b1;
   end
end
// Full signal generate
always@(posedge clk or negedge rst) begin
  if(!rst) full in \leq 1'b0;
  else begin
    if( (\ rd \&\& wr)\&\&((wp==rp-1)||(rp==4'h0\&\&wp==4'hf)))
      full in <= 1'b1;
    else if(full in && rd) full in <= 1'b0;
```

```
end
end
// Empty signal generate
always@(posedge clk or negedge rst) begin
  if(!rst) empty in \leq 1'b1;
  else begin
   if((rd\&\&\sim wr)\&\&(rp==wp-1 || (rp==4'hf\&\&wp==4'h0)))
     empty in <= 1'b1;
   else if(empty in && wr) empty in <= 1'b0;
  end
end
endmodule
同步 FIFO 的 Verilog 代码 之二
这一种设计的 FIFO, 是基于触发器的。宽度,深度的扩展更加方便,
结构化跟强。以下代码在 modelsim 中验证过。
module fifo cell (sys clk, sys rst n, read fifo, write fifo,
fifo input data,
              next cell data, next cell full, last cell full,
cell_data_out, cell_full);
              parameter WIDTH =8;
```

parameter D = 2;

```
input sys rst n;
                input read fifo, write fifo;
                input [WIDTH-1:0] fifo input data;
                input [WIDTH-1:0] next cell data;
                input next cell full, last cell full;
                output [WIDTH-1:0] cell_data_out;
                output cell full;
                reg [WIDTH-1:0] cell data reg array;
                reg [WIDTH-1:0] cell_data_ld;
                reg cell data ld en;
                reg cell full;
                reg cell full next;
                assign cell data out=cell data reg array;
                always @(posedge sys_clk or negedge sys_rst_n)
                  if (!sys rst n)
                    cell full <= #D 0;
                  else if (read fifo || write fifo)
                    cell full <= #D cell full next;
                always @(write_fifo or read_fifo or next_cell_full
or last cell full or cell full)
                  casex ({read fifo, write fifo})
```

input sys clk;

```
2'b00: cell full next = cell full;
                     2'b01: cell full next = next cell full;
                     2'b10: cell_full_next = last_cell_full;
                     2'b11: cell full next = cell full;
                  endcase
                 always @(posedge sys clk or negedge sys rst n)
                    if (!sys rst n)
                      cell data reg array [WIDTH-1:0] <= #D 0;
                    else if (cell data ld en)
                      cell data reg array [WIDTH-1:0] <= #D
cell data Id [WIDTH-1:0];
                 always @(write fifo or read fifo or cell full or
last cell full)
                    casex
({write fifo,read fifo,cell full,last cell full})
                       4'bx1 xx: cell data ld en = 1'b1;
                       4'b10 01: cell data ld en = 1'b1;
                       default: cell data ld en =1'b0;
                    endcase
                 always @(write fifo or read fifo or next cell full
or cell full or last cell full or fifo input data or next cell data)
                    casex ({write_fifo, read_fifo, next_cell_full,
```

```
cell full, last cell full))
                     5'b10 x01: cell data ld[WIDTH-1:0] =
fifo input data[WIDTH-1:0];
                     5'b11 01x: cell data ld[WIDTH-1:0] =
fifo input data[WIDTH-1:0];
                     default: cell data ld[WIDTH-1:0] =
next cell data[WIDTH-1:0];
                   endcase
endmodule
module fifo 4cell(sys clk, sys rst n, fifo input data, write fifo,
fifo out data,
            read fifo, full cell0, full cell1, full cell2, full cell3);
            parameter WIDTH = 8;
            parameter D = 2;
            input sys clk;
            input sys rst n;
            input [WIDTH-1:0] fifo input data;
            output [WIDTH-1:0] fifo out data;
            input read fifo, write fifo;
            output full cell0, full cell1, full cell2, full cell3;
            wire [WIDTH-1:0] dara out cell0, data out cell1,
```

```
data out cell2,
```

```
data out cell3, data out cell4;
wire full cell4;
fifo cell #(WIDTH,D) cell0
(.sys clk (sys clk),
 .sys rst n (sys rst n),
 .fifo_input_data (fifo_input_data[WIDTH-1:0]),
 .write fifo (write fifo),
 .next cell data (data out cell1[WIDTH-1:0]),
 .next cell full (full cell1),
 .last cell full (1'b1),
 .cell data out (fifo out data [WIDTH-1:0]),
 .read_fifo (read_fifo),
 .cell full (full cell0)
);
fifo cell #(WIDTH,D) cell1
(.sys clk (sys clk),
 .sys_rst_n (sys_rst_n),
 .fifo input data (fifo input data[WIDTH-1:0]),
 .write_fifo (write_fifo),
 .next cell data (data out cell2[WIDTH-1:0]),
 .next cell full (full cell2),
```

```
.last cell full (full cell0),
 .cell data out (data out cell1[WIDTH-1:0]),
 .read fifo (read fifo),
 .cell full (full cell1)
);
fifo cell #(WIDTH,D) cell2
(.sys_clk (sys_clk),
 .sys_rst_n (sys_rst_n),
 .fifo input data (fifo input data[WIDTH-1:0]),
 .write fifo (write fifo),
 .next cell data (data out cell3[WIDTH-1:0]),
 .next cell full (full cell3),
 .last_cell_full (full_cell1),
 .cell data out (data out cell2[WIDTH-1:0]),
 .read_fifo (read_fifo),
 .cell_full (full_cell2)
);
fifo cell #(WIDTH,D) cell3
(.sys clk (sys clk),
 .sys_rst_n (sys_rst_n),
 .fifo_input_data (fifo_input_data[WIDTH-1:0]),
 .write fifo (write fifo),
```

```
.next_cell_data (data_out_cell4[WIDTH-1:0]),
.next_cell_full (full_cell4),
.last_cell_full (full_cell2),
.cell_data_out (data_out_cell3[WIDTH-1:0]),
.read_fifo (read_fifo),
.cell_full (full_cell3)
);
assign data_out_cell4[WIDTH-1:0] = {WIDTH{1'B0}};
assign full_cell4 = 1'b0;
```

endmodule

.....

## 异步 FIFO 的 Verilog 代码 之一

这个是基于 RAM 的异步 FIFO 代码,个人认为代码结构简单易懂,非常适合于考试中填写。记得 10 月份参加威盛的笔试的时候,就考过异步 FIFO 的实现。想当初要是早点复习,可能就可以通过威盛的笔试了。

与之前的用 RAM 实现的同步 FIFO 的程序相比,异步更为复杂。增加了读写控制信号的跨时钟域的同步。此外,判空与判满的也稍有不同。

module fifo1(rdata, wfull, rempty, wdata, winc, wclk, wrst\_n,rinc,
rclk, rrst\_n);

parameter DSIZE = 8; parameter ASIZE = 4;

```
output [DSIZE-1:0] rdata;
output wfull;
output rempty;
input [DSIZE-1:0] wdata;
input winc, wclk, wrst n;
input rinc, rclk, rrst n;
reg wfull,rempty;
reg [ASIZE:0] wptr, rptr, wq2 rptr, rq2 wptr, wq1 rptr,rq1 wptr;
reg [ASIZE:0] rbin, wbin;
reg [DSIZE-1:0] mem[0:(1<<ASIZE)-1];
wire [ASIZE-1:0] waddr, raddr;
wire [ASIZE:0] rgraynext, rbinnext, wgraynext, wbinnext;
wire rempty val, wfull val;
assign rdata=mem[raddr];
always@(posedge wclk)
if (winc && !wfull) mem[waddr] <= wdata;
always @(posedge wclk or negedge wrst n)
if (!wrst n) \{wq2 rptr, wq1 rptr\} <= 0;
else {wq2 rptr,wq1 rptr} <= {wq1 rptr,rptr};
//------同步 wptr 指针------
```

```
always @(posedge rclk or negedge rrst_n)
if (!rrst n) \{rq2 wptr, rq1 wptr\} <= 0;
else {rq2 wptr,rq1 wptr} <= {rq1 wptr,wptr};
//----rempty 产生与 raddr 产生------
always @(posedge rclk or negedge rrst n) // GRAYSTYLE2
pointer
begin
if (!rrst n) \{rbin, rptr\} <= 0;
else {rbin, rptr} <= {rbinnext, rgraynext};</pre>
end
// Memory read-address pointer (okay to use binary to address
memory)
assign raddr = rbin[ASIZE-1:0];
assign rbinnext = rbin + (rinc & ~rempty);
assign rgraynext = (rbinnext>>1) ^ rbinnext;
// FIFO empty when the next rptr == synchronized wptr or on
reset
assign rempty val = (rgraynext == rg2 wptr);
always @(posedge rclk or negedge rrst n)
begin
if (!rrst n) rempty <= 1'b1;
else rempty <= rempty val;
```

```
end
//-----wfull 产生与 waddr 产生------
always @(posedge wclk or negedge wrst n) // GRAYSTYLE2
pointer
if (!wrst n) \{wbin, wptr\} <= 0;
else {wbin, wptr} <= {wbinnext, wgraynext};</pre>
// Memory write-address pointer (okay to use binary to address
memory)
assign waddr = wbin[ASIZE-1:0];
assign wbinnext = wbin + (winc & ~wfull);
assign wgraynext = (wbinnext>>1) ^ wbinnext;
assign wfull val = (wgraynext=={~wq2 rptr[ASIZE:ASIZE-1],
wq2 rptr[ASIZE-2:0]}); //:ASIZE-1]
always @(posedge wclk or negedge wrst n)
if (!wrst n) wfull \leq 1'b0;
else wfull <= wfull val;
endmodule
```

## 异步 FIFO 的 Verilog 代码 之二

与前一段异步 FIFO 代码的主要区别在于,空/满状态标志的不同算法。

第一个算法: Clifford E. Cummings 的文章中提到的 STYLE #1,构造一个指针宽度为 N+1,深度为 2^N 字节的 FIFO (为便方比较将格雷码指针转换为二进制指针)。当指针的二进制码中最高位不一致而其它 N 位都 相等时,FIFO 为满(在 Clifford E. Cummings 的文章中以格雷码表示是前两位均不相同,而后两位 LSB 相同为满,这与换成二进制表示的 MSB 不同其他相同为满是一样的)。当指针完全相等时,FIFO 为空。

这种方法思路非常明了,为了比较不同时钟产生的指针,需要把不同时钟域的信号同步到本时钟域中来,而使用 Gray 码的目的就是使这个异步同步化的过程发生亚稳态的机率最小,而为什么要构造一个N+1的指针,Clifford E. Cummings 也阐述的很明白,有兴趣的读者可以看下作者原文是怎么论述的,Clifford E. Cummings 的这篇文章有 Rev1.1\Rev1.2 两个版本,两者在比较 Gray 码指针时的方法略有不同,个 Rev1.2 版更为精简。

第二种算法: Clifford E. Cummings 的文章中提到的 STYLE #2。它 将 FIFO 地址分成了 4 部分,每部分分别用高两位的 MSB 00 、01、11、10 决定 FIFO 是否为 going full 或 going empty (即将满或空)。如果写指针的高两位 MSB 小于读指针的高两位 MSB 则 FIFO 为"几乎满",若写指针的高两位 MSB 大于读指针的高两位 MSB 则 FIFO 为"几乎空"。

它是利用将地址空间分成 4 个象限(也就是四个等大小的区域),然后观察两个指针的相对位置,如果写指针落后读指针一个象限(25%

的距离,呵呵),则证明很可能要写满,反之则很可能要读空,这个时候分别设置两个标志位 dirset 和 dirrst,然后在地址完全相等的情况下,如果 dirset 有效就 是写满,如果 dirrst 有效就是读空。这种方法对深度为 2^N 字节的 FIFO 只需 N 位的指针即可,处理的速度也较第一种方法快。

这段是说明的原话,算法一,还好理解。算法二,似乎没有说清楚,不太明白。有兴趣的可以查查论文,详细研究下。

总之, 第二种写法是推荐的写法。因为异步的多时钟设计应按以下几个原则进行设计:

- 1,尽可能的将多时钟的逻辑电路(非同步器)分割为多个单时钟的模块,这样有利于静态时序分析工具来进行时序验证。
- 2,同步器的实现应使得所有输入来自同一个时钟域,而使用另一个时钟域的异步时钟信号采样数据。
- 3,面向时钟信号的命名方式可以帮助我们确定那些在不同异步时钟域间需要处理的信号。
- 4, 当存在多个跨时钟域的控制信号时, 我们必须特别注意这些信号, 保证这些控制信号到达新的时钟域仍然能够保持正确的顺序。

module fifo2 (rdata, wfull, rempty, wdata,

\_ \_ \_

winc, wclk, wrst n, rinc, rclk, rrst n);

parameter ASIZE = 4;

parameter DSIZE = 8;

output [DSIZE-1:0] rdata;

```
output wfull;
output rempty;
input [DSIZE-1:0] wdata;
input winc, wclk, wrst n;
input rinc, rclk, rrst n;
wire [ASIZE-1:0] wptr, rptr;
wire [ASIZE-1:0] waddr, raddr;
async cmp #(ASIZE) async cmp(.aempty n(aempty n),
.afull_n(afull_n),
.wptr(wptr), .rptr(rptr),
.wrst n(wrst n));
fifomem2 #(DSIZE, ASIZE) fifomem2(.rdata(rdata),
.wdata(wdata),
.waddr(wptr),
.raddr(rptr),
.wclken(winc),
.wclk(wclk));
rptr empty2 #(ASIZE) rptr empty2(.rempty),
.rptr(rptr),
.aempty_n(aempty_n),
.rinc(rinc),
.rclk(rclk),
```

```
.rrst n(rrst n));
wptr_full2 #(ASIZE) wptr_full2(.wfull(wfull),
.wptr(wptr),
.afull n(afull n),
.winc(winc),
.wclk(wclk),
.wrst n(wrst n));
endmodule
module fifomem2 (rdata, wdata, waddr, raddr, wclken, wclk);
parameter DATASIZE = 8; // Memory data word width
parameter ADDRSIZE = 4; // Number of memory address bits
parameter DEPTH = 1 < < ADDRSIZE; // DEPTH = 2**ADDRSIZE
output [DATASIZE-1:0] rdata;
input [DATASIZE-1:0] wdata;
input [ADDRSIZE-1:0] waddr, raddr;
input wclken, wclk;
`ifdef VENDORRAM
// instantiation of a vendor's dual-port RAM
VENDOR RAM MEM (.dout(rdata), .din(wdata),
.waddr(waddr), .raddr(raddr),
.wclken(wclken), .clk(wclk));
`else
```

```
reg [DATASIZE-1:0] MEM [0:DEPTH-1];
assign rdata = MEM[raddr];
always @(posedge wclk)
if (wclken) MEM[waddr] <= wdata;
`endif
endmodule
module async cmp (aempty n, afull n, wptr, rptr, wrst n);
parameter ADDRSIZE = 4;
parameter N = ADDRSIZE-1;
output aempty n, afull n;
input [N:0] wptr, rptr;
input wrst n;
reg direction;
wire high = 1'b1;
wire dirset n = \sim ((wptr[N]^rptr[N-1]) \& \sim (wptr[N-1]^rptr[N]));
wire dirclr_n = \sim ((\sim (wptr[N]^rptr[N-1]) \& (wptr[N-1]^rptr[N])) |
~wrst n);
always @(posedge high or negedge dirset n or negedge
dirclr n)
if (!dirclr n) direction <= 1'b0;
else if (!dirset n) direction <= 1'b1;
else direction <= high;
```

```
//always @(negedge dirset n or negedge dirclr n)
//if (!dirclr n) direction <= 1'b0;
//else direction <= 1'b1;
assign aempty n = \sim ((wptr = = rptr) \&\& !direction);
assign afull n = \sim ((wptr = = rptr) \&\& direction);
endmodule
module rptr empty2 (rempty, rptr, aempty n, rinc, rclk, rrst n);
parameter ADDRSIZE = 4;
output rempty;
output [ADDRSIZE-1:0] rptr;
input aempty n;
input rinc, rclk, rrst n;
reg [ADDRSIZE-1:0] rptr, rbin;
reg rempty, rempty2;
wire [ADDRSIZE-1:0] rgnext, rbnext;
//-----
// GRAYSTYLE2 pointer
//-----
always @(posedge rclk or negedge rrst n)
if (!rrst n) begin
rbin <= 0;
rptr <= 0;
```

```
end
else begin
rbin <= rbnext;
rptr <= rgnext;</pre>
end
//-----
// increment the binary count if not empty
//----
assign rbnext = !rempty ? rbin + rinc : rbin;
assign rgnext = (rbnext>>1) ^ rbnext; // binary-to-gray
conversion
always @(posedge rclk or negedge aempty n)
if (!aempty n) {rempty,rempty2} <= 2'b11;
else {rempty,rempty2} <= {rempty2,~aempty n};
endmodule
module wptr_full2 (wfull, wptr, afull_n, winc, wclk, wrst_n);
parameter ADDRSIZE = 4;
output wfull;
output [ADDRSIZE-1:0] wptr;
input afull_n;
input winc, wclk, wrst n;
reg [ADDRSIZE-1:0] wptr, wbin;
```

```
reg wfull, wfull2;
wire [ADDRSIZE-1:0] wgnext, wbnext;
//-----
// GRAYSTYLE2 pointer
//-----
always @(posedge wclk or negedge wrst_n)
if (!wrst n) begin
wbin \leq 0;
wptr \leq 0;
end
else begin
wbin <= wbnext;
wptr <= wgnext;
end
//-----
// increment the binary count if not full
//-----
assign wbnext = !wfull ? wbin + winc : wbin;
assign wgnext = (wbnext>>1) ^ wbnext; // binary-to-gray
conversion
always @(posedge wclk or negedge wrst n or negedge afull n)
if (!wrst n) \{wfull, wfull2\} <= 2'b00;
```

```
else if (!afull_n) {wfull,wfull2} <= 2'b11;
else {wfull,wfull2} <= {wfull2,~afull_n};
endmodule
```