

Chapter 1

- 1. 平均故障时间 MTTF
- 故障率 FIT = $\frac{1}{MTTF}$
- 平均修复时间 MTTR
- 平均故障间隔时间 MTTF + MTTR
- 模块可用性 $\frac{MTTF}{MTTF + MTTR}$

2. Amdahl定律

加速比 = $\frac{\text{串行执行时间}}{\text{并行执行时间}} = \frac{1}{1 - \text{串行比例} + \frac{\text{串行比例}}{\text{并行加速比}}}$

3. CPU时间 = $\frac{\text{程序CPU时间周期数}}{\text{时钟频率}}$

CPI = $\frac{\text{程序CPU时间周期数}}{\text{指令数}}$

CPU时间 = 指令数 \times CPI \times 时钟周期数

Chapter 2

太大的 block size \rightarrow 降低 compulsory miss

$2^{\log_2 \text{set}} + \text{offset} + \text{index} = \text{cache size}$

故已知 set 和 cache size 可以求出 tag.

VPN 到 TLB 中找到 PPV, 组合 offset 得 PA.

(V | D | tag | PPV)

到 cache 里找 data (v | tag | data)

virtual indexed and physical tagged cache

TLB 和 cache 同时访问. 在 block offset + cache index

排列在 VA 的 offset 内

提升 Cache 性能的方法:

- ① 提高 DRAM 速度
- KAS-L 低读地址, CAS-L 低读地址, 读数据. 而高
- 2. 一次取多个 word 且 OP 地址分别读 2. Multiple bank 并行读
- 3. 低地址的 bank, 数量可以是 $2^n + 1$ 或 $2^n - 1$

Chapter 3

- 1. RAW 读相关 WAW 输出/命令相关
- WAR 读/写相关/命令相关

- 2. scoreboard
- 四个阶段: Issue + Read Operands + Execution + WB

三核结构:

instruction status: 指令在以上四阶段的哪个阶段

register result status: 哪个 FU 会写入该寄存器

FU status: busy / op / Fi / Fj / Fk

目的寄存器 源寄存器 寄存器

寄存器是否可用 若不可用在哪个 FU 里

注: ① WB 阶段 busy 量为 0, 下一周期该 FU 才能

处理新指令

② Instruction 不能乱序, 某一条指令未运行下

一条不能执行, 但是有可能后一条指令先执行完

③ LD 使用的是 Integer

3. tomasulo reservation station

三个阶段: Issue + Exec + WB

三核结构:

instruction status: 同上

reservation stations: busy / op / Vj / Vk

寄存器状态: 指令发射时为 FU, 值未写回为 WB

注: ① in-order issue / out-of-order EX / out-of-order completion

4. scoreboard + explicit renaming

PPM (Prediction by partial matching)

6. branch target buffer to target address 存在起来

send PC to mem / BTB

IF

is instruction a taken branch?

normal instruction EX

branch taken? Yes

branch penalty of 2 cycles correct

7. hardware based speculation

结果放到 Reorder Buffer 中

异常或超标量导致 ROB 清空

阶段四: Issue + EX + WB + Commit

注意: ① 对于非 Branch: 写到 head of ROB, 更新 Reg

如果 store 更新 memory ② 如果是分支预测

的 branch 就 flush 掉 ROB ③ 在分支预测 (继续执行)

ROB 结构: (一开始未求值)

目的寄存器 | 值 | 指令 | done?

去掉 Reg status, 改用 ROB1, ROB2, ROB3 代替

存在问题: store 和 load 的 RAW 问题 (store 的数据在 ROB 中)

Reservation station 结构:



miss rate (bank, 数量可以是 2^n+1 或 2^n)

① 减少 Hit Time

- I. small and simple cache 直接取数
- II. way prediction. 不管 tag 结果直接发出去, 适用于 L1 cache
- III. avoiding address translation 近取, 近取 miss 再翻译
- IV. trace cache. 指令执行指令流时打拍被入 cache (包括 prediction info)

提高带宽

- I. 流水线 (两级, 正负 2^n+1)
- II. Multibanked Cache
- III. Nonblocking Cache 实现后在 load 的过程中还能接受访问。hit under 1 miss: 接受两次 miss

② 减少 Miss Penalty

- I. 双级 cache
- II. Give Priority to Read Miss over write buffer. read miss 的时候先去 write buffer 里找 (之前是 buffer 先写入内存) 然后再去 memory 里找
- III. 关键词代差 & early restart: 读到后继续
- IV. merging write buffer: 若某个 word 已经在 buffer 里面, 之后的同一个 block 的其他 word 可以和他合并
- V. victim cache: 替换放到 victim cache 这可能会替换回来 (miss rate 也降低了)

③ 减少 Miss Rate

- I. 变大 block size
- II. 变大 cache
- III. 提高关联度
- IV. 提高替换策略

out-of-order completion ① 乱序执行

4. scoreboard + explicit renaming

逻辑寄存器 F? 物理寄存器 P?

32个 7-132个

当指令流入时 F? 对应一个 P? 当指令执行完没有异常才生效

维护一个 P 寄存器的 freelist 如果有 free 的物理寄存器不能没射

存在一个操作序列: \rightarrow 取一个 freelist 寄存器 done? 且提前序

new old \downarrow 当前对应 P, 当指令 done 的时候放入 freelist

注意: ① F 寄存器有值时是指对应 P

② 每个指令都会取一个 freelist, 并修改 register status, 但此时对应 (F op) 没有真实数即本来 P 没有值而给 freelist

③ 只有 RAW (数据竞争) 会 stall (和 Tomasulo 一样)

④ 存在 store 的 undo 问题

5. 硬件预测

二位: Predict Taken, Predict Not Taken

NT, T, NT, T

实际上太多, 所以一般有限, 根据指令后四位来 index

相关预测器:

(1,1) 上次为 NT 就猜第一位, 上次为 T 就猜第二位

每一个 branch 都有自己的预测器, 上-branch 是 T 或 NT

在 ROB 中

Reservation station 结构:

Dest / op / 源寄存器或源 ROB

ROB 序号 (对于 load 是地址)

不产生 WAW

8. 多发射 (同时 issue) superscalar

static: 按序执行

dynamic: 取指令大于发数, 乱序执行

speculation: 可以发射 branch 之后的指令

9. 软件流水

例子: 并行展开, 而每个阶段不同指令执行

10. trace scheduling

选路选择 + 指令流信 多个阶段组织起来调度 (控制流)

11. superblock 对上而发, No 全部到一个 handler 里统一解决

12. 硬件加指令 (条件转移指令)

13. 多线程:

细粒度: 每个指令周期切换

粗粒度: 发生 FU data hazard 或 L1/L2 miss 切换

2. 2nd Cache

II. Give priority to Read Miss over write
to write buffer. read miss的时候先去
write buffer里找(之前是buffer先写入内存)
然后再去memory里找

IV. 关键词优先 & early restart: 读到底再继续

IV. merging write buffer: 若某个 word 已经在
buffer 里面, 后面的同 - 个 block 的其它 word 可以
直接合并 被

● V. victim cache: 替换放到 victim cache 中
可能会替换回来 (miss rate 也降低了)

⑤減少Miss Rate

I. 更大 block size II. 更大 cache III. 更高关联度

IV. 编译新化:

merging arrays 多个数组合成一个struct的数组
loop interchange 内外循环互换
loop fusion 多个loop变成一个loop
楼楼优化

v. 人为关联 cache + way prediction

④ 直接映像 miss 则高，于是增一个对应块
cache index 表示位置 0 和 1 分别对应一个块
比如 0 对应块 0

⑤ 相同并发性降低 Miss Rate / Miss Penalty.

2. 硬中断: memory 空间中断。恒频取/失配中断

II. 编译控制块取


四. 高密 HBM 扩展存储层次

注意: ① F 寄存器的输出时指是对应 P

② 每条指令都会取一个 freelist, 并修改 register status, 但此时对应 (Frop) 没有有效生数即本来 P 没有返回给 freelist

(3) 只有RAW / (在竞争时是 steel) (和 tomahawk 一样)

5. 破坏性原则 (4) 存在 store 的 undo 问题



相关规则第：

(1.1) 上次为NT 故障第一位, 上次为T 故障第二位

每一个 branch 都有自己的判定器。上-branch 是 T 或 NT
如 T INT (1.1) 中前一个
决定当前 branch 的判定器选那一位, 如果正确
那么改否则修改这个值。 (1.1) 中后一个

(m,n):

对于每个 branch:

$$\underbrace{AAA \dots A / BBB \dots B / \dots / XXX \dots XXX}_{m \text{ 段}} \quad \underbrace{\hspace{10em}}_{2^m \text{ 种}}$$


论平叛规则:

branch history → global predictor }
branch addr → local predictor } → pick
 ↙ selector ↘

gshare: 将上面 history 和 addr 找成

10. trace scheduling.

路的选择 + 路线的衔接 各个阶段组织起来调度
(4级规划)



11. superblock 对上面优化, No 全部到一个 handler 里统一解决

12. 硬件加指令 (条件转移指令)

13. 多线程:

细粒度: 每个时钟周期切换

粗糙度: 发生 FU data hazard 或 L1/L2 miss 时换

Chapter 4

1. chaining

2. convey 护航指组: 不会合结构冒险 (KAW)

3. 钟响 chime, 执行一次 onway 再响一次 chime

4. 多车道: 同时多个FU

5. 处理多余循环

6. 衍生成物

如果存在中阶, $GCD(a, -)$ 是能够除 $(d-b)$

(SMP)/UMA

共享型(CPU):

注: RP = response; R.N. = remote node

P = 发送请求方; h.d = home directory


(DSM)/NUMA

非共享型:

关于 true/false sharing miss

first time to write shared data = true



如果 block size = 1 word, miss 是否发生在. 如存在就是 true






cache coherence (value, same location)
内存问题:
memory → disk: 最新数据可能在 cache 里 (write through 解决)
disk → memory: 如果 write through 那么一直在 cache 里 hit 不在, disk 拿最新数据
解决方法: 硬件: 从 disk 写入读取要经 cache
软件: 新增 buffer 里面有最新数据且不会到 cache 中去

多核:
① Snoopy protocols
write invalidate:
写的时候在 cache 里写, 其他人 invalidate;
cache miss 的时候最近修改的人 write back 然后需要的人从 memory 里读
write broadcast:
写的时候将值广播到总线, 其他核直接更新新值

一致性 (CPU 侧): 多核
coherence miss: 不一致性导致的 miss
在什么情况下: true/false sharing miss



Fetch: h.d. → R.N.
获取 data
data miss: R.N. → h.d.



软件: 新增 buffer 里面有最新数据且不会到 cache 中

与核:

① Snoopy protocols

write invalidate:


写的时候在 cache 里, 其他人 invalidate;

cache miss 的时候最近修改的人 write back 然后需要的人从 memory 里读


write broadcast:

写的时候将值广播到总线上, 其他核直接更新这个值

状态图 (CPU 侧): 主核



状态图 (总线侧): 其他核




coherence miss: 无变化导致的 miss
两种情况: true/false sharing miss

shared: send invalidate; send RP; s → Exclusive
share = {P}

exclusive: send Fetch/Invalidate to R.N.
get reply from R.N.


send RP to P; s → Exclusive, shared = {P}

状态 shared:



Fetch: h.d. → R.N.
获取 data
data wr: R.N. → h.d.

状态 Exclusive:



注意 place write/read miss
会改变其他核的状态

3. 同步

写交换: 如果读未得到, 说明不成功

test-and-set: 读数据地址, 如果是 0 则写入


fetch-and-increment

① spinlock: 将 lock 读入 cache, 拥有者 - 1 修改

(给其他人发 invalidate, 然后大家中某个拿到)

性能: i 个核 read miss 到 lock = 0, i 个核 write miss, 1 个核 write 成功. $\sum(2i+1)$

状态图 (directory)



② barrier:

local-sense = !local-sense;
lock (unlocked)
Counter = Counter + 1
if (Counter == total) {
 Counter = 0
}

$\sum(2i+1) = \frac{3n^2+11n-1}{2}$
set: 指数后是 1/2 个同时
排队的 $3n-1$
local-sense = !local-sense;
fetch-and-inc (Counter)



扫描全能王 创建

状态图 (总(读/写)) 其他核



例子:

	P1	P2	bus	memory
	state	addr	val	action
P1 write 10 to A1	EX	A1	10	WM P1 A1
P1 read A1	EX	A1	10	
P2 read A1	SH	A1	10	RM P2 A2
P2 write 20 to A1	INVALID	A1	20	WM P2 A1
P2 write 20 to A2	EX	A2	20	WM P2 A2

3. 同步

同步: 如果读块得到1, 说明不读
 test-and-set: 读目标地址, 如果是0则写入
 fetch-and-increment
 spinlock: 将lock读入cache, 拥有者-修改
 (给其他人发invalidate, 然后大家中某个拿到)
 性能: 1个读lead miss to lock=0, 1个读write miss, 1个write to 20. $\sum(2i+1) = n^2+n$

4. consistency (Order)

sequential consistency \rightarrow total store order \rightarrow partial store order \rightarrow weak ordering \rightarrow release consistency

$R \rightarrow R, R \rightarrow W, W \rightarrow R, W \rightarrow W$ $R \rightarrow R, R \rightarrow W, W \rightarrow W$ $R \rightarrow R, R \rightarrow W$

2. barrier:

```

local_sense = !local_sense;
lock (counterlock);
Counter = Counter + 1;
if (Counter == total) {
    Counter = 0;
    release = local_sense;
}
unlock (counterlock);
spin (release == local_sense);
    
```

shared={p}
 data value reply
 Fetch/Invalidate
 data value reply
 msg to remote cache
 shared={p}

$\sum(3i+4) = \frac{3n^2+11n}{2} - 1$
 set: 指数后记1个同时
 排队等待 $3n-1$
 local_sense = !local_sense;
 fetch-and-inc (Counter)
 if (Counter == total) { ... }
 else { spin ... } $3n$

① directory-based schemes

三种状态: shared / uncached / exclusive
 问题: write hit / miss 都看作 write miss
 接口标志: 读变成 shared, 写的话先向有copy的处理器发 invalidate 信号
 写响应后析出该信号
 三种节点 local 发起请求 / home: memory 所在 / remote: 有 copy (不管 EX 或 SH)