

Αναδιατασσόμενα Ψηφιακά Συστήματα

HPY591

Milestone 3

Σπυριδάκης Χρήστος Βίττης Βασίλειος 2014030022 2015030164


1.Εισαγωγή

Σκοπος του συγκεκριμενου Milestone είναι να χρησιμοποιήσουμε το εργαλείο Vivado προκειμένου να ενωποιήσουμε τα στοιχεία των Milestone 1 & 2 σε ένα, ώστε να λειτουργούν μαζί. Αξίζει να σημειωθεί ότι για την υλοποίηση του συγκεκριμένου Milestone, ακολουθήσαμε τις οδηγίες της εκφώνησης καθώς και τις οδηγίες που δόθηκαν κατά τις διαλέξεις.


Σημείωση: Από την στιγμή που δεν αναφέρεται ότι χρειάζεται στα παραδοτέα να είναι και η αποστολή του ενοποιημένου project, αυτό δεν δίνεται. Παρόλα αυτά αν για κάποιο λόγο χρειάζεται να επαληθευθεί κάτι από την συνένωση τους ή να γίνει προβολή των εικόνων σε καλύτερη ανάλυση τότε μπορεί να βρεθεί ολόκληρο το project σε αυτό το url: https://github.com/CSpyridakis/Reconfigurable-Computing.

2.Υλοποίηση

Έπειτα από τις οδηγίες που ακολουθήσαμε, το Top-Module το οποίο δημιουργήσαμε εμφανίζεται στην εικόνα 2.1.



Εικόνα 2.1 - Top-Module



Εικόνα 2.2 - Dataflow

Ενώ στην εικόνα 2.2 βλέπουμε την ροή που έχουν τα δεδομένα από τον DMA engine προς τη λογική μας που δημιουργήσαμε κατά τα Milestone 1 και Milestone 2 όπως επίσης και την σύνδεση του DMA με το PS και την BRAM. Αρχικά, το PS μετά από το configuration του DMA, του δίνει εντολή για να ζητήσει δεδομένα από την BRAM. Έτσι, το DMA ζητάει δεδομένα από την BRAM σε συγκεκριμένες διευθύνσεις μνήμης. Αφού τα λάβει τότε ξεκινάει την διαδικασία αποστολής τους στα modules των προηγούμενων Milestones. Για να επιτευχθεί αυτή η διαδικασία πρώτα τα δεδομένα πρέπει να μεταφερθούν μέσω της FIFO που δημιουργήσαμε στο Milestone 1 (my ip0). Η εφαρμογή της υλοποίησης, της εν λόγω FIFO είναι περιττή σε αυτό το σημείο αλλά δικαιολογείται καθώς έχουμε ως γνώμονα την ενοποίηση και την ανάδειξη της πλήρης λειτουργικότητας των προηγούμενων Milestones ως σύνολο. Άρα, αφού τα δεδομένα μας γραφτούν στην πρώτη FIFO και διαβαστούν από το module του Milestone 2 (my ip hls 0) τότε γίνεται η επεξεργασία τους. Όπως γίνεται εμφανές και παρακάτω στην είσοδο του my_ip_hls_0 έρχονται σε μορφή Stream οι αριθμοί από το 10 έως το 80 με βήμα 10 και περνάνε από το φιλτράρισμα όλοι οι αριθμοι εκτός από το 10, 30, 50 που αντιστοιχίζονται με τους κανόνες. Το αποτέλεσμα αυτού του φιλτραρίσματος μεταφέρεται στην δεύτερη FIFO (my_ip1) που και αυτή δεν είναι απαραίτητη και μέσω αυτής πίσω πάλι στο DMA engine. Τέλος, αφού το DMA engine έχει τα φιλτραρισμένα δεδομένα τα γράφει στις διευθύνσεις μνήμης της BRAM. Πρέπει να αναφερθεί ότι προκειμένου να είναι πιο "πλήρης" η επικοινωνία ΑΧΙ Stream που γίνεται μεταξύ των IP και του DMA, διαμορφώθηκαν οι FIFOs του Milestone 1 ώστε να δίνουν το σήμα last στο τελευταίο πακέτο.

3.Testing

Σημείωση: Σε κάθε κυματομορφή υπάρχει το timeline ώστε να φαίνεται η διαδοχική πορεία των ενεργειών.


Στην παρακάτω κυματομορφή βλεπουμε την μεταφορά των δεδομένων από το DMA στην πρώτη FIFO.

ame	Value	10,060	ns 10,080	ns 10,100	ns 10,120	ns 10,140	ns 10,160	ns 10,180	ns 10,200	ns 10,220	ns 10,240	ns 10,260	ns 10,280	ns
DMA MAXI_MM2S														
m_axi_mm2s_adk	1													
m_axi_mm2s_araddr(31:0)	0000000	*										00000000		
m_axi_mm2s_arlen[7:0]	00	*										00		
Mm_axi_mm2s_arsize[2:0]	0	*										0		
m_axi_mm2s_arburst(1:0)	0	*										0		
Mm_axi_mm2s_arprot(2:0)	0											0		
m_axi_mm2s_arcache[3:0]	3											3		
Tm_axi_mm2s_aruser[3:0]	0											0		
m_axi_mm2s_arvalid	0	<u> </u>												
m_axi_mm2s_arready	0	i												
Tam_axi_mm2s_rdata[31:0]	0000000		00000	000		00000010	00000020	00000030	00000040	00000050	00000060	00000070	00000080	
m_axi_mm2s_rresp[1:0]	0											0		
m_axi_mm2s_rlast	0													
m_axi_mm2s_rvalid	0													
m_axi_mm2s_rready	0													

Παρακάτω βλέπουμε την σωστή λειτουργία της πρώτης FIFO του πρώτου Milestone.



Στην κάτωθι κυματομορφή βλέπουμε ότι σωστά τα δεδομένα που μπαίνουν (10,....,80) φιλτράρονται και προκύπτει η έξοδος (20,40,60,70,80) στο my_ip_hls_0.



Αντίστοιχα με την πρώτη FIFO έτσι και σε αυτή βλέπουμε να λειτουργεί σωστά η μεταφορά των δεδομένων μέσω αυτής.



Έπειτα, τα δεδομένα όπως και βλέπουμε παρακάτω ξαναγυρνούν στον DMA



Τέλος, βλέπουμε την επανεγγραφή των δεδομένων στη BRAM.

Name	Value	10,820	ns 10,84	ns 10,860	ns 10,880	ns 10,900	ns 10,920	ns 10,940	ns 10,960	ns 10,980	ns 11,000	ns 11,020	ns 11,040 r	s 11,060	ns 11,080	ns 1
BRAM_PORTB																
1 dkb	0		1 1													
nstb	0															
16 enb	0															
■ web[3:0]	0		0	X		£										0
Maddrb[31:0]	0000000	000	0001c	000080000	00008004	00008008	0000800c	00008010							00	000000
M dinb[31:0]	0000008	000	00000	00000020	00000040	00000060	00000070								00000080	
M doutb(31:0)	0000008		00000080		00000020	00000040	00000060	00000070							00	080000

4.Μελλοντική δουλειά

Αν θέλαμε να ασχοληθούμε σε μελλοντικό σημείο με το συγκεκριμένο project ένα από αυτά που θα θέλαμε να κάνουμε είναι να μπορεί το my_ip_hls να επεξεργάζεται ροές δεδομένων όπου τυχαίνει το τελευταίο πακέτο να πρέπει να φιλτραριστεί. Ο λόγος που είναι σημαντικό αυτό είναι ότι σε αυτό το σημείο αν το τελευταίο πακέτο αντιστοιχεί σε κάποιο κανόνα τότε η πληροφορία του last χάνεται.