综合实例一音乐播放器设计

主讲教师: 邱德慧








知识回顾

❷ 计数器的应用-分频器设计

```
module divi 1hz(clk,divi 1hz);
     input clk;
     output reg divi 1hz;
     reg [1:0] count reg1;
     //******div the clk******//
       always@(posedge clk)
 8
         if(count reg1==2'd2) // count reg div clk to generate clk reg
         begin
10
          divi 1hz<=~divi 1hz;
11
          count reg1<=2'd0;
12
          end
        else
13
14 begin
15
          count reg1<=count reg1+2'd1;
16
          end
17
18
     endmodule
```

知识回顾

❷ 计数器的应用-分频器仿真波形



N分频,占空比50%的方波


问题引入

- ❷ 音乐播放器的设计
 - 要求1:实现多首歌曲自动播放,实现手动选择歌曲、暂停歌曲、快慢播放等功能,并在数码管上显示歌谱。
 - 要求2:实验箱的键1-键7作为电子琴的7个音符,按下键1 能让实验箱的扬声器发出"哆",一直到高音"西"。而 且能够实现二个或三个音区;
 - 要求3: 利用16*16点阵屏显示歌名;


问题引入-音乐播放器设计



最有影响力的乐曲演奏电路




- ② 1970年中国发射的第一颗 人造卫星因安装模拟演奏 《东方红》乐曲的音乐仪 器而得名"东方红一号"。
- ②《东方红》音乐演奏电路全部用晶体管分立元件做成。据统计,整个音乐装置共用了110多个三极管、约150个二极管以及大量的电阻和电容等。



"东方红一号"卫星上的音乐演奏器电路图

现代基于FPGA的设计方法



基于FPGA的设计方法



- I 乐曲演奏电路设计原理
- II 基于FPGA的设计思路
- III 宏功能模块使用
- IV 详细设计步骤







I乐曲演奏电路工作原理

- 1. 确定乐谱
- № 2. 音乐编码原理
- ▶ 3. 音乐编码实现


1 确定乐谱

我和我的祖国

我和我的祖 张 藜词 秦咏诚曲 $1 = D = \frac{6.9}{8.8}$ 李 谷 一 演唱]=150 庄重 热情地 765 3. 4 3 2 1 1 3 3 5 3 3 1 3 3 5 3 3) 5 65 4 32 1. 5. 1 3 i 7 6 3 5. 5. 6 7 6 5 43 2. 6. 1.我 和我 的 祖国,一刻也不能分 割。 无论我走 到 哪里, 2.我 的祖 国 和我,像海和浪花一 朵。 浪 是海 的 赤子, 7 6 5 5 1 2 3. 3. 5 6 5 4 3 2 1. 5. 1 3 i 7 2. i 6. 6. 都流出一首赞 歌。 我歌唱每一座 高山, 我歌唱每一条 河。 海是那 浪的依 托。 每当 大海在 微笑, 我就是笑的酒 窝。 <u>i 7 6 5.</u> | <u>6 5 4 3.</u> | 7 <u>6</u> <u>5</u> <u>2</u> | 1. 1. | <u>i 2 3 2 1 6 | 7 6 3 5. 5.</u> 袅袅炊烟, 小小村落, 路上一 道 辙。 啦啦啦 啦啦啦 我分担着 海的忧愁, 分享海的欢 乐。 啦啦啦 啦啦啦 啦啦啦啦 1 2 3 2 1 6 7 5. 3 6. 6. 5 4 3 2. 76 5 3. 땅땅땅 땅땅땅 뻥딱 땅땅 你用你那 母亲的温情 和我诉 说。 땅땅땅 땅땅땅 땅땅 땅땅 永远给我 碧浪 清波,心中的 1. 10 : 1 2 3 2 1 6 | 7 6. 3 5. | 1 2 3 2 1 6 | 7 5 3 6. 4. 2 1 | 1. 1 0: 5. 2 i | i. î. 5 4 3 2. 7 6 5 3. 永远给我 碧浪清波, 心中的歌。

2 音乐编码原理

▶ 问题1:如何发出不同音调的声音?



2 音乐编码原理

❷ 音调控制——音符的频率值

音名	频率(Hz)	音名	频率(Hz)	音名	频率(Hz)
低音1	261.6	中音1	523.3	高音1	1046.5
低音2	293.7	中音2	587.3	高音2	1174.7
低音3	329.6	中音3	659.3	高音3	1318.5
低音4	349.2	中音4	698.5	高音4	1396.9
低音5	392	中音5	784	高音5	1568
低音6	440	中音6	880	高音6	1760
低音7	493.9	中音7	987.8	高音7	1975.5

可变分频器

2 音乐编码原理

▶ 问题2: 如何控制音符的节拍?

名称	简谱记法	节拍
全音符	5	4
二分音符	5-	2
四分音符	5	1
八分音符	<u>5</u>	1/2
十六分音符	<u>5</u>	1/4

备注: 带附点的音符: 5.=5+<u>5</u>



3 音乐编码的实现

我和我的祖国

1=D 69 88 J=150 庄重 热情地 张 藜词 秦咏诚曲

李 谷 一 演唱

 5 4 3
 2.
 7 6 5
 3.
 4 3 2 1
 1 3 3 5 3 3
 1 3 3 5 3 3

 565 432
 1.5.
 13i 763
 5.5.
 676 543
 2.6.

 1.我 和我 的 祖国, 一刻也不能分 割。 无论我走 到 哪里,

 2.我 的祖 国 和我, 像海和浪花一 朵。 浪 是海 的 赤子,

7.6.5.5 12 3.3. 565 432 1.5. 131 72.1 6.6. 都流出 一首赞 歌。 我歌唱 每一座 高山, 我歌唱 每一条 河。海是那 浪的依 托。 每当 大海在 微笑, 我就是笑的 酒 窝。

 1765.
 6543.
 765
 2
 1.1.
 123216
 7635.5.

 泉泉炊烟, 小小村落, 路上一 道 辙。
 啦啦啦 啦啦啦 啦啦啦

 我分担着
 海的忧愁, 分享海的欢 乐。
 啦啦啦 啦啦啦
 啦啦啦

 1 2 3 2 1 6
 7 5. 3 6. 6.
 5 4 3 2.
 7 6 5 3.
 4. 2 1
 1. 10:

 啦啦啦 啦啦 啦啦 啦啦 你用你那 母亲的温情 和我诉 说。

 啦啦啦 啦啦啦 啦啦 啦啦 水远给我 碧浪 清波,心中的

 1. 10
 1 2 3 2 1 6 7 6 3 5.
 1 2 3 2 1 6 7 5 3 6.

 歌。
 啦啦啦 啦啦啦 啦啦 啦啦 啦啦啦 啦啦啦 啦啦啦

 5 4 3 2.
 7 6 5 3.
 4. 2 1 1. 1 0: 5. 2 i i. i. l.

 永远给我 碧浪清波, 心 中的 歌。 心 中的 歌。

音名 参数	中音5	中音1	低音5
音符频率 (<i>Hz</i>)	784	523.3	392
音符音长 (节拍)	1	3	3

 565
 432
 1.5.
 13i
 763
 5.5.

 1.我和我的祖国,一刻也不能分割。

 2.我的祖国和我,像海和浪花一朵。

基于FPGA的设计方法





- II 基于FPGA的设计思路
- III 宏功能模块使用
- IV 详细设计步骤








Ⅲ基于FPGA的设计思路

❷ 音调发生器



基于FPGA的设计思路



参数音名	中音5	中音3	中音2
音符频率(Hz)	784	659.3	587.3
分频比	63776	75838	85136

分频比计算方法 以中音5为例:


▶ 需要几位计数器呢?

50MHz/784=63776

20位+

基于FPGA的设计思路

❷ 音长控制器




分频比=
$$\frac{f_c}{f_0} = \frac{50MHz}{4Hz} = 12.5 \times 10^6$$

基于FPGA的设计思路

音乐播放器总体框图

音符产生模块按节 拍要求产生乐曲演 奏需要的音符。 如何实现?



基于FPGA的设计方法

- I 乐曲演奏电路设计原理
- II 基于FPGA的设计思路
- III 宏功能模块使用
- IV 详细设计步骤













提高电子设计的效率和可靠性

使用Altera器件的特定硬件功能



Cyclone 系列结构




 免费Megafunction: 免费的模块也足够满足大多数设计的需要 (LPM库只有25个基本模块就号称可以完成所有的设计)。

● 评估付费Megafunction:使用开放式内核(Open IPCore)技术


1. 宏功能模块概述

● 使用MegaWizard Plug-In Manager




2. LPM_ROM的应用

- Step 1: 定制初始化数据文件 [
 - 建立. mif文件或. hex文件
 - 方法: 填表或编程
 - Width=?; Depth=?



2. LPM_ROM的应用

Step 1: 定制LPM_ROM元件





2. LPM ROM的应用

自动生成data rom. v

```
data_rom
   address[8..0]
                       q[4..0]
   inclock
inst2
```

79

80

82

83

84

87

88

```
// synopsys translate off
37
     'timescale 1 ps / 1 ps
      // synopsys translate on
38
    module data rom (
40
          address,
41
          inclock,
42
          q);
43
          input [8:0] address;
45
          input
                    inclock;
46
          output [4:0] q;
47
48
          wire [4:0] sub wire0;
49
          wire [4:0] q = sub wire0[4:0];
```

```
75
          defparam
76
              altsyncram component.address aclr a = "NONE",
              altsyncram component.clock enable input a = "BYPASS",
              altsyncram component.clock enable output a = "BYPASS",
              altsyncram component.init file = "zuguo.mif",
              altsyncram component.intended device family = "Cyclone III",
              altsyncram_component.lpm_hint = "ENABLE_RUNTIME_MOD=YES, INSTANCE_NAME=ROM1",
              altsyncram component.lpm type = "altsyncram",
              altsyncram component.numwords a = 512,
              altsyncram component.operation mode = "ROM",
              altsyncram component.outdata aclr a = "NONE",
              altsyncram component.outdata reg a = "UNREGISTERED",
86
              altsyncram component.widthad a = 9,
              altsyncram component.width a = 5,
89
              altsyncram component.width byteena a = 1;
```

2. LPM_ROM的应用

❷ 课堂讨论



。本设计中如果需要演奏多首曲目,如何实现?

基于FPGA的设计方法

- I 乐曲演奏电路设计原理
- II 基于FPGA的设计思路
- III 宏功能模块使用












IV. Verilog 设计步骤

Step 2: 读LPM_ROM存储模块—div.v

```
module div(iclk 50,rst,addr,clk 4);
         input iclk 50;
         input rst;
         output clk 4; // clk of 4Hz
10
         output [8:0]addr; //ROM address
11
12
         req clk 4;
         req [8:0] addr;
13
         reg [31:0] count 4;
14
15
         //--generate 4Hz clock-----
16
17
         always@(posedge iclk 50 or negedge rst)
18
          begin
19
              if(!rst)
20
                   begin
21
                   clk 4<=1'b0;
22
                   count 4<=32'd0;
23
                   end
24
              else if (count 4==50000000/(4*2)-1)
25
                   begin
26
                   clk 4<=~clk 4;
27
                   count 4<=32'd0;
28
                    end
29
              else count 4<=count 4+32'd1;
30
          end
```



IV. Verilog设计步骤

- Step 3: 音频产生模块-ToneTaba.v
 - 设计关键:产生占空比50%方波的分频器

```
module ToneTaba(iclk 50,code,speaker);
      input iclk 50;
      input [4:0] code; //store music datas
10
      output speaker; //output clock frequency
11
12
13
      reg [17:0] Tone; //clk division index
14
      reg [17:0] cnt;
1.5
      reg clk tmp;
16
17
      always@(posedge iclk 50)
18
    ■begin
          case (code)
19
          5'd0: Tone<=134;
20
          5'd1: Tone<=191132;
21
22
          5'd2: Tone<=170242;
23
          5'd3: Tone<=151700;
```



```
iclk_50 speaker code[4..0]
```

IV. VHDL 设计步骤

- Step 3: 音频产生模块-ToneTaba.v
 - 设计关键:产生占空比50%方波的分频器

```
49
           //always@(posedge iclk 50)
50
           if (cnt==Tone/2-1)
51
             begin
52
             clk tmp<=~clk tmp;
53
             cnt <= 0:
54
             end
55
           else
56
             cnt<=cnt+1:
57
          end
58
       assign speaker=clk tmp;
59
60
61
       endmodule
```




```
ToneTaba

iclk_50 speaker code[4..0]

inst2
```

IV. Verilog设计步骤

- Step 4: 顶层电路设计-songer.v
 - 设计关键: 什么方法设计顶层电路? 元件例化语句或原理图法



思考:

- 1. 原理图作为顶层设计文件有什么优点和缺点?
- 2. 如何使用"元件例化"语句完成模块调用和信号线连接,顶层程序怎样设计?

IV. Verilog 设计步骤--总结

- Step 1: 存歌曲LPM_ROM模块—data_rom.v
- Step 2: 读歌曲LPM_ROM模块--div.v
- Step 3: 音频产生模块--ToneTaba.v
- Step 4: 顶层电路设计—songer.v

IV. Verilog 设计步骤--总结

▶ 课堂讨论



如果要设计一个电子琴,具有8个按键,当按下某一个按键的时候,能够演奏8个音符之一,如何实现?

V. 16*16点阵屏的设计

- ❷ 点阵屏的用处:
 - 汽车报站器、广告屏以及公告牌等








V. 16*16点阵屏的设计

◉ 实验平台上16*16点阵屏:





1. 16*16点阵屏的工作原理

- ◎ 点阵显示屏的工作原理:
 - 16X16点阵扫描控制电路的光点是从显示模块左上 角像素点为起始点扫描,终止于右下角像素点。
 - 本实验系统所有的点阵是行共阴、列共阳。
 - 当列共阳为低电平、行共阴为高电平、则所接的发光像素点点亮、反之、列共阳为高电平、行共阴为低电平、则所接的发光像素处于截止状态不发光。
 - 扫描频率为1K-1MHz.



2. 汉字字符点阵提取

- ▶ 汉字字符点阵提取软件:
 - 给出每一列的汉字点阵编码: 0000 0000 0000 1000 0008H



3. 点阵屏的Verilog设计

♥ Verilog源程序:

```
/****************************/
15
16
    initial col=4'b0;
17
     always @(posedge clk1)
18
    ■ begin
19
         if (!reset) col<=4'b0;</pre>
20
         else
21
            begin
22
               if (col==4'b1111)
                   col<=4'b0;
23
24
                    col<=col+1:
               else
25
            end
26
     end
```



```
dot_matrix1

clk row[15..0]
reset col[3..0]

inst
```

4. 点阵屏的Verilog设计

▶ Verilog源程序:

```
//革新科技
      always @(reset or col)
29
    ■begin
30
       if (!reset) row<=16'b0:
31
       else
32
         begin
33
         case (col)
34
         4'b00000: row<=16'b0100010000010100:
35
         4'b0001: row<=16'b0101110001011000:
                                                //2
36
         4'b0010: row<=16'b111111100111111111:
                                                //3
37
         4'b0011: row<=16'b01111111100011000:
                                                1/4
38
         4'b0100: row<=16'b1111110001110100:
                                                //5
39
                                                //6
         4'b0101: row<=16'b0101110011111111:
40
         4'b0110: row<=16'b0100010000010000:
41
                                                //8
         4'b0111: row<=16'b000000000000000000:
42
         4'b1000: row<=16'b00000000000000000:
                                                //9
43
         4'b1001: row<=16'b0001000100100100:
                                                //10
44
                                                //11
         4'b1010: row<=16'b0111011011111111:
45
                                                //12
         4'b1011: row<=16'b11011111100101001:
46
         4'b1100: row<=16'b0111011001011010:
                                                //13
47
         4'b1101: row<=16'b001111111111110100:
                                                //14
48
                                                //15
         4'b1110: row<=16'b01011111101011010:
49
         4'b1111: row<=16'b1001000001010001:
                                                //16
50
         default: row<=16'b00000000000000000:
51
         endcase.
5.2
         end
53
      end
```



总结

- 可变分频器的设计
- ② 宏功能模块的使用
- ❷ 点阵屏的工作原理