实验八 正弦信号发生器的设计

一、实验目的

- 1. 熟悉 QuartusII 软件的相关操作,掌握数字电路设计的基本流程。
- 2. 掌握用 Quartus II 软件中的 MegaWizard 命令定制 IP 模块。
- 3. 了解嵌入式逻辑分析仪 SignalTap II 的使用。

二、实验原理

正弦信号发生器如图 1 所示,包含两个部分:一个部分:ROM 的地址发生器,由 6 位计数器担任;一个正弦数据 ROM,由 LPM_ROM 模块构成。LPM_ROM 底层是 FPGA 中 EAB 或 M4K 等模块。地址发生器的时钟 CLK 的输入频率 f0 与每周期的波形数据点数(在此选择 64 点),以及 D/A 输出的频率 f 的关系是:f=f0/64




图 1 正弦信号发生器结构框图

三、实验内容

- 1. 建立一个存储正弦信号数据的 mif 文件。
- 2. 用 Quartus II 软件中的 MegaWizard 命令定制一个 ROM 模块,存储正弦信号数据。
 - 3. 用 Verilog 语言设计一个 6 位计数器产生地址信号,并调用 ROM 子模块。
- 4. 通过时钟边沿的驱动来加载存放在 ROM 中的数据,送到输出端口,实现正弦信号数据的输出。
 - 5. 通过嵌入式逻辑分析仪窗口察看 ROM 数据中读到的数据。
 - 6. 利用 FPGA 中 ROM 的在系统数据读写测试。

四、引脚分配情况

下表为 B-ICE-EDA/SOPC 开发实验平台引脚分配表

设计端口	芯片引脚	开发平台模块
clk	T1	50M 主时钟
dout[0]		不接外设
dout[1]		
dout[2]		
dout[3]		
dout[4]		
dout[5]		
dout[6]		
dout[7]		

五、实验步骤

1. 创建工程

在D盘中新建一个文件夹D:\singt,此文件夹用于存放整个工程。

2. 新建*. mif 文件

在菜单中选择 File—〉New,选择 Memory Initialization File。单击 OK 按钮 后产生 ROM 数据文件大小选择窗口。参数如图 1 所示。




图 1

单击 OK 按钮。将出现如图 2 所示的空的 mif 数据表格。

Mif1.mif								
Addr	+0	+1	+2	+3	+4	+5	+6	+7
0	0	0	0	0	0	0	0	0
8	0	0	0	0	0	0	0	0
16	0	0	0	0	0	0	0	0
24	0	0	0	0	0	0	0	0
32	0	0	0	0	0	0	0	0
40	0	0	0	0	0	0	0	0
48	0	0	0	0	0	0	0	0
56	0	0	0	0	0	0	0	0

图 2

将波形数据填入此表中,完成后,将此文件保存为 romd.mif.

🤁 romd.mif								
Addr	+0	+1	+2	+3	+4	+5	+6	+7
0	255	254	252	249	245	239	233	225
8	217	207	197	186	174	162	150	137
16	124	112	99	87	75	64	53	43
24	34	26	19	13	8	4	1	0
32	0	1	4	8	13	19	26	34
40	43	53	64	75	87	99	112	124
48	137	150	162	174	186	197	207	217
56	225	233	239	245	249	252	254	255

图 3

3. 定制 LPM_ROM 元件

在设计正弦信号发生器前,必须首先完成存放波形数据 ROM 文件。

在 Tools 打开 MegaWizard Plug-In Manager 初始对话框,产生如图所示的界面,选择编辑宏功能模块,如图 4~图 10 所示设置参数:




图 4





图 5







图 7







图 9



设置完成后,按Finish结束。

*注意:

在菜单 Assignments 中选择 Setting 项, 在弹出的对话框中选中 Default Parameters 项。按图 11 进行设置。




图 11

4. 完成顶层设计

用 Verilog 设计 6 位二进制计数器,做为 ROM 的地址发生器。请同学们自己完成 count6b.v.

打包生成符号元件 count6b.v, 便于后面设计调用。

点击 File->Create/Update->Create Symbol Files for Current File, 如图 12 所示。




图 12

新建一个 bdf 文件,选择符号元件 counter6b 和 data_rom. 用原理图方式完成顶层设计。如图 13 所示。




图 13




图 14

5. 编译

完成对 VHDL 文件或原理图的编辑后,进行编译。选择菜单中的 进行编译,编译成功后,会出现编译成功的提示信息。

6. 功能仿真

我们通过波形图仿真来验证我们的设计。对正弦信号发生器进行功能仿真。 建立 singt.vwf 波形仿真文件。

加入节点 CLK 和 DOUT。分别对输入设置激励。得到如图 15 的波形。




图 15

7. 引脚锁定(引脚绑定)

Assignments—〉Pins,设置引脚。

8. 使用 SignalTap II 测试波形

1) 创建一个新的 STP 文件


File—〉New,在 New 窗口中选择 SignalTap II File,单击 OK 按钮,即出现 SignalTap II 编辑窗口。

2)参数设置

在 SignalTapII 编辑窗口(图 16)中右键单击 Instance 栏(左上方)中的 auto_signaltap_0, 把它改为本项目名 sin_gnt。在图 16 左下栏中的空白处双击鼠标左键, 弹出 Node Finder 的窗口,单击 List 按钮可以得到相关的信号名,把需要观察的信号调入。注意,调入信号的数量应根据实际需要来决定,如果调入过多没有必要观察的信号,将导致 ELA 过多占用 FPGA 芯片资源。

采样深度 1K,采用时钟是信号源的时钟 CLK,触发位置是中点触发,触发信号是地址发生器的最高位 Q1[5],上升沿触发。如图 16 所示。

设置好后,选择 Save 以保存文件,保存文件为: sin.stp。如果出现"Do you want to enable SignalTap II...",选择"是"就可以激活 SignalTap II...。






图 16

3) 编译并下载:

启动全程编译,编译完成后 SignalTapII 的观察窗口会自动打开。然后 SignalTapII 的观察窗口右上脚设置 Hardware 为 USB-Blaster,并点击 Scan Chain,

最后点击 将编译好的*.sof 文件下载到 FPGA 器件。如图 17 所示。




图 17

4) 启动 SignalTapII 进行采样与分析

选中 Instance 中的项目名 sin_gnt, 然后单击 Autorun Analysis , 启动 SignalTap II, 点击左下角 data 页,这时就可以观察到来自实验板上 FPGA 内部的实测波形。如图 18-19 所示。

*注意: 选中 DOUT,点击鼠标右键,将输出 DOUT 的 Bus Display Format 设置成 Unsigned Line Chart.




图 18




图 19

9. 用在系统存储器数据读写编辑器修改数据

打开在系统存储单元编辑窗口,Tools-〉In System Memory Content Editor 项,右键单击左上方的数据文件名 ROM1,选择菜单中的 Read Data from In-System Memory 项。如图 20-21 所示。




图 20




图 21

编辑波形数据,如将最前面的 4 个 8 位数据都改写为 11H,再右键单击左上方的数据名 ROM1,选择弹出的下拉菜单中的 Write Data to In-System Memory 项,,即可将编辑后所有的数据通过 JTAG 口下载于 FPGA 中的 LPM-ROM。如图 22 所示。

```
□ 0 rom1:

0000000 11 11 11 11 11 15 EF E9 E1 D9 CF C5 BA AE A2 96 89 7C 70 63 57 000014 4B 40 35 2B 22 1A 13 0D 08 04 01 00 00 01 04 08 0D 13 1A 22 000028 2B 35 40 4B 57 63 70 7C 89 96 A2 AE BA C5 CF D9 E1 E9 EF F5 00003C F9 FC FE FF
```

图 22

修改完数据再用 SignalTap II 观察变化后的实时波形。如图 23 所示。




图 23

扩展要求:

- 1. 实现三角波、锯齿波、方波信号发生器。
- 2. 实现多种信号发生器,SW1=0,选择输出正弦波,SW1=1,选择输出三角波。