
#### 一. 异步 FIFO



电路receiver如图所示。其中clk\_w和clk\_r是异步时钟,其频率基本一致,但存在极小的误差。

transmitter:接收data\_i的数据并写入FIF064x8。若发现overflow,则找出data\_i序列中的null数据(0x00)。若发现null则丢弃,不写入FIF0,直到overflow消失。

receiver: 从FIF0中读出数据并从data\_o送出。若发现underflow,则停止读操作,向data\_o送出null数据,直到underflow消失。

### 1. 模块功能代码:

```
//异步FIFO,未考虑时钟同步,用NULL处理
   module FIFO asyn 64x8 NULL #(
3
        //param
4
                                           //数据深度 (2^6)
           parameter DEPTH = 6,
                                           //每个数据的宽度(8位)
5
           parameter WIDTH = 8,
 6
           parameter MAX COUNT = (1 << DEPTH), //存储器中的数据个数 (2^6)
7
           parameter NULL = 8'b0
8
        ) (
        //input
                                       //写时钟
10
            input wr clk,
            input rd clk,
                                       //读时钟
11
           input wr rstn,
12
                                       //写复位(低电平有效)
                                       //读复位(低电平有效)
13
           input rd rstn,
14
           input wr en,
                                       //写使能
                                       //读使能
15
           input rd en,
                                       //写入的数据
16
           input [WIDTH-1:0] wr data,
17
18
        //output
                                       //FIFO将满,75%(影响写入,在写时钟端判断)
19
           output reg wr overflow,
            output reg rd_underflow,
                                       //FIFO将空, 25% (影响读出, 在读时钟端判断)
20
           output reg [WIDTH-1:0] rd_data, //读出的数据
21
22
        //output for test
           output reg [DEPTH-1:0] wr_ptr, //写指针,指向下一个要写的位置
23
            output reg [DEPTH-1:0] rd_ptr, //读指针,指向下一个要读的位置
24
                                       //计数FIFO中的数据个数
25
            output reg [DEPTH-1:0] count
26
27
28
29
        //定义读写指针
        reg [DEPTH-1:0] wr ptr; //写指针, 指向下一个要写的位置
        reg [DEPTH-1:0] rd ptr; //读指针, 指向下一个要读的位置
31
32
33
34
        //定义FIFO存储器
35
        reg [WIDTH-1:0] fifo mem [MAX COUNT-1:0]; //共有64个8bits数据的存储器
```

```
1/5
38
         always @ (posedge wr_clk or negedge wr_rstn) //写控制端异步复位
         begin
40
             if(!wr rstn) wr ptr <= 0;</pre>
             else if (wr en &&!wr overflow) //写使能有效且FIFO未满时可写
41
42
             begin
43
                 fifo mem[wr ptr] <= wr data;
44
                 wr ptr <= wr ptr + 1'b1;
45
             end
             else if(wr en && wr overflow) //当overflow时找出输入数据中的NULL进行丢弃,直到overflow消失
46
47
             begin
48
                 if (wr_data == NULL)
49
                 begin
50
                     wr ptr <= wr ptr;
51
                 end
52
                 else
53
                 begin
54
                     fifo mem[wr ptr] <= wr data;
55
                     wr_ptr <= wr_ptr + 1'b1;
                 end
56
57
             end
58
             else wr ptr <= wr ptr;
59
          end
60
         //读
61
         always @ (posedge rd_clk or negedge rd_rstn) //读控制端异步复位
62
63
         begin
64
             if(!rd rstn) rd ptr <= 0;
65
             else if(rd en && !rd underflow) //读使能有效且FIFO未空时可读
66
             begin
                 rd data <= fifo_mem[rd_ptr];</pre>
67
68
                 rd ptr <= rd ptr + 1'b1;
69
             end
             else if(rd_en && rd_underflow) //当underflow时停止读数据,直接送出NULL,直到underflow消失
70
71
             begin
                 rd data <= NULL;
73
                 rd_ptr <= rd_ptr;
74
             end
             else rd_ptr <= rd_ptr;</pre>
75
76
78
         //数据个数计数
79
         always @ (*)
         begin
81
             if(!wr_rstn | !rd_rstn) count = 0;
82
83
                 count = wr ptr - rd ptr;
84
         end
85
86
         //更新标志位overflow和underflow
         always @ (*)
         begin
89
             wr overflow = count[(DEPTH-1)-:2] == 2'b11; //count高两位是11时, 说明数据个数>=48 (75%)
             rd underflow = count[(DEPTH-1)-:2] == 2'b00; //count高两位是11时, 说明数据个数<16(25%)
90
91
92
93
     endmodule
```

**2. 模块测试代码:** 先从 0 写 FIFO,直到写指针递增为 63,再将 FIFO 读空到 underflow 状态;设读时钟的频率高于写时钟;将读/写指针以及计数器输出,方便调试。

```
1 //FIFO asyn 64x8 NULL testbench
     `timescale 1ns/lns
     module FIFO asyn 64x8 NULL tb;
       reg wr_clk;
        reg rd_clk;
        reg wr_rstn;
        reg rd rstn;
        reg wr en;
        reg rd en;
        reg [7:0] wr_data;
        wire wr_overflow;
        wire rd_underflow;
        wire [7:0] rd data;
        wire [5:0] wr_ptr;
        wire [5:0] rd ptr;
        wire [5:0] count;
        FIFO asyn 64x8 NULL FIFO asyn 64x8 NULL test(
        //input
                                            //写时钟
            .wr_clk(wr_clk),
            .rd_clk(rd_clk),
                                            //读时钟
            .wr rstn(wr rstn),
                                            //写复位(低电平有效)
            .rd rstn(rd rstn),
                                            //读复位(低电平有效)
            .wr_en(wr_en),
                                            //写使能
            .rd_en(rd_en),
                                            //读使能
                                            //写入的数据
            .wr_data(wr_data),
        //output
                                           //FIFO将满, 75% (影响写入, 在写时钟端判断)
            .wr_overflow(wr_overflow),
            .rd underflow(rd_underflow),
                                           //FIFO将空, 25% (影响读出, 在读时钟端判断)
            .rd data (rd data),
                                            //读出的数据
        //output_for_test
           .wr_ptr(wr_ptr), //写指针,指向下一个要写的位置
            .rd_ptr(rd_ptr), //读指针,指向下一个要读的位置
                            //计数FIFO中的数据个数
            .count (count)
        );
```

2

3

4

5

6

7

8

10

11 12

13

15 16

17

18

19 20 21

22

23

24

25

26

27

28

29

31

32

33

34

35 36

37

38

39

```
always #25 wr clk = ~wr clk;
42
            always #20 rd_clk = ~rd_clk;
43
44
            initial begin
45
                 wr en = \frac{0}{1}; rd en = \frac{0}{1}; wr rstn = \frac{1}{1}; rd rstn = \frac{1}{1}; wr data = \frac{8'b0}{b0}; wr clk = \frac{0}{1}; rd clk = \frac{0}{1};
46
            #10 wr rstn = 0; rd rstn = 0;
47
            #20 wr_rstn = 1; rd_rstn = 1;
48
49
            @ (negedge wr clk);
50
            wr data = 10;
51
            wr en = 1;
53
            @ (negedge wr clk);
54
            wr_data = 20;
55
            @ (negedge wr clk);
56
            wr data = 30;
57
            @ (negedge wr clk);
58
            wr data = 40;
59
            @ (negedge wr_clk);
60
            wr data = 50;
61
            @ (negedge wr_clk);
62
            wr data = 60;
63
            @ (negedge wr_clk);
64
            wr data = 70;
65
            @ (negedge wr_clk);
66
            wr_data = 80;
67
            @ (negedge wr_clk);
68
            wr data = 90;
69
            @ (negedge wr clk);
70
            wr data = 100;
71
            @ (negedge wr clk);
72
            wr data = 110;
73
74
            @ (negedge wr clk);
75
            wr en = 0;
76
77
            @ (negedge rd clk);
78
            rd_{en} = 1;
79
            #80
          @ (negedge rd clk);
                                 117
                                            @ (negedge wr clk);
                                                              154
                                                                          wr data = 220:
          rd en = 0;
                                            wr data = 205;
                                                                          @ (negedge wr clk);
                                            @ (negedge wr clk);
                                                               156
                                                                          wr data = 221;
                                                                                               192
                                                                                                            @(negedge wr_clk);
          @ (negedge wr_clk);
                                            wr data = 20\overline{6};
                                                                          @ (negedge wr clk);
          wr_data = 120;
                                                                                              193
                                                                                                            wr data = 0;
                                            @ (negedge wr clk);
                                                                          wr data = 222;
          wr en = 1;
                                            wr_data = 207;
                                                                                               194
                                                                          @ (negedge wr clk);
          @ (negedge wr_clk);
                                            @ (negedge wr_clk);
                                                                                               195
                                                                                                            @ (negedge rd clk);
                                                               160
                                                                          wr data = 223;
          wr data = 130;
87
                                            wr data = 208;
                                                               161
                                                                          @ (negedge wr_clk);
                                                                                               196
                                                                                                            rd en = 1;
          @ (negedge wr_clk);
88
                                            @ (negedge wr_clk);
                                                               162
                                                                          wr data = 224;
                                                                                               197
                                                                                                            #600;
          wr data = 140;
                                            wr data = 209;
                                                               163
                                                                          @ (negedge wr_clk);
          @ (negedge wr_clk);
                                                                                               198
90
                                 127
                                            @ (negedge wr clk);
                                                               164
                                                                          wr_data = 225;
          wr data = 15\overline{0};
                                                                                                            @ (negedge rd_clk);
91
                                                                                               199
                                                               165
166
                                                                          @ (negedge wr clk);
          @ (negedge wr_clk);
                                            @(negedge wr_clk);
92
                                                                                                            rd en = 0;
                                                                          wr_data = 226;
93
          wr_data = 160;
                                            wr_data = 211;
                                                               167
94
          @ (negedge wr_clk);
                                            @ (negedge wr_clk);
                                                                          @ (negedge wr_clk);
                                                                                               202
95
          wr data = 170;
                                            wr data = 212;
                                                               169
                                                                          wr data = 0;
                                            @ (negedge wr clk);
                                                                                               203
                                                                                                            @ (negedge wr clk);
96
          @ (negedge wr_clk);
                                                                          @ (negedge wr_clk);
                                 134
                                            wr data = 213;
97
          wr data = 180;
                                                                                               204
                                                                                                            wr en = 0;
                                                                          wr_data = 0;
                                            @ (negedge wr clk);
98
          @ (negedge wr_clk);
                                                                                               205
                                            wr_{data} = 214;
99
          wr data = 190;
                                                                          @ (negedge wr clk);
                                                                                               206
                                                                                                            @ (negedge wr clk);
                                 137
                                            @ (negedge wr_clk);
          @ (negedge wr_clk);
                                                               174
                                                                          wr data = 227:
                                                                                               207
                                                                                                            wr data = 236;
                                            wr_data = 215;
0.1
          wr data = 200;
                                                                          @ (negedge wr clk);
                                                                                               208
          @ (negedge wr clk);
                                                                          wr data = 228;
                                 140
                                            @ (negedge wr clk);
                                                                                               209
          wr data = 201:
                                                                          @ (negedge wr clk);
                                 141
                                            wr data = 0;
04
          @ (negedge wr clk);
                                                                                               210
                                                                                                            @ (negedge rd clk);
                                 142
                                            @ (negedge wr clk);
          wr data = 202;
                                                                          @ (negedge wr_clk);
                                                                                               211
                                                                                                            rd en = 1;
                                            wr_data = 0;
                                 143
          @(negedge wr_clk);
                                                                          wr_data = 230;
                                                                                               212
                                 144
                                                                                                            #1920
          wr_data = 203;
                                                                          @ (negedge wr_clk);
                                 145
                                            @ (negedge wr_clk);
                                                                                               213
                                                                                                            @ (negedge rd clk);
                                                                          wr data = 231;
                                 146
                                            wr data = 216;
                                                                                               214
                                                                                                            rd_{en} = 0;
09
          @ (negedge rd clk);
                                                                          @ (negedge wr_clk);
                                            @ (negedge wr clk);
                                 147
                                                               184
                                                                                               215
          rd en = 1;
                                 148
                                                                          wr data = 232;
                                            wr data = 217;
                                                                          @(negedge wr_clk);
                                                                                              216
          #40
                                            @ (negedge wr clk);
          @ (negedge rd_clk);
                                                                          wr data = 233;
                                                                                                            #50 $finish;
                                                                                               217
                                                                          @ (negedge wr_clk);
          rd en = 0;
                                            @ (negedge wr_clk);
                                                                                               218
                                                                                                            end
                                                                          wr data = 23\overline{4};
14
                                            wr_data = 219;
                                                                                               219
                                                                          @(negedge wr_clk);
15
          @ (negedge wr_clk);
                                            @ (negedge wr_clk);
```

220

wr data = 235;

 $wr_{data} = 220;$ 


endmodule

## 3. ModelSim 仿真结果及分析:

154


wr data = 204;

16




在 FIFO 中数据量为 11 时, underflow 为 1, 此时读数据读到的不是 FIFO 中的数据, 而是 NULL (0), 此时读指针也不+1


在 FIFO 中数据量为 16 时, underflow 变成 0




在 FIFO 中数据量为 22 时,underflow 为 0,此时 rd\_data 读取了 FIFO 中的第一个数据 10,读指针也+1。之后继续往 FIFO 中写入数据




在 FIFO 中数据量为 48 时,overflow 为 1,此时 wr\_data 中的 NULL 信号不能被写入 FIFO,写指针不变。对比 overflow 为 0 时,wr\_data 中的 NULL 可以写入 FIFO,写指针+1



在 overflow 状态下开始连续读取数据,不写入(因为 wr\_data 为 NULL),FIFO 中的数据量递减(count),最先存入 FIFO 的数据依次读到 rd\_data。当数据量递减到 47 时,overflow 为 0,wr\_data 中的 NULL 可以写入 FIFO,由于时钟不同步会产生毛刺,稳定后读写同时进行,数据量为 47 不变。



不断读出数据,不写入(写指针不变,读指针递增,计数器递减)。可以看出,读到了在 overflow 为 0 时写入 FIFO 的 NULL 数据。




当 FIFO 中的数据量为 15 时,underflow 为 1,读出的数据 rd\_data 不再是 FIFO 中的数据,而是变成 NULL,读指针不变,FIFO 中的数据量也不减少。

### 4. 存在的问题:

标志位的产生会有不稳定状态出现,是由于时钟不同步造成的。改进时可以利用两级同步延迟的方法,进行跨时钟域同步。

# 二. 异步接口 SRAM 建模



1. 功能模块代码:对多个信号之间分别进行时序分析,利用 notifier。

```
//异步接口SRAM建模,时序检查
 2
      `timescale 1ns/1ns
 3
    module SRAMSP 1Kx8 #(
 4
         parameter width = 8,
 5
         parameter addr = 10,
 6
         parameter depth = (1 << addr)</pre>
 7
     ) (
 8
          inout wire [width-1:0] data,
9
          input wire [addr-1:0] address,
10
          input wire cs,
11
          input wire rd,
12
          input wire wr,
13
14
          output reg re c2a
15
          //output reg re w2c,
16
          //output reg re_r2c,
17
          //output reg re w2d,
18
          //output reg sk_a2c,
19
          //output reg sk_c2w,
20
          //output reg sk c2r,
21
          //output reg wid data,
22
          //output reg sk w2d
23
24
25
          reg [width-1:0] mem[depth-1:0];
26
          assign data = (!cs && !rd)? mem[address] : 'bz;
27
         reg [width-1:0] data reg;
28
29
          always @ (negedge wr)
              if(!cs) mem[address] <= data;</pre>
```

```
specify
33
              $setup( posedge cs, negedge address, 2, se c2a);
34
              //$recovery(posedge wr, posedge cs, 1, re_w2c);
35
             //$recovery(posedge rd, posedge cs, 1, re_r2c);
36
             //$recovery(posedge wr, negedge data, 1, re_w2d);
37
             //$skew(posedge address, negedge cs, 2, sk_a2c);
38
             //$skew(negedge cs, negedge wr, 1, sk_c2w);
39
              //$skew(negedge cs, negedge rd, 1, sk_c2r);
40
              //$width(posedge data, 4, 0, wid data);
41
              //$skew(negedge rd, posedge data, 5, sk w2d);
42
          endspecify
43
          always @ (se c2a)
45
          data_reg = 8'bx;
46
47
          assign data = data_reg;
48
49
     endmodule
```

#### 2. 测试模块代码:

```
1
      `timescale lns/lns
 2
      `include"SRAMSP 1Kx8.v"
 3
     module SRAMSP_1Kx8_tb;
 4
          wire [7:0] data;
 5
          reg [9:0] address;
 6
          reg cs;
 7
          reg rd;
 8
          reg wr;
 9
10
          wire re c2a;
11 \square
          //wire re_w2c;
12
          //wire re_w2d;
13
          //wire sk_a2c;
14
          //wire sk_c2w;
15
          //wire wid_data;
16
          //wire sk_w2d;
17
          //wire re r2c;
18
          //wire sk c2r;
19
20
          wire clk;
21
          reg en;
22
          reg data0;
23
24 SRAMSP 1Kx8 SRAMSP 1Kx8 test (
25
          .data (data),
26
          .address (address),
27
          .cs(cs),
28
          .rd(rd),
29
          .wr (wr),
30
          .re_c2a(re_c2a)
```

```
//.re_w2c(re_w2c),
32
          //.re_w2d(re_w2d),
          //.sk a2c(sk_a2c),
33
34
          //.sk c2w(sk c2w),
          //.wid data(wid data),
36
          //.sk_w2d(sk_w2d),
          //.re_r2c(re_r2c),
          //.sk_c2r(sk_c2r)
39
40
41
          assign data = !wr? data0 : 4'bz;
42
43
          and #(0.8, 0.2) (clk, en, !clk);
44
45
          initial begin
46
              data0 = 0; en = 0; address = 0; cs = 1; rd = 1; wr = 1;
              data0 = 1; en = 1; address = 5; cs = 1; rd = 1; wr = 0;
47
48
              data0 = 1; en = 0; address = 5; cs = 0; rd = 0; wr = 1;
              data0 = 0; en = 1; address = 0; cs = 1; rd = 1; wr = 0;
49
50
              data0 = 1; en = 0; address = 0; cs = 1; rd = 1; wr = 0;
             data0 = 0; en = 1; address = 5; cs = 0; rd = 0; wr = 1;
51
52
              data0 = 1; en = 0; address = 0; cs = 1; rd = 1; wr = 0;
53
              data0 = 0; en = 1; address = 0; cs = 1; rd = 0; wr = 1;
54
          #20 $finish;
55
          end
56
57
      endmodule
```


#### 3. ModelSim 仿真结果及分析:

对 setup、skew、width 分别选取一例进行分析。

>2

>1


Valid data



不翻转。

时差大于2时,notifier(sk\_a2c)进行翻转,小于2时





data1的宽度等于2或3时,均小于4,notifier(wid\_data) 进行翻转; data1 宽度大于4时不翻转。