

# Conjuntos de instruções de microprocessadores

Arquitetura ARMv7

João Canas Ferreira

Novembro de 2018



# Tópicos

- 1 Arquitetura do conjunto de instruções
- 2 Codificação de instruções ARMv7
- 3 Programação em Assembly
- 4 Definição e utilização de sub-rotinas

Contém figuras de “Computer Organization and Design”, D. Patterson & J. Hennessey, 3ª. ed., MKP

1 Arquitetura do conjunto de instruções

2 Codificação de instruções ARMv7

3 Programação em Assembly

4 Definição e utilização de sub-rotinas

# Dois princípios

▢ Os computadores atuais seguem dois princípios-chave:

- 1 Instruções são representadas como números;
- 2 Programas (sequências de instruções) são guardados em memória, tal como dados.

▢ Programas podem ser fornecidos como ficheiros (de dados binários): os dados são as instruções do programa.

▢ Esses programas podem ser executados em computadores que aceitem o mesmo conjunto de instruções codificadas da mesma maneira: *compatibilidade binária*.

▢ Um programa (A) também pode ser executado por outro programa (V), que *interpreta* as instruções de A: V é um *simulador* ou uma *máquina virtual*.

▢ **Questão:** Como codificar as instruções?

- critérios (tipos de instruções, tipos de dados, modelo de execução)
- formatos

# Código-máquina e código assembly

▣ O código de um programa pode ser representado por números: *código-máquina*.

Exemplo (em hexadecimal, ARMv7):

023081E0

000095E5

046083E4

▣ Código simbólico para instruções (mnemónicas): *assembly code*

O mesmo exemplo:

add R3, R2, R1

ldr R0, [R5]

str R6, [R3], #4

▣ Conversão de código *assembly* para código-máquina também é feita por um programa: *assembler*

▣ O código-máquina difere entre processadores de famílias diferentes. O código-máquina de um Xeon é diferente do código-máquina de um processador Cortex-A5.

# Modelo de programação

▣➡ O modelo de programação de um microprocessador é definido por:

- ① modelo de execução
- ② conjunto de instruções
  - ① classes (ou tipos) de instruções
  - ② modos de especificação de operandos (endereçamento)
- ③ registos
  - ① de uso geral
  - ② dedicados (de uso específico)

▣➡ Modelo de execução:

- ① inicializar PC (*program counter*)
- ② obter instrução da posição PC da memória
- ③ executar instrução e atualizar PC
- ④ repetir a partir de 2

▣➡ ARMv7: o registo R15 é o PC.

# Classes de instruções

▢▢▢▢ ➡ As classes de instruções mais comuns são:

- ① Operações aritméticas com números inteiros
  - adição, subtração, multiplicação, divisão
- ② Operações lógicas sobre conjuntos de bits (números sem sinal)
  - AND, OR, NOR, deslocamentos (*shift*)
- ③ Transferências de dados
  - leitura e escrita de dados em memória
- ④ Alteração do fluxo (sequencial) de execução
  - saltos condicionais e comparações
  - saltos incondicionais
  - execução de sub-rotinas

▢▢▢▢ ➡ As instruções de salto têm explicitamente a função de alterar o valor do PC.

# Modos de endereçamento

▮➡ Modos de endereçamento = modos de especificação dos operandos

Os mais comuns são:

- ① **imediato:** o valor (constante) está incluído na instrução.
- ② **registo:** o valor está num registo; a instrução inclui a especificação do registo.
- ③ **direto:** a instrução inclui o endereço da posição de memória.
- ④ **indireto** (via registo): o registo contém o endereço da posição de memória onde está o valor; a instrução especifica o registo.
- ⑤ **indireto** com deslocamento constante: instrução especifica registo e um valor constante: a posição de memória é obtida por soma do valor constante com o conteúdo do registo.  
(É uma generalização da categoria anterior.)
- ⑥ **relativo ao PC:** a instrução inclui constante a adicionar ao valor de PC.



# Classificação segundo a origem dos operandos

Mem.	Max. ops.	Arquitetura	Exemplos
0	3	reg-reg	ARM, MIPS, SPARC
1	2	reg-mem	IBM 360/370, Intel 80x86
2	2	mem-mem	VAX
3	3	mem-mem	VAX

Tipo	Vantagens	Desvantagens
reg-reg	Codificação simples, comprimento único. Geração de código simplificada. Duração similar.	Número de instruções elevado. Programas mais compridos.
reg-mem	Acesso a dados sem “load” em separado. Tendem a ter boa densidade de codificação.	Operandos não são equivalentes. Duração varia com a localização dos operandos. Pode restringir o número de registos codificáveis.
mem-mem	Programas compactos. Não ocupa registos com resultados temporários.	Comprimento de instruções muito variável. Complexidade de instruções muito variável. Acesso a memória é crítico.

► As duas principais características que diferenciam arquiteturas com registos de uso genérico são:

- 1 número de operandos: 2 ou 3
- 2 quantos operandos podem residir em memória: de 0 a 3

# Tipos de operandos

▢➡ Tipos comuns de operandos:

① números inteiros de:


- 4 bytes (1 palavra)
- 2 bytes (meia palavra, *half-word*)
- 1 byte

② números de vírgula flutuante:

- 4 bytes (precisão simples *single*, *float*)
- 8 bytes (precisão dupla, *double*)

▢➡ A interpretação dos dados e o seu tamanho são definidos pela instrução usada para os processar. O programador e/ou o compilador são responsáveis pela utilização coerente das instruções.

▢➡ Endereço de memória do item especifica **a posição do primeiro byte**.



▢➡ Regras de **alinhamento** típicas:

- palavra: só endereços múltiplos de 4
- meia palavra: só endereços múltiplos de 2
- byte: qualquer endereço

1 Arquitetura do conjunto de instruções

2 Codificação de instruções ARMv7

3 Programação em Assembly

4 Definição e utilização de sub-rotinas

# Caraterísticas das instruções ARMv7

- ➡ Conjunto de instruções reduzido (RISC = **R**educed **I**nstruction **S**et **C**omputer)
- ➡ Organização **reg-reg**
- ➡ Acesso a memória:
  - apenas **ldr** (leitura:  $\text{CPU} \leftarrow \text{MEM}$ ) e **str** (escrita:  $\text{MEM} \leftarrow \text{CPU}$ )
- ➡ Instruções lógicas e aritméticas com 3 registos (2 operandos e 1 resultado)
- ➡ Conjunto de instruções “ortogonal”:
  - Onde pode ser usado um registo, pode ser usado qualquer outro (quase sempre).
- ➡ Todas as instruções têm 32 bits de comprimento
- ➡ Endereços válidos:  $2^{32}$  bytes ( $2^{30}$  palavras)
- ➡ 16 registos (0-15) de 32 bits: 0, 1, etc.  
Uso especial:  $15 \equiv \text{PC}$ ,  $14 \equiv \text{LR}$  (Link register) para sub-rotinas
- ➡ Registo de estado: CPSR (*Current Processor Status Register*)

# Utilização convencional dos registos

- ▣ Sub-rotinas devem ser escritas de forma independente da sua invocação/utilização (por programas **escritos separadamente**): modularidade.
- ▣ A **interoperabilidade** das sub-rotinas requer o uso de **convenções de utilização dos registos** (*calling conventions*), que variam com o conjunto de instruções e, possivelmente, com o sistema operativo usado.  
Estas regras fazem parte da *interface binária de programas* (ABI = *Application Binary Interface*)
- ▣ Convenções de utilização de registos numa sub-rotina para ARMv7:
  - 0-3: uso sem restrições; são usados para passar os argumentos de uma sub-rotina  
0 contém o resultado da sub-rotina.
  - 4-9: conteúdo deve ser preservado (valor inicial igual a valor final)
  - 13: reservado para gestão de uma pilha de dados.
  - LR guarda o endereço de retorno de uma sub-rotina

# Subconjunto de instruções armV7a (I)

Operação	Sintaxe	Significado
adição	<code>add dest, op1, op2</code>	$\text{dest} \leftarrow \text{op1} + \text{op2}$
subtração	<code>sub dest, op1, op2</code>	$\text{dest} \leftarrow \text{op1} - \text{op2}$
subtração inversa	<code>rsub dest, op1, op2</code>	$\text{dest} \leftarrow \text{op2} - \text{op1}$
E-lógico bit-a-bit	<code>and dest, op1, op2</code>	$\text{dest} \leftarrow \text{op1 AND op2}$
OU-lógico bit-a-bit	<code>orr dest, op1, op2</code>	$\text{dest} \leftarrow \text{op1 OR op2}$
OU exclusivo bit-a-bit	<code>eor dest, op1, op2</code>	$\text{dest} \leftarrow \text{op1 XOR op2}$
E-lógico e negação bit-a-bit	<code>bic dest, op1, op2</code>	$\text{dest} \leftarrow \text{op1 AND (NOT op2)}$
deslocamento lógico para a esquerda	<code>lsl dest, op1, op2</code>	$\text{dest} \leftarrow \text{op1} \ll \text{op2}$
deslocamento lógico para a direita	<code>lsr dest, op1, op2</code>	$\text{dest} \leftarrow \text{op1} \gg \text{op2}$
deslocamento aritmético para a direita	<code>asr dest, op1, op2</code>	$\text{dest} \leftarrow \text{op1} \gg \text{op2 (sinal)}$
rotação para a direita	<code>ror dest, op1, op2</code>	
rotação para a direita com carry	<code>rrx dest, op1, op2</code>	
transferência	<code>mov dest, op1</code>	$\text{dest} \leftarrow \text{op1}$
transferência e negação	<code>mvn dest, op1</code>	$\text{dest} \leftarrow \text{NOT}(\text{op1})$
carregar endereço	<code>adr dest, etiqueta</code>	$\text{dest} \leftarrow \text{endereço associado à etiqueta}$

## Subconjunto de instruções ARMv7A (II)

Operação	Sintaxe	Significado
transf. de memória	<code>ldr dest, [op1, offset]</code>	$\text{dest} \leftarrow \text{Mem}[\text{op1} + \text{offset}]$
transf. de memória (byte)	<code>ldrb dest, [op1, offset]</code>	$\text{dest} \leftarrow \text{Mem}[\text{op1} + \text{offset}]$
transf. para memória	<code>str fonte, [op1, offset]</code>	$\text{Mem}[\text{op1} + \text{offset}] \leftarrow \text{fonte}$
transf. para memória (byte)	<code>strb fonte, [op1, offset]</code>	$\text{Mem}[\text{op1} + \text{offset}] \leftarrow \text{fonte}$
comparação aritmética	<code>cmp op1, op2</code>	flags como em $\text{op1} - \text{op2}$
comparação negada	<code>cmn op1, op2</code>	flags como em $\text{op1} + \text{op2}$
comparação lógica	<code>tst op1, op2</code>	flags como em $\text{op1} \text{ AND } \text{op2}$
comparação igualdade lógica	<code>teq op1, op2</code>	flags como em $\text{op1} \text{ XOR } \text{op2}$
salto incondicional	<code>b alvo</code>	$\text{PC} \leftarrow \text{alvo}$
salto condicional	<code>b{cond} alvo</code>	se {cond} é verdadeira, $\text{PC} \leftarrow \text{alvo}$

► Os valores de {cond} estão na página seguinte. Os valores dos indicadores (*flags*) são afetados pelas instruções de comparação.

► As instruções começam **sempre** em posições cujos endereços são **múltiplos de 4**.

## O registo de indicadores

➡ O registo CPSR contém quatro bits que podem ser afetados pelo resultado de uma instrução. (Indicadores de condição ou *flags*)

Nome	Comportamento
N	$N \leftarrow 1$ quando o resultado da operação é negativo, senão $N \leftarrow 0$ .
Z	$Z \leftarrow 1$ quando o resultado da operação é 0, senão $N \leftarrow 0$ .
C	$C \leftarrow 1$ quando a operação resulta em transporte do MSB, senão $N \leftarrow 0$ .
V	$V \leftarrow 1$ se a operação resulta em overflow, senão $N \leftarrow 0$ .

Os sufixos {cond} correspondem às seguintes condições:

Sufixo	<i>Flags</i>	Significado	Sufixo	<i>Flags</i>	Significado
EQ	$Z=1$	igual	VC	$V=0$	sem overflow
NE	$Z=0$	diferente	HI	$C=1$ e $Z=0$	maior (sem sinal)
CS ou HS	$C=1$	maior ou igual (s/s)	LS	$C=0$ ou $Z=1$	menor ou igual (s/s)
CC ou LO	$C=0$	menor que (s/s)	GE	$N=V$	maior ou igual (c/s)
MI	$N=1$	negativo	LT	$N \neq V$	menor que (c/s)
PL	$N=0$	positivo ou 0	T	$Z=0$ e $N=V$	maior que (c/s)
VS	$V=1$	overflow (c/s)	LE	$Z=1$ e $N \neq V$	menor ou igual (c/s)