



Projet LC-3

Lefranc Joaquim, Skoda Jérôme



Fonctionnalités implémentées

✓ BR	✓ ADD	✓ LD	✓ NOP
✓ JSR	✓ AND	✓ LDR	✗ RTI
✓ JSRR	✓ RETB	✓ LDI	
✓ JMP	✓ SETB	✓ ST	
✓ RET	✓ NOT	✓ STR	
✓ TRAP	✓ LEA	✓ STI	



Explications des éléments

AddUnit :

Fait toutes les additions d'**offset/PC/BaseR** en fonction de ce qu'a besoin l'instruction en cour.

Exemple:

JSR: PC + Offset11

STR: BaseR + Offset6

Il est composé d'un additionneur prenant deux arguments.

Les équations en logique combinatoire ont été faite à partir de ce tableau (Voir tableau).

L'ALU n'utilise pas l'addUnit donc nous avons choisi les argument qui nous arrange le plus pour les équations logique:

Arg1:

Offset11 = JSR

Offset9 = $\overline{14} + 13.15$

Offset6 = $13.14.\overline{15}$

0 = $\overline{13.14}.\overline{JSR}$

Arg2:

$$PC = \overline{14} + \overline{12}.13.15 + JSR$$

$$BaseR = \overline{13}.15 + 14.\overline{15}.JSR$$

$$O = 12.14.15$$
DecodeIR :

Choisi les actions à effectuer en fonction de l'instruction en cour.

LoadMem: Selectionne MemOUT dans le writeSelector

$$LoadMem = 12.13 + 13.\overline{15} + 13.\overline{14}$$

LoadAddUnit: Selectionne le resultat calculé par le addUnit dans le writeSelector

$$LoadAddUnit = \overline{12}.14.15$$

WriteR7: Indique l'on écrit dans le Registre n°7 (prioritaire sur BaseR) et selectionne PC dans le writeSelector

$$WriteR7 = 12.13.14.15 + \overline{12}.\overline{13}.14.\overline{15}$$

Arith: Selectionne le resultat de l'ALU dans le writeSelector

$$Arith = 12.\overline{13} \text{ (AND, ADD, NOT, RETB SETB)}$$

WriteReg: Indique que l'on écrit dans le registre

$$WriteReg = 12.\overline{13} + \overline{12}.13 + 12.14.15 + \overline{13}.14.\overline{15}$$

Jump: Indique au RegPC que l'on jump

$$Jump = \overline{12}.\overline{13} + 12.13.14.15$$

UseCondition: Indique au RegPC que l'on utilise les condition nzp

$$UseCondition = \overline{12}.\overline{13}.\overline{14}.\overline{15} \text{ (juste BR)}$$

Load: Indique au RAMCtrl (uniquement) que l'on va lire une valeur

$$Load = \overline{12}.13.\overline{15} + 12.\overline{13}.\overline{14}.\overline{15} + 13.\overline{14}.15$$

Store: Indique au RAMCtrl (uniquement) que l'on va stocker une valeur

$$Store = 12.13.\overline{15} + 12.13.\overline{14}.15$$

DoubleIndirection: Indique au RAMCtrl ET au GetAddr que l'on va faire une double indirection

$$DoubleIndirection = 13.\overline{14}.15$$

WriteSelector :

Permet de choisir ce que l'on écrit dans le registre.

Valeur possible:

- Resultat de l'alu
- PC
- Memout
- Resultat de l'addUnit

RegPC :

Gestion du PC

A chaque front descendant de exec:

Si $\text{jump} \cdot \text{UseCondition} \cdot \text{TestNZP} + \text{jump} \cdot \overline{\text{UseCondition}}$

$\text{PC} \leftarrow \text{Resultat add Unit}$

Sinon

$\text{PC} \leftarrow \text{PC} + 1$

GetAddr :

Choisi l'adresse de la RAM à lire ou écrire

Valeur de sorti:

	Si DoubleIndirection	Sinon
Exec	regAddrIndirection	resultat addUnit
Post Exec	PC	PC
Fetch	PC	PC
Post Fetch	resultat addUnit	resultat addUnit

Pour effectuer la double indirection, un registre est utilisé contenant l'addr.

Au front descendant de post-Fetch . DoubleIndirection:

$\text{regAddrIndirection} \leftarrow \text{MemOUT}$

RamCtrl :

Active / Desactive l'écriture ou la lecture de la RAM

	<i>Lecture</i>	<i>Ecriture</i>
<i>Exec</i>	<i>Si load</i>	<i>Si Store</i>
<i>Post Exec</i>	0	0
<i>Fetch</i>	1	0
<i>Post Fetch</i>	<i>Si DoubleIndirection</i>	0

NZP :

Calcule du NZP:

N: $RES[15] \cdot \overline{Z}$

Z: $Or(RES[15..0])$

P: $\overline{RES[15]} \cdot \overline{Z}$

Test de saut:

testN = $IR[11] \cdot N$

testZ = $IR[10] \cdot Z$

testP = $IR[9] \cdot P$

testNZP = $testN + testZ + testP$

Set/Reset bit :

Si set:

$Out = DataIn + (1 \ll bit\ n)$

Sinon (si reset)

$Out = DataIn \cdot \overline{(1 \ll bit\ n)}$



Tableaux de Karnaugh

AddUnit

IR [15, 14] \ IR [13, 12]	00	01	11	10
	00	01	11	10
00	0	0	0	0
01	0	0	0	0
11	1	0	0	1
10	0	0	0	0

Double indirection

IR [15, 14] \ IR [13, 12]	00	01	11	10
	00	01	11	10
00	0	0	0	0
01	0	0	0	0
11	0	0	0	0
10	0	0	1	1

Jump

IR [15, 14] \ IR [13, 12]	00	01	11	10
	00	01	11	10
00	1	0	0	0
01	1	0	0	0
11	1	0	1	0
10	1	0	0	0

Load

IR [15, 14] \ IR [13, 12]	00	01	11	10
	00	01	11	10
00	0	0	0	1
01	0	0	0	1
11	0	0	1	0
10	0	0	1	1

LoadMem

IR [13, 12]					
IR [15, 14]		00	01	11	10
		00	01	11	10
00	0	0	0	1	1
01	0	0	0	1	1
11	0	0	0	1	0
10	0	0	0	1	1

Store

IR [13, 12]					
IR [15, 14]		00	01	11	10
		00	01	11	10
00	0	0	0	1	0
01	0	0	0	1	0
11	0	0	0	0	0
10	0	0	0	1	0

WriteR7

IR [13, 12]					
IR [15, 14]		00	01	11	10
		00	01	11	10
00	0	0	0	0	0
01	1	0	0	0	0
11	0	0	0	1	0
10	0	0	0	0	0

WriteReg

IR [13, 12]					
IR [15, 14]		00	01	11	10
		00	01	11	10
00	0	0	1	0	1
01	1	1	1	0	1
11	0	0	1	1	1
10	-	1	0	1	1

Arg1

IR [13, 12]					
IR [15, 14]		00	01	11	10
		00	01	11	10
00	PC	-	PC	PC	
01	JSR: PC JSRR: BaseR	-	BaseR	BaseR	
11	BaseR	-	Vide	PC	
10	-	-	PC	PC	

Arg2

IR [13, 12]					
IR [15, 14]		00	01	11	10
		00	01	11	10
00	9	-	9	9	
01	JSR: 11 JSRR: 0	-	6	6	
11	0	-	9 ou 11	9	
10	-	-	9	9	