

# Projet LG3

Lefranc Joaquim, Skoda Jérôme



### **Tableaux de Karnaugh**

Ad	$\square$	H	ln	i	+
AU	u	U	П	I	L

IR [13, 12]				
IR [15, 14]	00	01	11	10
00	0	0	0	0
01	0	0	0	0
11	1	0	0	1
10	0	0	0	0

### Double indirection

IR [13, 12]				
IR [15, 14]	00	01	11	10
00	0	0	0	0
01	0	0	0	0
11	0	0	0	0
10	0	0	1	1

# Jump

IR [13, 12] IR [15, 14]	00	01	11	10
00	1	0	0	0
01	1	0	0	0
11	1	0	1	0
10	1	0	0	0

### Load

IR [13, 12] IR [15, 14]	00	01	11	10
00	0	0	0	1
01	0	0	0	1
11	0	0	1	0
10	0	0	1	1

## LoadMem

IR [13, 12] IR [15, 14]	00	01	11	10
00	0	0	1	1
01	0	0	1	1
11	0	0	1	0
10	0	0	1	1

# Store

IR [13, 12] IR [15, 14]	00	01	11	10
00	0	0	1	0
01	0	0	1	0
11	0	0	0	0
10	0	0	1	0

## WriteR7

✓ IR [13, 12]	V V I I C I V				
IR [15, 14]	00	01	11	10	
00	0	0	0	0	
01	1	0	0	0	
11	0	0	1	0	
10	0	0	0	0	

# WriteReg

✓ IR [13, 12]		I		
IR [15, 14]	00	01	11	10
00	0	1	0	1
01	1	1	0	1
11	0	1	1	1
10	-	1	0	1

Ara1

Arg I				
IR [15, 14]	00	01	11	10
00	PC	-	PC	PC
01	JSR: PC JSRR: BaseR	-	BaseR	BaseR
11	BaseR	-	Vide	PC
10	-	-	РС	PC

# Arg2

✓ IR [13, 12]	I			
IR [15, 14]	00	01	11	10
00	9	-	9	9
01	JSR: 11 JSRR: 0	-	6	6
11	0	-	9 ou 11	9
10	-	-	9	9

### **Explications des éléments**



#### AddUnit:

Fait toutes les additions d'**offset/PC/BaseR** en fonction de ce qu'a besoin l'instruction en cour.

Exemple:

JSR: PC + Offset11 STR: BaseR + Offset6

Il est composé d'un additionneur prenant deux arguments. Les équations en logique combinatoire ont été faite à partir de ce tableau (Voir tableau).

L'ALU n'utilise pas l'addUnit donc nous avons choisi les argument qui nous arrange le plus pour les équations logique:

#### Arg1:

Offset11 = JSR Offset9=  $\overline{14}$  + 13.15 Offset6= 13.14. $\overline{15}$ 0=  $\overline{13}$ .14. $\overline{JSR}$ 

#### Arg2:

PC= 14+12.13.15+JSR BaseR=13.15+14.15.JSR 0=12.14.15

#### DecodeIR:

Choisi les actions à effectuer en fonction de l'instruction en cour.

**LoadMem:** Selectionne MemOUT dans le writeSelector LoadMem=12.13+13.15+13.14

**LoadAddUnit:** Selectionne le resultat calculé par le addUnit dans le writeSelector LoadAddUnit=12.14.15

**WriteR7:** Indique l'on ecrit dans le Registre n°7 (prioritaire sur BaseR) et selectionne PC dans le writeSelector PC WriteR7=12.13.14.15+ $\overline{12}$ . $\overline{13}$ .14. $\overline{15}$ 

**Arith:** Selectionne le resultat de l'ALU dans le writeSelector  $Arith=12.\overline{13}$  (AND, ADD, NOT, RETB SETB)

WriteReg: Indique que l'on ecrit dans le registe WriteReg=12.13+12.13+12.14.15+13.14.15

**Jump:** Indique au RegPC que l'on jump Jump=12.13+12.13.14.15

**UseCondition:** Indique au RegPC que l'on utilise les condition nzp  $UseCondition=\overline{12}.\overline{13}.\overline{14}.\overline{15}$  (juste BR)

**Load:** Indique au RAMCtrl (uniquement) que l'on va lire une valeur  $Load=\overline{12}.13.\overline{15}+12.\overline{13}.\overline{14}.\overline{15}+13.\overline{14}.15$ 

**Store:** Indique au RAMCtrl (uniquement) que l'on va stoquer une valeur  $Store=12.13.\overline{15}+12.13.\overline{14}.15$ 

**DoubleIndirection:** Indique au RAMCtrl ET au GetAddr que l'on va faire une double indirection

DoubleIndirection=13.14.15

#### WriteSelector:

Permet de choisir ce que l'on ecrit dans le registre.

Valeur possible:

- Resultat de l'alu
- PC
- Memout
- Resultat de l'addUnit

#### RegPC:

Gestion du PC

A chaque front descendant de exec:

Si jump . UseCondition . TestNZP + jump . UseCondition

PC <- Resultat add Unit

Sinon

PC <- PC+1

#### GetAddr:

Choisi l'adresse de la RAM à lire ou ecrire

#### Valeur de sorti:

	Si DoubleIndirection	Sinon
Exec	regAddrIndirection	resultat addUnit
Post Exec	PC	PC
Fetch	PC	PC
Post Fetch	resultat addUnit	resultat addUnit

Pour effectuer la double indirection, un registre est utilisé contenant l'addr.

Au front descendant de post-Fetch . DoubleIndirection: regAddrIndirection <- MemOUT

#### RamCtrl:

Active / Desactive l'ecriture ou la lecture de la RAM

	Lecture	Ecriture
Exec	Si load	Si Store
Post Exec	0	0
Fetch	1	0
Post Fetch	Si DoubleIndirection	0

#### NZP:

Calcule du NZP:

N: RES[15].  $\overline{Z}$ 

**Z:** Or(RES[15..0])

**P:** RES[15] . Z

*Test de saut:* 

testN= IR[11] . N

testZ= IR[10] . Z

**testP**= IR[9] . P

testNZP= testN + testZ + testP

### Set/Reset bit:

Si set:

Out = DataIn + (1 << bit n)

**Sinon** (si reset)

Out = DataIn .  $\overline{(1 \ll bit n)}$ 



### Fonctionnalités implémentées



**₩** ADD

**₩** LD

**₩** NOP

**₩** JSR

**₩** AND

**₩** LDR

RTI

**JSRR** 

**₩** RETB

**₩** LDI

**₩** JMP

SETB

ST

RET

**₩** NOT

**STR** 

**₩** TRAP

**W** LEA

**STI**