Pontifícia Universidade Católica de Minas Gerais Instituto de Ciências Exatas e Informática - ICEI Arquitetura de Computadores I

ARQ1 - Preparação 01

Tema: Sistemas de Numeração e circuitos combinatórios

Caio Faria Diniz - 793605

QUESTÃO 01 -

A) Expressão Canônica para SoP(a,b,c,d):

SoP(a,b,c,d) = m2+m4+m7+mB+mC

Temos então:

a'b'cd' + a'bc'd '+ a'bcd + ab'c'd + abc'd'a'b'cd' + a'bc'd' + a'bcd + ab'c'd + abc'd'a'b'cd' + a'bc'd' + a'bcd + ab'c'd + abc'd'

B) Expressão Canônica para PoS(A,B,C,D):

 $PoS(A,B,C,D) = M0 \cdot M1 \cdot M3 \cdot M5 \cdot M6 \cdot M8 \cdot M9 \cdot MA \cdot MD \cdot ME \cdot MF$

Temos então:

(a+b+c+d).(a+b+c+d').(a+b+c'+d).(a+b'+c+d).(a+b'+c'+d').(a'+b+c+d).(a'+b+c+d').(a'+b'+c'+d').(a'+b

C) Simplificação de Mintermos pelo Mapa de Karnaugh (SoP simplificado):

SoP simplificado(a,b,c,d) = b'd '+ ac'

D) Simplificação de MAXTERMOS pelo Mapa de Karnaugh (PoS simplificado):

PoS simplificado(A,B,C,D) = (b+d).(a'+c)

E) Expressão SoP equivalente com portas NAND:

SoP NAND(a,b,c,d) = NAND duplamente negada de (b'd'+ac')

F) Expressão PoS equivalente com portas NOR:

PoS NOR(A,B,C,D) = NOR duplamente negada de (b+d).(a'+c)

QUESTÃO 02 -

A tabela-verdade gerada pela função Verilog é:

x	у	s (f(x,y))
0	0	0
0	1	1
1	0	0
1	1	0

QUESTÃO 03 -

A tabela-verdade gerada pela expressão com MUX é:\

а	b	С	f(a,b,c)
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	1
1	0	1	0
1	1	0	1
1	1	1	0

QUESTÃO 04 -

A soma em binário de 2310(10) (em complemento de 2) e 56(8) é:

23(10) + 56(8) = 00010111(2) + 00111000(2) = 01001111(2) (79(10))

QUESTÃO 05 -

A tabela-verdade gerada pela expressão: NAND(XOR(a,b),NOR(NOT(a),NOT(b)))

а	b	f(a,b)
0	0	1
0	1	1
1	0	1
1	1	0