Машинно-зависимые языки программирования, лекция **7**

Каф. ИУ7 МГТУ им. Н. Э. Баумана, 2024 г.

RISC-архитектура

Ранние архитектуры процессоров (комплексные, CISC (Complex instruction set computer)):

- большее количество команд;
- разные способы адресации для упрощения написания программ на ассемблере;
- поддержка конструкций языков высокого уровня.

Недостатки: на практике многие возможности CISC используются компиляторами ЯВУ ограниченно, а их поддержка затратна.

RISC (reduced instruction set computer):

- сведение набора команд к простым типовым;
- большее количество регистров (возможно, за счёт общего упрощения архитектуры);
- стандартизация формата команд, упрощение конвейеризации.

Семейство процессоров ARM

Свыше 90% рынка процессоров для мобильных устройств ARMv1 – 1985 г.

Современные версии архитектуры - ARMv7 (32-разрядная), ARMv8 (64-разрядная).

ARMv9 - перспективная архитектура с поддержкой векторных инструкций SVE2.

Профили: Classic, Microcontroller, Real-time, Application (последняя буква в архитектуре) Регистры общего назначения ARMv8.1:

- R0-R29 (Xnn 64-разрядный алиас, Wnn 32-разрядный алиас младшей половины)
- SP
- LR (R30) (регистр связи)
- РС (счётчик команд)

Профили ARM

Указывается в последней букве архитектуры (например, -А).

- Application поддерживает виртуальную память с помощью блоков управления памятью;
- Microcontroller отсутствуют блоки управления памятью;
- Real-time поддержка режима реального времени;
- Classic (не реализуется, был основным профилем до архитектуры v6).

Режимы исполнения

AArch64 (2011 год):

- 64-разрядные инструкции;
- поддержка 32-разрядных.

AArch32:

- 32-разрядные инструкции;
- инструкции Thumb32.

Режимы ARM

- User mode обычный режим выполнения программ. В этом режиме выполняется большинство программ.
- Fast Interrupt (FIQ) режим быстрого прерывания (меньшее время срабатывания).
- Interrupt (IRQ) основной режим прерывания.
- System mode защищённый режим для использования операционной системой.
- Abort mode режим, в который процессор переходит при возникновении ошибки доступа к памяти (доступ к данным или к инструкции на этапе prefetch конвейера).
- Supervisor mode привилегированный пользовательский режим.
- Undefined mode режим, в который процессор входит при попытке выполнить неизвестную ему инструкцию

Уровни исключений ARMv8

- ELO (user) пользовательские программы
- EL1 (kernel) ядро ОС
- EL2 (hypervisor) гипервизоры виртуальных машин
- EL3 (secure monitor) наиболее привилегированный уровень

Наборы команд ARM

- А32 (32-разрядные)
- Thumb (16-разрядные, более компактные)
- Thumb2 (16- и 32-разрядные)
- А64 (32-разрядные)

Расширения

- VFP v1-v5
- SIMD, NEON, SVE
- AES, SHA

Current Program Status Register (CPSR)

Bits	Name	Function
[31]	N	Negative condition code flag
[30]	Z	Zero condition code flag
[29]	С	Carry condition code flag
[28]	V	Overflow condition code flag
[27]	Q	Cumulative saturation bit
[26:25]	IT[1:0]	If-Then execution state bits for the Thumb IT (If-Then) instruction
[24]	J	Jazelle bit
[19:16]	GE	Greater than or Equal flags
[15:10]	IT[7:2]	If-Then execution state bits for the Thumb IT (If-Then) instruction
[9]	E	Endianness execution state bit: 0 - Little-endian, 1 - Big-endian
[8]	А	Asynchronous abort mask bit
[7]	I	IRQ mask bit
[6]	F	FIRQ mask bit
[5]	Т	Thumb execution state bit
[4:0]	М	Mode field

Быстрые (FIQ) и обычные (IRQ) прерывания

Fast interrupt - режим для получения данных от оборудования, минимизирующий задержки:

- скорость обработки выше;
- допустима работа только одного обработчика единовременно;
- может быть только одно;
- обработчик может устанавливаться непосредственно по адресу вектора;
- не может вызывать другие прерывания.

Standart interrupt - все прочие прерывания.

Базовые команды ARM

Команды пересылки данных: LDR, STR, MOV

Арифметические команды: ADD, SUB, MUL

Команды деления отсутствуют. Замена для деления на константу - умножение на заранее вычисленную степень 2, затем сдвиг.

Побитовые операции: ANR, ORR, XOR, LSLS, LSRS, ASR, ROR, RRX...

Команда сравнения СМР

Команды ветвления B, BL, BLX, Bnn

- В (Branch) переход
- BL (Branch with link) переход с сохранением адреса возврата в LR
- BLX переход с переключением системы команд
- BEQ, BNE, BLT, BLE, BGT, BGE...

Допускаются команды push lr, pop pc.

Вызов программного прерывания

SWI immed_8 (0..255)

Переводит процессор в Supervisor mode, CPSR сохраняется в Supervisor Mode SPSR, управление передаётся обработчику прерывания по вектору.

Архитектура VLIW. Эльбрус-8С

VLIW (very large instruction word) - продолжение идей RISC для многопроцессорных систем. В каждой инструкции явно указывается, что должно делать каждое ядро процессора.

Эльбрус-8С:

- 8 ядер
- в каждом ядре 6 арифметико-логических каналов со своими АЛУ и FPU, до 24 операций за такт

Широкая команда Эльбруса

Широкая команда - набор элементарных операций, которые могут быть запущены на исполнение в одном такте.

Доступны:

- 6 АЛУ (возможности различны)
- Устройство передачи управления
- 3 устройства для операций над предикатами
- 6 квалифицирующих предикатов
- 4 устройства асинхронного для команд чтения данных
- 4 32-разрядных литерала для констант

Определяющие свойства архитектуры "Эльбрус"

- Регистровый файл (рабочие регистры) 256 регистров (32 для глобальных данных и 224 для стека процедур)
 - механизм регистровых окон: вызывающая подпрограмма выделяет вызываемой область в своём регистровом окне; на начало указывает регистр WD
 - пространство регистров подвижной базы пространство в текущем окне, на начало указывает регистр BR
- Предикатный файл 32 регистра со значениями true/false
- Подготовка передачи управления (disp) подготовка к переходам при ветвлении для исключения задержек
- Асинхронный доступ к массивам