

Prof. Romuald Mosqueron

> Prof. Olivier Auberson

# Laboratoire d'architecture des ordinateurs semestre printemps 2023 - 2024

# Microarchitecture FORWARDING Analyse

# Informations générales

Ce laboratoire n'est pas évalué mais il est cependant demandé de rendre votre travail sur Cyberlearn. Le rendu pour ce laboratoire sera par groupe de deux.



⚠ N'oubliez pas de sauvegarder et d'archiver votre projet à chaque séance de laboratoire

NOTE: Nous vous rappelons que si vous utilisez les machines de laboratoire situées au niveau A, il ne faut pas considérer les données qui sont dessus comme sauvegardées. Si les machines ont un problème nous les remettons dans leur état d'origine et toutes les donnés présentes sont effacées.

# Objectifs du laboratoire

L'objectif est de comprendre le fonctionnement d'un processeur dit pipeliné avec forwarding. Vous recevrez le processeur complet en version pipeliné avec forwarding et des programmes à exécuter. Il vous sera demandé d'analyser le fonctionnement du processeur avec le pipeline et forwarding.

Vous devez exécuter les différents programmes et tracer les chronogrammes correspondant.

### **Outils**

Pour ce laboratoire, vous devez utiliser les outils disponibles sur les machines de laboratoire (A07/A09) ou votre ordinateur personnel avec la machine virtuelle fournie par le REDS.

## **Fichiers**

Vous devez télécharger à partir du site Cyberlearn un ".zip" contenant un répertoire «workspace» où vous trouverez :

- processeur\_ARO2\_hazard\_detection\_student.circ : Le fichier de travail Logisim
- main.S: fichier source du code assembleur pour tester le circuit
- Makefile: fichier contenant les directives d'assemblage
- **0X\_main.S** : Les différents programmes à tester.

Attention : Vous ne devez pas utiliser les fichiers du précédent laboratoire. Créez un nouveau répertoire.

⚠ Le fichier Makefile ne doit pas être modifié!

A Respectez l'architecture hiérarchique présentée dans le cours.

## Rendu

Pour ce laboratoire, vous devez rendre:


— les chronogrammes et les réponses aux questions.

Votre rendu ne sera pas évalué comme indiqué dans la planification des laboratoires.

# 1 Analyse et test du processeur avec forwarding

### 1.1 Analyse du processeur

Le processeur qui vous est fourni est pipeliné avec forwarding. Il a été modifié à partir du processeur que vous avez implémenté dans les laboratoires précédents. Certains changements ont du être opérés pour pouvoir supporter le forwarding.



Hazards Detection

FIGURE 1 – Croquis du processeur pipeliné avec forwarding

Afin d'optimiser la gestion des aléas, des chemins pour les données ont été ajoutés au circuit afin d'obtenir la nouvelle valeur des registres avant qu'elle soit écrite dans les registres comme sur la Figure 1.

#### **Indications**

Les valeurs qui proviennent d'une instruction mémoire ne peuvent pas être forwardées.

## 1.2 Test du processeur avec un programme

Utiliser le programme (01\_main.S) et tester l'exécution du programme dans le circuit Logisim avec les 2 modes de fonctionnement. Pour changer de mode, modifier la valeur de la constante du signal hazard\_detection\_mode dans le composant data\_hazard.

Dans les chronogrammes vous utiliserez les signaux suivants : clk, fetch/instr\_data\_o, et les signaux dans le composant decode/main\_control\_unit : dec\_instr, exec\_instr, mem\_instr, wrb\_instr, fetch\_en\_o, decode\_en\_o, execute\_en\_o, memory\_access\_en\_o, reg\_bank\_en\_o, puis les signaux dans le composant decode/main\_control\_unit/hazard\_detection/data\_hazard : no\_data\_hazard\_o, sel\_op1\_forward\_o, sel\_op2\_forward\_o, sel\_op\_mem\_forward\_o, puis les signaux dans la banque de registre : R0, R1, R2, R3, R4, SP, LR, PC.

Vous stopperez le chronogramme lorsque la dernière instruction a écrit sa valeur dans le registre.

#### Questions

- 1. Tracer les chronogrammes de l'éxecution du programme (01\_main.S) pour les 2 modes de fonctionnement.
- 2. Expliquer les 2 modes de fonctionnement?
- 3. Utiliser le mode avec la valeur de la constante =1 et tracer le chonogramme de l'éxecution du programme (03\_main.S).
- 4. Pourquoi observe t'on un arret pendant l'execution du programme avec le mode = 1 selectionné? Est-t-il normal qu'on observe un arret?

#### 1.3 Circuit data\_hazard

Des modifications ont été apportées au circuit data\_hazard pour créer les signaux sel\_op1\_forward\_s, sel\_op2\_forward\_s et sel\_op\_mem\_s. Ces signaux prennent les valeurs suivantes.

Valeur	Description
0	Il n'y pas de data forwarding possible ou nécessaire pour cette instruction
1	Data forwarding depuis le bloc EXECUTE
2	Data forwarding depuis le bloc MEMORY_ACCESS
3	Data forwarding depuis le bloc WRITE_BACK

**sel\_op1\_forward\_s** fait la sélection pour l'opérande 1. **sel\_op2\_forward\_s** fait la sélection pour l'opérand 2 et **sel\_op\_mem\_forward\_s** fait la sélection de la donnée pour les instructions mémoire.

#### Questions

- 5. Lors de la détection pour le forwarding, quel est l'utilité du signal sel\_mem\_i dans la détection? et pourquoi ce signal est utile?
- 6. Est-il nécessaire de faire un data forwarding depuis le stage WRITE\_BACK et pourquoi?
- 7. Quelles sont les conditions pour que le forwarding puisse avoir lieu?
- 8. Quelles sont les avantages et inconvénients du forwarding sur la gestion des aléas de données?

#### 1.4 Circuit execute

Le circuit Execute a été modifié pour que **operand\_1\_s** et **operand\_2\_s** soient séléctionnés avec les signaux **sel\_op1\_forward\_s** et **sel\_op2\_forward\_s** respectivement. La même chose est faite pour le signal **reg\_mem\_read\_data\_s** grâce au signal **sel\_op\_mem\_forward\_s**.

#### **Questions**

- 9. Que permet de réaliser les signaux **sel\_opX\_forward\_s** dans le circuit Execute?
- 10. Dans le circuit Execute, pourquoi il y a un registre connecté à l'entrée memory\_data\_out\_i?