

MARINHA DO BRASIL

CENTRO DE INSTRUÇÃO ALMIRANTE ALEXANDRINO



ELETRÔNICA DIGITAL II

MÓDULO EE-2004-0610

2º Revisão - 2020

ELETRÔNICA DIGITAL II

MARINHA DO BRASIL

CENTRO DE INSTRUÇÃO ALMIRANTE ALEXANDRINO

2020

FINALIDADE: DIDÁTICA

2ª REVISÃO

ATO DE APROVAÇÃO

APROVO, para emprego no Centro de Instrução Almirante Alexandrino, para as turmas do Quadro Técnico de Praças do CPA, dos Cursos de Aperfeiçoamento em Eletrônica, Eletricidade e Comunicações Interiores, o Guia de Estudo da disciplina ELETRÔNICA DIGITAL II.

Rio de Janeiro, RJ
Em 09 de setembro de 2020.

JOSE AFONSO BARBOZA LOBIANCO

Capitão-de-Fragata (REFº)

Coordenador de Cursos da Escola de Eletricidade e Eletrônica

ÍNDICE

	PÁGINAS
Folha de Rosto.....	I
Ato de Aprovação.....	II
Índice.....	IV
Introdução.....	V
 CAPÍTULO 1 - FAMÍLIAS DE CIRCUITOS LÓGICOS	
1.1 - Conceitos e parâmetros das famílias lógicas.....	1-1
1.2 - Blocos lógicos estruturados com diodos.....	1-10
1.3 - Blocos lógicos estruturados em circuitos integrados.....	1-12
1.4 - Família TTL.....	1-16
1.5 - Família CMOS.....	1-35
 CAPÍTULO 2 - CIRCUITOS MULTIPLEX, DEMULTIPLEX E MEMÓRIAS	
2.1 - Definições	2-1
2.2 - Geração de produtos canônicos.....	2-3
2.3 – Multiplex.....	2-7
2.4 – Demultiplex.....	2-13
2.5 - MUX e DEMUX utilizados na transmissão de dados.....	2-17
2.6 - Memórias.....	2-25
 CAPÍTULO 3 - CONVERSORES DIGITAIS/ANALÓGICOS E	
ANALÓGICOS/DIGITAIS	
3.1 - Conversores Digitais/Analógicos.....	3-1
3.2 - Conversores Analógicos/Digitais.....	3-15
3.3 - Geradores de formas de ondas digitais.....	3-18
 ANEXO A - Bibliografia.....	 A-1

INTRODUÇÃO

1 - PROPÓSITO

Esta publicação foi elaborada para dar uma orientação básica sobre Eletrônica Digital e seus circuitos.

Os assuntos nela contidos foram extraídos de publicações de fácil compreensão, preenchidos pelas exigências dos currículos, com o propósito de facilitar a aprendizagem por parte dos alunos. Entretanto, os complementos dos assuntos aqui elaborados serão melhor absorvidos pelos alunos aperfeiçoados, pela prática em suas unidades de trabalho, ou em função técnica assumida a bordo dos navios da MB.

2 - DESCRIÇÃO

Esta publicação está dividida em três capítulos. No capítulo 1 foram estudadas as Famílias de Circuitos Lógicos; no capítulo 2, Circuitos de Multiplex, Demultiplex e Memórias e no capítulo 3, os Conversores Digitais/Analógicos e Analógicos/Digitais.

3 - AUTORIA E EDIÇÃO

Esta publicação é de autoria do SO-ET (RRM) JOÃO MONROE RIBEIRO e foi elaborada e editada pelo SO (ET-REFº) PAULO RONALDO ANDRADE DOS SANTOS para aplicação no CENTRO DE INSTRUÇÃO ALMIRANTE ALEXANDRINO (CIAA).

4 - DIREITOS DE EDIÇÃO

Reservados para o CENTRO DE INSTRUÇÃO ALMIRANTE ALEXANDRINO.

Proibida a reprodução total ou parcial, sob qualquer forma ou meio.

5 - CLASSIFICAÇÃO

Esta publicação é classificada, de acordo com o EMA-411 (Manual de Publicações da Marinha) em: Publicação da Marinha do Brasil, não controlada, ostensiva, didática e manual.

CAPÍTULO 1

FAMÍLIAS DE CIRCUITOS LÓGICOS.

1.1 - CONCEITOS E PARÂMETROS DAS FAMÍLIAS LÓGICAS.

1.1.1 - Família de circuitos lógicos.

Entende-se por famílias de circuitos lógicos, os tipos de estruturas internas que nos permitem a confecção destes blocos em circuitos integrados.

Até aqui utilizamos os blocos lógicos sem nos preocuparmos com suas estruturas internas. Cada família lógica utiliza determinados componentes em seus blocos e, de acordo com estes, a família possuirá determinadas características relacionadas ao seu funcionamento prático.

Nas aulas subseqüentes, vamos abordar os principais conceitos envolvidos no estudo das **famílias de circuitos lógicos**. São tópicos que caracterizam parâmetros como os níveis de tensão e de corrente de entrada e saída, quantidade de blocos a serem conectados, tempo de resposta do bloco e seu fator de imunidade de ruído, ..etc.

1.1.2 - Tipos de famílias em escala tecnológica evolutiva.

As famílias utilizadas atualmente dentro da área de Eletrônica Digital são a **TTL** (Transistor-Transistor Logic) e a **CMOS** (Complementary Metal Oxide Semiconductor), porém derivam de uma série de famílias lógicas, hoje obsoletas.

Vamos relacionar, em escala tecnológica evolutiva, algumas famílias utilizadas anterior à família TTL:

- a) **DCTL** (Direct-Coupled Transistor Logic);
- b) **RTL** (Resistor-Transistor Logic);
- c) **RCTL** (Resistor-Capacitor Transistor Logic);
- d) **DTL** (Diode-Transistor Logic);
- e) **HTL** (High-Threshold Logic); e
- f) **ECL** (Emitter-Coupled Logic).

O estudo das características da maioria destas famílias citadas não faz sentido nos dias de hoje, a não ser que seja feito com aspectos de evolução histórica, mostrando a origem construtiva da tecnologia atual.

A família ECL, em particular, embora não tenha sido desenvolvida na atualidade, ainda é utilizada devido principalmente ao seu comportamento frente a situações que exigem alta velocidade de operação, característica típica desta família, sendo, porém, seu emprego restrito a aplicações específicas, não se caracterizando mais em série comercial.

Estudaremos nas próximas aulas, as famílias TTL e CMOS, e as respectivas famílias derivadas. Primeiramente vamos abordar alguns conceitos básicos para melhor compreensão e avaliação das mesmas.

1.1.3 – Níveis lógicos 0 e 1.

a) Introdução.

Anteriormente definimos nível **1** e nível **0**. Na realidade, esses níveis irão variar dentro de faixas. O nível **0** não precisa ser necessariamente **0**, mas, sim, uma tensão pequena abaixo de um certo valor máximo. O nível **1**, como foi definido, representa uma tensão, mas não precisa ser necessariamente um valor e, sim, uma faixa acima de um valor mínimo e abaixo de um valor máximo.

Conforme a tecnologia de construção do circuito interno, cada família ou versão derivada irá possuir uma faixa de trabalho para esses níveis, sendo especificações diferentes para entrada e saída de bloco.

Um outro parâmetro é o que trata de corrente. Quando um nível lógico **1** for aplicado a uma entrada de um bloco lógico, este irá consumir uma corrente. O mesmo ocorre quando a saída de um bloco lógico em nível **1** for conectado à entrada de outro. Haverá uma drenagem de corrente, na prática, limitada.

Da mesma forma, se for aplicado o nível **0** (potencial de terra) à entrada de um bloco lógico, haverá uma derivação de corrente, no sentido do bloco para o terminal, originada conforme as características do circuito do bloco. A saída, por sua vez, em nível **0**, irá também absorver uma corrente originária da entrada do bloco seguinte conectado.

1.1.4 - Parâmetros das famílias lógicas.

a) Terminologia dos níveis de tensões e de correntes.

Existe uma terminologia padrão empregada pelos principais fabricantes de circuitos integrados nos respectivos manuais, para designar estes parâmetros. Vamos apresentá-los e defini-los, a seguir:

I) V_{IL} (Low-level Input Voltage)

Valor de tensão máxima, que garante o nível **0** na entrada.

II) V_{OL} (Low-level Output Voltage)

Valor de tensão máxima, que garante o nível **0** na saída.

III) V_{IH} (High-level Input Voltage)

Valor de tensão mínima, que garante o nível **1** na entrada.

IV) V_{OH} (High-level Output Voltage)

Valor de tensão mínima, que garante o nível **1** na saída.

V) I_{IL} (Low-level Input Current)

Valor de corrente máxima que flui do bloco para sua entrada quando uma tensão de nível baixo (nível **0**) especificada é aplicada nessa entrada.

VI) I_{OL} (Low-level Output Current)

Valor de corrente máxima que uma saída pode receber quando ela estiver em nível lógico **0**.

VII) I_{IH} (High-level Input current)

Valor de corrente máxima que flui para a entrada de um bloco quando uma tensão de nível alto (nível **1**) especificada for aplicada nessa entrada.

VIII) I_{OH} (High-level Output Current)

Valor de corrente máxima que flui para a saída de um bloco lógico quando essa saída estiver em nível alto (nível **1**).

Obs.: os valores de I_{OL} e I_{OH} , enquanto não atingirem os valores máximos (fan-out), dependem da quantidade de portas ligadas à saída de uma outra..

Nos manuais, além dos limites de mínimo e máximo, conforme a definição do parâmetro, são encontrados os valores típicos de trabalho.

A Fig. 1.1(a) e (b), apresenta os diagramas relativos aos níveis de tensão definidos, tanto para a entrada como para a saída, de um mesmo bloco lógico.




Fig. 1.1 - Níveis de tensão.

Notamos que na região compreendida entre o valor máximo de nível **0** (V_{IL} e V_{OL}), e o valor mínimo de nível **1** (V_{IH} e V_{OH}) o nível lógico será indefinido.

A crescente popularidade dos circuitos digitais deve-se, em parte, à disponibilidade dos baratos circuitos integrados (CIs). Os fabricantes desenvolveram muitas famílias

de CIs digitais - grupos que podem ser utilizados juntos na construção de um sistema digital.

CIs digitais podem ser tanto da categoria bipolar quanto da unipolar. CIs digitais bipolares são fabricados com transistores bipolares, diodos e discretos. A família TTL é a mais popular dos CIs que utilizam tecnologia bipolar. CIs digitais unipolares são fabricados com transistores de efeito de campo de porta isolada (IGFETs ou MOSFET). A família CMOS é um grupo largamente utilizado de CIs baseado nesta tecnologia..

b) Fan-Out.

Até agora, trabalhamos com os blocos lógicos sem nos preocuparmos com o número de conexões feitas nas saídas.

Definimos **fan-out** ou **fator de carregamento** como sendo o número máximo de entradas lógicas que pode ser ligado à saída de um bloco lógico da mesma família. Se este fator for excedido na ligação da saída de um bloco às entradas de outros, os limites máximos de corrente serão ultrapassados acarretando principalmente a queda do nível 1 de saída.

O fan-out está relacionado com as correntes máximas de saída e de entrada dos blocos lógicos, podendo ser determinado no nível 0 e no nível 1.

$$\text{fan-out}_{(\text{nível } 0)} = I_{OL}/I_{IL} \quad \text{e} \quad \text{fan-out}_{(\text{nível } 1)} = I_{OH}/I_{IH}.$$

Os valores de corrente utilizados nas relações, são extraídas dos manuais comerciais.

c) Tempo de atraso de propagação (t_{pd}).

É definido como o tempo que um bloco lógico leva para responder, ou seja, passar do estado 1 para o estado 0 ou vice-versa. O t_{pd} quando vai do nível 0 para 1 é representado por t_{pLH} (Low to High), e quando vai de 1 para 0 por t_{pHL} (High to Low), seu valor é da ordem de nanossegundos (ns) e são medidos entre os pontos que representam 50% nas transições de entrada e saída. No geral, não possuem o mesmo valor, pois dependem das condições de carga capacitiva. O atraso de propagação é visto na Fig. 1.2 e seu valor médio, é:

$$t_{pd} = (t_{pLH} + t_{pHL})/2$$




Fig. 1.2 - Atrasos de propagação.

d) Imunidade ao ruído.

É a capacidade que os blocos de determinada família lógica possuem de não receber influências parasitas elétricas ou magnéticas, ou seja, uma quantidade de tensão de ruído que uma entrada pode tolerar sem causar a mudança falsa no estado de saída. Uma medida quantitativa da imunidade ao ruído é denominada **margem de ruído** e é visto na Fig. 1.3.

O circuito lógico responderá a qualquer entrada maior do que $V_{IH}(\min)$ como um nível lógico 1, e a tensões menores do que $V_{IL}(\max)$ como nível lógico 0. As tensões na faixa indeterminada produzirão resposta imprevisível e não deverão ser usadas.

Margem de ruído para o nível alto: $V_{NH} = V_{OH}(\min) - V_{IH}(\min)$.

Quando uma saída lógica em nível alto estiver acionando uma entrada de um circuito lógico, qualquer pulso de ruído negativo (spike) maior do que V_{NH} que apareça na linha de sinal pode fazer com que a tensão caia na faixa indefinida, onde uma operação imprevisível pode ocorrer.

Margem de ruído para o nível baixo: $V_{NL} = V_{IL}(\max) - V_{OL}(\max)$.

Quando uma saída lógica em nível baixo está acionando uma entrada lógica, qualquer pulso de ruído positivo (spike) maior do que V_{NL} pode fazer com que a tensão vá para a faixa indeterminada.




Fig. 1.3 - Margens de ruído.

e) Níveis de tensões inválidos.

Para operar adequadamente, os níveis de tensão de entrada de um circuito lógico devem ser mantidos fora da faixa indeterminada, veja Fig. 1.3. Elas devem ser menores do que $V_{IL}(\max)$ ou maiores do que $V_{IH}(\min)$. Uma tensão de entrada entre $V_{IL}(\max)$ e $V_{IH}(\min)$ é considerado um valor inválido, que produzirá uma resposta imprevisível e, portanto, deve ser evitada. Estes valores dependem de cada família de circuitos lógicos.

f) Requisitos de potência.

Todo CI necessita de uma quantidade de potência elétrica para operar, retirada de uma ou mais fontes ligadas ao circuito, V_{CC} para a família TTL e V_{DD} para a família CMOS. A quantidade de potência depende da quantidade de corrente I_{CC} que ele consome da fonte e que por sua vez, depende do estado lógico das saídas.

$$P = I_{CC} \cdot V_{CC}$$

Na Fig. 1.4(a) e (b), vemos as correntes I_{CCH} e I_{CCL} que em geral possuem valores diferentes, sendo a corrente média calculada levando-se em consideração que a porta passa metade do tempo em nível alto e a outra metade no nível baixo, então:

$$I_{CC}(\text{med}) = (I_{CCH} + I_{CCL})/2$$

Sendo assim, podemos calcular o consumo médio de potência, como:

$$P(\text{med}) = I_{CC}(\text{med}) \cdot V_{CC}$$




Fig. 1.4 - Correntes I_{CCH} e I_{CCL} .

g) Ação de fornecer e absorver correntes.

As famílias lógicas podem ser descritas de acordo com o modo como a corrente flui entre a saída de um circuito lógico e a entrada de um outro.

A Fig. 1.5(a), mostra a ação de fornecimento de corrente. Quando a saída da porta 1 está em **nível lógico alto**, ela fornece uma corrente I_{IH} para a entrada da porta 2, que funciona essencialmente como uma resistência para a terra. Assim, a saída da porta 1 funciona como uma **fornecedora** de corrente para a entrada da porta 2.

A Fig. 1.5(b), mostra a ação de **absorção** de corrente, onde o circuito de entrada da porta 2 está representado como uma resistência ligada a $+V_{CC}$. Quando a saída da porta 1 for para o **nível lógico baixo**, a corrente fluirá no sentido mostrado, do circuito de entrada da porta 2, através da resistência de saída da porta 1, para a terra. O circuito de saída que aciona a entrada da porta 2 deve ser capaz de absorver a I_{IL} vinda daquela entrada.

A distinção entre o fornecimento e a absorção de corrente é importante, e se torna mais aparente conforme examinamos nas diversas famílias lógicas.




Fig. 1.5 - Ação de fornecer (a) e absorver (b) correntes.


h) Encapsulamento de CIs.

Existe uma variedade de tipos de encapsulamento que diferem no tamanho físico, nas condições ambientais e de consumo de energia sobre os quais os dispositivos podem operar confiavelmente, e no modo pelo qual o encapsulamento do CI é montado na placa de circuito impresso.

I) Alguns tipos de encapsulamento

A) DIP (Dual-in line Package) - encapsulamento em linha dupla – Fig. 1.6(a).

É o mais antigo, seus pinos estão dispostos nos dois lados maiores do encapsulamento retangular e podem ser encaixados em soquetes ou em furos no circuito impresso. Observe a marcação (chanfro) e o sentido de contagem dos pinos.



a) DIP de 24 pinos.

b) QFP de 48 pinos.

Fig. 1.6 - Encapsulamentos de CIs.

B) QFP (Quad Flat Pack) - 4,5mm de altura, Fig. 1.6(b); **TQFP** (Thin Quad Flat Pack) – igual ao QFP porém mais fino, 1,6mm de altura); **PQFP** (Plastic Quad Flat Package) – Fig. 1.7(a) e **SOIC** (Small Outline Integrated Circuit) – Fig. 1.7(b).

Possuem pinos do tipo “asa de gaivotas” e são usados na **tecnologia de montagens em superfícies** (SMD). Os CIs deste tipo, são colocados na placa de circuito impresso por máquinas controladas por computadores e mantidos no lugar por uma pasta de solda; a placa inteira é posteriormente aquecida para realizar as conexões de soldagens.




Fig. 1.7 - Encapsulamentos de CIs.

C) PLCC (Plastic Leaded Chip Carrier) - possui pinos no formato da letra J, que se curvam sob o CI. Podem ser montados diretamente em placas de circuito impresso ou colocados em soquetes especiais. CIs que precisam ser substituídos com facilidade em reparos ou atualizados, como dispositivos lógicos programáveis e CPUs, de um modo geral usam este tipo de encapsulamento, Fig. 1.7(c).

D) PGA (Pin Grid Array)

CI é quadrado e os terminais saem por baixo, de modo a serem encaixados em um soquete apropriado. É um tipo de encapsulamento bastante usado pelos processadores atuais (Pentium III, IV, K7 e Duron), Fig. 1.8.




Fig. 1.8 - Encapsulamento PGA.

1.2 - BLOCOS LÓGICOS ESTRUTURADOS COM DIODOS.

1.2.1 - Lógica positiva e lógica negativa.

Definimos lógica positiva como aquela na qual o estado lógico 1 é superior ao estado lógico 0, o nível 1 será um valor positivo de tensão (+Vcc), e na lógica negativa, o nível 1 será um valor negativo de tensão (-Vcc).

Exemplo: **Lógica positiva:** 5 Volts = estado lógico 1 e 0 Volts = estado lógico 0

Lógica negativa: -5 Volts = estado lógico 1 e 0 Volts = estado lógico 0

1.2.2 - Circuito de porta “E” de lógica positiva e tabela verdade.

A Fig. 1.9 apresenta o circuito da porta E com terminais de entrada, estruturado para trabalhar em lógica positiva (a), e a tabela verdade (b).





Fig. 1.9 - Porta “E” de lógica positiva.

1.2.3 - Circuito de porta “E” de lógica negativa e tabela verdade.

A Fig. 1.10 apresenta o circuito da porta E para trabalhar em lógica negativa (a) e a tabela verdade (b).



(a) circuito


(b) tabela verdade

Fig. 1.10 - Porta “E” de lógica negativa.

Verificando os resultados finais (colunas S), concluímos que os circuitos se comportam como porta E, com saídas compatíveis conforme o tipo de lógica utilizada.

1.2.4 - Circuito de porta “OU” de lógica positiva e tabela verdade.

A Fig. 1.11 apresenta o circuito da porta OU com dois terminais de entrada, estruturado para trabalhar em lógica positiva (a), e a tabela da verdade (b)



(a) circuito

A	B	D1	D2	S
0	0	cortado	cortado	0
0	+5	cortado	conduz	+5
+5	0	conduz	cortado	+5
+5	+5	conduz	conduz	+5


(b) tabela verdade

Fig. 1.11 - Porta “OU” de lógica positiva.

1.2.5 - Circuito de porta “OU” de lógica negativa e tabela verdade.

A Fig. 1.12 mostra o circuito da porta OU com dois terminais de entrada, estruturado para trabalhar em lógica negativa (a) e a tabela verdade (b).

Os circuitos vistos em ambas as lógicas, foi simplificado, para atuar sem a fonte de alimentação, sendo o nível de saída obtido diretamente, a partir dos níveis aplicados às entradas.



(a) circuito

A	B	D1	D2	S
0	0	cortado	cortado	0
0	-5	cortado	conduz	-5
-5	0	conduz	cortado	-5
-5	-5	conduz	conduz	-5

(b) tabela verdade

Fig. 1.12 - Porta “OU” de lógica negativa.

Porta OU de lógica negativa (nível 0 = 0 e nível 1 = -5V)

1.3 - BLOCOS LÓGICOS ESTRUTURADOS EM CIRCUITOS INTEGRADOS.

1.3.1 – Construção.

Existe disponível toda uma série de circuitos lógicos básicos dispostos em CIs comerciais pertencentes às famílias TTL e CMOS.

Para a construção destes circuitos, a tecnologia TTL utiliza transistores bipolares, ou seja, comuns de junção NPN ou PNP. Já a tecnologia CMOS utiliza transistores unipolares, MOS complementares, do tipo N e do tipo P.

1.3.2 - Escalas de integração.

As escalas de integração, ou seja, a faixa relativa ao número de componentes por chip, são determinadas pela quantidade de portas ou dispositivos dentro do circuito integrado. Estas escalas recebem uma denominação apropriada conforme o número destes elementos existentes internamente. A Tab. 1.1 apresenta as escalas de integração com as respectivas densidades expressas em portas por chip.

Os circuitos integrados pertencentes às famílias TTL e CMOS enquadram-se nos níveis de integração SSI e MSI; já outros sistemas desta tecnologia (NMOS e PMOS) são utilizadas na implementação de sistemas mais complexos (microprocessadores, memórias de alta capacidade, etc.) de grande quantidade de chip, chegando hoje em alguns casos, na casa de milhões.

DESIGNAÇÃO	SIGNIFICADO	DENSIDADE (PORTAS POR CHIP)
SSI	Small Scale Integration	≤ 12
MSI	Medium Scale Integration	13 a 99
LSI	Large Scale Integration	100 a 999
VLSI	Very Large Scale Integration	1000 a 99.999
ULSI	Ultra Large Scale Integration	100.000 a 999.999
GSI	Giga Scale Integration	$\geq 1.000.000$

Tab. 1.1 – Escalas de integração.

1.3.3 - Dispositivos digitais típicos na escala de integração.

- a) **SSI** - Portas e flip-flops
- b) **MSI** - Somadores, contadores, decodificadores, codificadores, multiplexadores, demultiplexadores e registradores.
- c) **LSI** - Relógios digitais, pastilha de memórias menores e calculadoras.
- d) **VLSI** - Microprocessadores, pastilha de memórias maiores e calculadoras avançadas.
- e) **ULSI** - Microprocessadores avançados.

1.3.4 - Transistor bipolar como chave.

De acordo com a tensão aplicada à base, um transistor bipolar pode operar no corte ou na saturação, sendo estas duas situações análogas à chave aberta ou fechada. O circuito da Fig. 1.13 mostra a configuração básica de um transistor NPN operando como chave.

$$E = 0 \text{ ou } - (\text{negativo}) \rightarrow Q (\text{corte}) \text{ e } S = V_{ce} = +V_{cc}$$

$$E = +V_{cc} \rightarrow Q(\text{sat}) \text{ e } S = V_{ce} = 0,3V$$

As situações de corte e saturação são impostas pela polarização, ou seja, são obtidas em função do correto dimensionamento de R_c e R_b , e pela variação do ponto de trabalho em função da tensão aplicada entre a base e emissor do transistor. Para este circuito, o comando da chave será o potencial aplicado à entrada E, ou seja, tensão de base.




Fig. 1.13 - Transistor bipolar funcionando como chave.

1.3.5 - MOSFET como chave.

O transistor MOS, é um FET onde a porta é isolada por uma camada semicondutora de dióxido metálico.

Da mesma forma que um transistor bipolar, um MOSFET pode, conforme a polarização aplicada, atuar como uma chave aberta ou fechada. O princípio consiste em utilizar um MOSFET do modo indução ou enriquecimento (somente este modo pode ser usado como uma chave normalmente aberta), e aplicar uma tensão conveniente, conforme o tipo de transistor (canal N ou canal P), entre porta (gate - G) e fonte (source - S), obedecendo à polarização aplicada ao terminal dreno (drain - D). A Fig. 1.14(a) e (b), apresenta um MOSFET canal N, e o outro canal P. O símbolo mostra uma linha tracejada entre a fonte e o dreno para indicar que normalmente não há condução entre estes dois terminais. A tensão entre porta e fonte, V_{GS} , é usada para controlar a resistência entre dreno e fonte, isto é, a resistência do canal.

a) MOS canal N - temos sua condução de acordo com a polarização aplicada, Fig. 1.15:

I) $V_{GS} = 0$ ou negativo.


Não existe canal condutor e sua resistência (R_{OFF}) é cerca de $10^{10} \Omega$, o que representa um circuito aberto, Fig 1.15(b).

II) V_{GS} aumentando no sentido positivo.

A tensão de limiar V_T é alcançada e um canal condutor começa a se formar entre fonte e dreno. Normalmente $V_T = 1,5V$ para um MOS-N e, portanto, um $V_{GS} \geq 1,5V$ fará com que o dispositivo conduza pois sua resistência, neste ponto, (R_{ON}) passa a cerca de $1K\Omega$ (para uma melhor condução $V_{GS} \gg V_T$), Fig. 1.15(c)

Em essência, o MOS-N comuta de resistência alta ($10G\Omega$) para uma resistência baixa ($1K\Omega$), à medida que V_{GS} vai de baixo para alto. Isto representa uma chave que em um instante está aberta e em outro está fechada.


b) MOS canal P - funcionamento igual ao canal N porém com polaridades contrárias.



(a) MOS-N

b) MOS-P

Fig. 1.14 - Simbologia para o MOS-N e MOS-P enriquecimento.



a) MOS N (b) $V_{GS} = 0V$ (c) $V_{GS} = V_{DD} = 5V$

Fig. 1.15 - Estado de comutação de um MOS-N .

A Tab. 1.2, resume as características de comutação do MOS-P e MOS-N.

	V_{DS}	V_{GS}	$R_{ON} (\Omega)$	$R_{OFF} (\Omega)$
Canal P	Negativa	$\leq -1,5V$	1000	10^{10}
Canal N	Positivo	$\geq +1,5V$	1000	10^{10}

Tab. 1.2 - Características de um MOS-P/N.

1.4 - FAMÍLIA TTL.

1.4.1 - Análise de um circuito TTL padrão.

A família TTL é derivada da antiga família DTL, sendo o resultado de uma série de inovações tecnológicas. Uma delas, é a utilização nos seus circuitos internos de transistores bipolares de vários emissores, também conhecidos como **multiemissores**.

A Fig. 1.16(a) apresenta um circuito lógico básico da família TTL que é a porta NE ou NAND. Esse circuito além de usar transistores de entrada do tipo multiemissores (até 8 emissores), usa também uma configuração de saída em um arranjo denominado **Totem-Pole**, onde em operação normal, Q3 ou Q4 estará conduzindo, determinando assim, o estado lógico da saída.

a) Saída em nível lógico alto.

Pelo circuito simplificado, Fig. 1.16(b), os diodos D2 e D3 representam as duas junções base-emissor de Q1 e D4 representa a junção base/coletor.

Observando a tabela verdade da NAND, verificamos que, basta que uma das entradas seja 0 (nível lógico baixo) para que a saída seja levada a 1 (nível lógico alto), portanto, basta que se analise qualquer uma das três opções iniciais e o resultado será o mesmo para qualquer combinação delas.

Das três opções, vamos analisar o circuito da Fig. 1.17, onde $A = 1$ (+5V) e $B = 0$ (0V) assim, temos:

- I)** com a entrada $B = 0$ (terra), D3 estará diretamente polarizado e a corrente fluirá do terminal da fonte (+5V), através de R1, D3 e terra. Esta corrente é a I_{IL} , que flui de dentro para fora do circuito via entrada B.
- II)** a tensão direta sobre D3 manterá o ponto Y em aproximadamente 0,7V que é insuficiente para polarizar diretamente D4 e a junção base-emissor de Q2, e este corta.
- III)** com Q2 cortado, não haverá corrente de base para Q4, e ele corta.
- IV)** também quando Q2 corta, sua tensão de coletor será alta, suficiente para polarizar diretamente a base de Q3 e D1, de modo que Q3 conduz. Na verdade Q3 opera como um seguidor de emissor, porque essencialmente o terminal de saída X está no seu emissor.
- V)** finalmente, com Q3 conduzindo e Q4 cortado temos nível alto na saída (V_{OH} do ponto X para terra).




Fig. 1.16 - Porta NAND.




Fig. 1.17 - Saída em nível lógico alto.

b) Saída em nível lógico baixo.

Analizando o circuito quando ambas as entradas estiverem em nível alto ($A = B = +5V$), Fig. 1.18


- I) com +5V nos catodos dos diodos D2 e D3, estes estarão cortados, haverá uma pequena corrente de fuga (I_{IH}) de valor muito pequeno que não é suficiente para interferir no funcionamento do circuito.

II) neste caso, a tensão no ponto Y é alta e uma corrente circulará da fonte via R1 e D4 para a base de Q2, fazendo este conduzir.

III) quando Q2 conduz, sua corrente de emissor fluirá para a base de Q4, fazendo-o conduzir.

IV) também, quando Q2 conduz, a queda de tensão em R2 produz uma menor tensão de coletor que é insuficiente para fazer Q3 conduzir, e este corta.

V) finalmente, com Q3 cortado e Q4 conduzindo, temos nível baixo na saída (V_{OL} do ponto X para a terra). O valor de V_{OL} depende do valor de I_c de Q4. A I_c de Q4 virá das entradas TTL às quais o terminal X estiver conectado.



Condições de entrada	Condições de saída
A e B em alto ($V_{IH} \geq 2V$)	Q3 OFF
$I_{IH} = 10\mu A$ (muito baixa)	Q4 ON logo V_x é baixo ($V_{OL} \leq 0.4V$)

Fig. 1.18 - Saída em nível lógico baixo.

c) Ação de absorção de corrente.

Uma saída TTL atua como um absorvedor de corrente no estado lógico baixo, pois ela recebe corrente da entrada da porta que está acionando.

Na Fig. 1.19(a), Q4 da porta de acionamento está conduzindo e essencialmente liga o ponto X à terra. A tensão de nível baixo (V_{OL}), polariza diretamente a junção base-emissor de Q1, e haverá corrente I_{IL} através de Q4. Assim, Q4 está realizando a ação de absorção de corrente, vindo da porta de carga, quando a saída estiver em nível lógico baixo.


Obs: freqüentemente nos referimos a Q4 como transistor de absorção de corrente ou ainda como **transistor de pull-down**, porque ele leva a tensão de saída para o estado lógico baixo.

d) Ação de fornecimento de corrente.

Uma saída TTL atua como fornecedora de corrente no estado lógico alto, pois ela fornece corrente para a entrada da porta que está acionando.

Na Fig. 1.19(b), quando Q3 conduz, ele fornece corrente de entrada I_{IH} para Q1 da porta de carga. Esta corrente, é uma pequena corrente de fuga de polarização reversa

Obs: freqüentemente nos referimos a Q3 como o transistor de fornecimento de corrente ou como o **transistor de pull-up**, pois ele leva a tensão de saída para seu estado lógico alto e fornece corrente para a porta de carga.



a) saída no estado lógico baixo

b) saída no estado lógico alto

Fig. 1.19 - Ação de absorver e fornecer corrente.

1.4.2 - Parâmetros da família TTL.

a) Principais séries.

- I) 74XXX - uso geral, opera na faixa de temperatura 0°C a $+70^{\circ}\text{C}$, com uma tensão de alimentação de $5 \pm 0,25\text{V}$.
- II) 54XXX - desenvolvida para aplicações militares, opera na faixa de temperatura de -55°C a $+125^{\circ}\text{C}$, com uma tensão de alimentação de $5 \pm 0,5\text{V}$.

b) Níveis de entrada e saída.

Níveis de entrada e saída, para a versão padrão (TTL standard)




Fig. 1.20 - Níveis de tensão de entrada e saída TTL.


c) Fan-Out.

É importante compreender o que determina o fan-out ou a capacidade de acionamento da saída de um CI.

A Fig. 1.21(a), mostra uma saída padrão TTL no **estado lógico baixo**. Q4 está conduzindo (ON) e absorve uma quantidade de corrente I_{OL} , que é a soma das correntes I_{IL} de cada entrada. Sua resistência coletor-emissor é baixa e produz uma queda de tensão V_{OL} , que não deve exceder o limite $V_{OL(max)}$ do CI. Isto limita o valor máximo de I_{OL} e o número de cargas que podem ser acionadas

Se cargas em excesso estiverem conectadas, I_{OL} aumentará e provocará um aumento de V_{OL} para um valor acima de $V_{OL(max)}$, reduzindo a margem de ruído no estado lógico baixo e podendo entrar na faixa indeterminada.

$$I_{OL} = \sum I_{IL}$$



a) saída no estado lógico baixo.

b) saída no estado lógico alto.

Fig. 1.21 - Correntes quando uma TTL está acionando diversas entradas.

A Fig. 1.21(b), mostra a mesma saída da TTL padrão só que no **estado lógico alto**. Q3 atua como um seguidor de emissor e fornece uma corrente total I_{OH} que é a soma das correntes I_{IH} das diferentes entradas. Se cargas em excesso estiverem sendo acionadas, esta corrente I_{OH} será suficientemente grande para causar queda de tensão em R2, base-emissor de Q3 e em D1, de modo a levar V_{OH} abaixo de $V_{OH(min)}$. Isto reduz a margem de ruído no estado lógico alto e pode deixar V_{OH} na faixa indeterminada.

$$I_{OH} = \sum I_{IH}$$

Na versão padrão da família TTL o Fan-out é igual a 10.

$$\text{Fan-out (nível 0)} = I_{OL}/I_{IL} = 16 \text{ mA}/1,6 \text{ mA} = 10$$

$$\text{Fan-out (nível 1)} = I_{OH}/I_{IH} = 400 \mu\text{A}/40 \mu\text{A} = 10$$

Observe que nos dois casos o fan-out é igual a 10, pois neste caso estamos alimentando portas da mesma família e com as mesmas características. Caso fossem

portas onde as características fossem diferentes (mesma família), teríamos que calcular o fan-out e aceitar o menor valor.

d) Tempo de atraso de propagação - $t_{pd}(\text{med})$.

Este parâmetro varia conforme a versão utilizada, sendo o valor médio aproximado da ordem de 10ns na versão padrão da família TTL.

$$t_{pd}(\text{med}) = (t_{pLH} + t_{pHL}) / 2$$

A Tab. 1.3 apresenta os tempos de atrasos típicos de subida e de descida

Tab. 1.3 – Atraso típico

e) Imunidade ao ruído.

Na família TTL padrão a imunidade ao ruído é de 0,4V. Enquanto as tensões de ruídos induzidas nas linhas de conexão forem menores que 0,4V, os dispositivos TTL trabalharão confiavelmente.

Margem de ruído no nível alto (V_{NH}) = $V_{OH}(\text{min}) - V_{IH}(\text{min}) = 2,4V - 2,0V = 0,4V$

Margem de ruído no nível baixo (V_{NL}) = $V_{IL}(\text{max}) - V_{OL}(\text{max}) = 0,8 - 0,4V = 0,4V$

f) Potência dissipada.

O consumo médio de potência dissipada da família TTL padrão é da ordem de 10mW por porta.

$$P_D(\text{med}) = I_{CC}(\text{med}) \cdot V_{CC}$$

Ex: CI de 4 portas NAND padrão:

$I_{CCH} = 4\text{mA}$ e $I_{CCL} = 12\text{mA}$, produz $I_{CC}(\text{med}) = 8\text{mA}$

$P_D(\text{med}) = 8\text{mA} \cdot 5V = 40\text{mW}$

$40\text{mW}/4 = 10\text{mW}$ que é o consumo médio de uma porta.

g) Entradas não usadas.

Em um CI TTL, qualquer entrada deixada em aberto (flutuando) assume exatamente como nível lógico 1 aplicado àquela entrada, pois a junção base-emissor ou o diodo na entrada não estará diretamente polarizado (Fig. 1.16). Além de assumir estado lógico 1, ela atuará como uma antena e pode captar sinais irradiados que fariam com que a porta não operasse adequadamente. **Por isso, nunca deixe uma entrada TTL em aberto.**

Dependendo da porta em uso, se ela possuir mais entradas do que o necessário, devemos ligar corretamente a entrada que estiver aberta (flutuando).

I) Para portas E e NE (AND e NAND):

A) ligar a V_{CC} através de um resistor de $1\text{ K}\Omega$ (podemos ligar ao mesmo resistor até 30 entradas), Fig. 1.22(b);

B) ligar, na mesma porta, a uma das entradas usada. Verifique se o circuito acionador da entrada B não fica com seu fan-out excedido no nível alto, pois cada entrada absorve seu valor de I_{IH} , Fig. 1.22(c).




Fig. 1.22 - Modos de tratar entradas não usadas em porta NE.

Exemplo para portas E e NE ligadas conforme Fig. 1.22 (c).

$I_{IL} = 0,5\text{ mA}$ e $I_{IH} = 20\mu\text{A}$

0,5 mA para nível baixo e 40 μA para nível alto

Neste caso da E e NE, elas usam transistores de entrada multiemissores onde a I_{IL} é limitada por R1. Mesmo que as entradas A e B fossem ligadas juntas e aterradas, esta corrente não se alteraria, ela apenas se dividiria e fluiria por caminhos paralelos através dos diodos equivalentes D2 e D3, Fig. 1.16(b).

II) Para portas OU e NOU (OR e NOR):

A) ligar, na mesma porta, a uma das entradas usadas. Verifique se o circuito acionador, das entradas juntas, não fica com seu fan-out excedido tanto no nível alto quanto no baixo, e

B) ligar ao terra (nível lógico 0).

Exemplo para portas OU e NOU:

$I_{IL} = 0,5\text{mA}$ e $I_{IH} = 20\mu\text{A}$

1mA para nível baixo e $40\mu\text{A}$ para nível alto

Neste caso da OU e NOU, a situação é diferente pois elas usam transistores separados para cada entrada, o que determina assim uma soma das correntes.

1.4.3 - Tipos de blocos da família TTL.

a) Bloco lógico com saída Totem-Pole.

Vimos anteriormente que o arranjo de Q3 e Q4 na saída da porta NAND forma uma configuração chamada de **Totem-Pole**, esta configuração possui:

I) Vantagens:

A) baixo consumo de potência com nível lógico baixo na saída, pois Q3 bloqueia a corrente através de R4 (se não existisse Q3, e Q4 fosse ligado a R4, a $I_{c(sat)}$ seria $5\text{V}/130 \approx 40\text{mA}$, ou uma variação entre 30 a 50 mA).


B) com a saída em nível lógico alto, Q3 atua como um seguidor de emissor, com sua baixa Z de saída ($10\ \Omega$) que acarreta uma pequena constante de tempo para carregar qualquer carga capacitiva na saída. Esta ação comumente chamada **pull-up ativo**, proporciona tempos de subida muito curtos para as formas de onda nas saídas TTL.

II) Desvantagens:

A) na transição de baixo para alto, os transistores estão mudando de estado, Q3 de OFF para ON e Q4 de ON para OFF. Q4 leva mais tempo para sair da condição de saturação do que Q3 passa a conduzir, e portanto, existe um pequeno intervalo de tempo (cerca de 2 ns) durante o qual ambos os transistores estão conduzindo, e um surto de corrente relativamente grande e momentâneo (spike) de 30 a 40mA será consumido da fonte, o que acarreta alguns problemas, Fig. 1.23.

A duração deste transiente de corrente é estendido pelos efeitos de qualquer capacitância de carga no circuito de saída. Esta capacitância consiste em capacitâncias parasitas das ligações e em capacitâncias de entrada de quaisquer

circuitos de carga, e deve ser carregada para o nível de tensão do estado lógico alto.



a) saída comutando de baixo para alto b) impulso (spike) de I.

Fig. 1.23 – Corrente consumida quando uma saída Totem-Pole comuta de baixo para alto.

Em um circuito ou sistema digital complexo, existem muitas saídas TTL mudando de estado ao mesmo tempo, cada uma drenando picos de corrente da fonte. O efeito cumulativo disto, é a produção de picos de tensão na linha V_{CC} , devido principalmente à indutância distribuída na linha da fonte de alimentação, $[V = L (di/dt)]$. Para evitar problemas causados por estes picos de tensão na linha V_{CC} , usa-se pequenos capacitores de filtros para a RF conectados entre V_{CC} e terra, chamados de **capacitores de desacoplamento da fonte**. Estes capacitores são de disco cerâmico de 0,01 μF ou 0,1 μF de baixa indutância e conectados entre V_{CC} e terra junto a cada CI da placa de circuito impresso. Seus terminais devem ser o mais curto possível.

É comum também a colocação de capacitores de 2 μF a 20 μF entre V_{CC} e terra de cada placa para filtrar as variações de baixa frequência da linha, causadas

pelas grandes mudanças nos níveis de I_{CC} à medida que as saídas comutam de estado.


III) Conectando saídas Totem-pole juntas.

Algumas vezes, pode ser necessário a conexão de dois ou mais dispositivos ou portas lógicas ao mesmo ponto. Sempre que isto for feito, devemos estar cientes da situação em que uma saída está mudando para o nível baixo, enquanto a outra está mudando para o nível alto, portanto um conflito alto/baixo.

Na Fig. 1.24(a) e (b), temos a interligação de duas saídas na configuração totem-pole, **onde verificamos que este tipo de ligação não é permitido.**

Supondo a saída da porta A em nível alto (Q3A ON, Q4A OFF) e a saída da porta B em nível baixo (Q3B OFF, Q4B ON). Nesta situação, Q4B é uma resistência de carga muito baixa para Q3A e consumirá uma corrente que pode ir a 55 mA. Esta corrente pode, de imediato, não danificar Q3A nem Q4B mas causar superaquecimento e deterioração da performance e falhas eventuais do dispositivo. Um outro problema é que esta corrente relativamente alta fluindo através de Q4B produzirá uma queda maior entre coletor e emissor do transistor, fazendo V_{OL} maior do que $V_{OL(max)}$ permitido.


Para que esta ligação seja efetuada é necessário o uso de outras portas acarretando aumento de espaço e de consumo. Na Fig. 1.25, temos a equação $Y = \overline{A.B} \cdot \overline{C.D}$ implementada com 4 portas NAND em vez de duas.



a) I alta através Q4B.

b) ligação não permitida na totem-pole.

Fig. 1.24 - Saídas Totem-pole ligadas juntas.

Fig. 1.25 - Função $Y = \overline{A.B} . \overline{C.D}$ implementada com um maior número de portas.


b) Bloco lógico com saída coletor aberto (open-collector).

Alguns circuitos TTL são projetados com saídas coletor aberto, Fig. 1.26.

Neste circuito, elimina-se o transistor de pull-up Q3, o diodo D1 e o resistor R4 e a saída é no coletor de Q4 que está aberto. No nível lógico baixo de saída, Q4 conduz e no nível lógico alto, Q4 está cortado.

Para operação adequada, um resistor de pull-up externo R_p , deve ser conectado e seu valor é cerca de $10K\Omega$. Este valor é pequeno o suficiente para que no estado lógico alto a tensão de saída não seja menor do que o mínimo para a TTL e grande o suficiente para que no estado lógico baixo limite a corrente através de Q4 a um valor abaixo de $I_{OL(max)}$.

Esta configuração permite o controle externo da corrente de coletor (alterando o valor de R_p), proporcionando inclusive o aumento do fan-out.



a) circuito b) resistor de pull-up externo c) simbologia

Fig. 1.26 -TTL coletor aberto.

I) Conectando saídas coletor aberto juntas

Dispositivos com saídas em coletor aberto podem ter duas ou mais saídas conectadas juntas, de modo seguro.

Na Fig. 1.27(a), temos a mesma equação da Fig. 1.25 implementada com apenas 2 portas NAND na configuração coletor aberto. Este tipo de ligação é denominada de **wired-AND (E por fio)**, pois a expressão lógica da saída é a mesma que seria obtida se as saídas das duas portas estivessem sido ligadas em uma porta AND. Na Fig. 1.27(b), temos uma outra equação também implementada com saída coletor aberto.




Fig. 1.27 (a) e (b) - Operação “E por fio” com saídas coletor aberto .

A ligação wired-AND elimina a necessidade de uma porta AND real, mas dispositivos com saída em coletor aberto apresentam uma velocidade de chaveamento (tpd), bem menor do que aqueles com saída totem-pole, que têm um transistor de pull-up (Q3) para carregar a capacitância de carga rapidamente. Por isso, os circuitos com coletor aberto não devem ser usados onde a velocidade é primordial.

Como aplicação, podemos citar o uso muito comum de saídas coletor aberto para ativar displays de 7 segmentos a led.

c) Bloco lógico com saída tri-state.



A configuração **tri-state (terceiro estado)**, é o terceiro tipo de configuração de saída TTL. Ela possui a operação de alta velocidade do arranjo totem-pole, enquanto permite que as saídas sejam conectadas juntas. É chamado de tri-state porque permite três estados possíveis de saída: **alto, baixo e alta impedância (Hi-Z)**.

O estado de alta impedância é uma condição na qual ambos os transistores do arranjo totem-pole estão cortados e a saída apresenta uma alta impedância para a terra e para V_{CC} .

A operação tri-state é obtida modificando-se o circuito totem-pole básico. A Fig. 1.28 (a), mostra uma NAND tri-state onde o transistor Q5 foi incluído com essa finalidade.

I) Funcionamento:

- A)** $\bar{E}$ (enable = habilitar) = 0, - habilita o circuito para funcionar normalmente pois Q5 não conduz e a saída depende das entradas.
- B)** $\bar{E} = 1$, - desabilita o circuito pois Q5 conduz e faz com que Q3 e Q4 sejam cortados por falta de I_b . Este é o estado de alta impedância onde Q3 e Q4 estão cortados ao mesmo tempo.
- C)** se no lugar de Q5 usarmos os diodos D2 e D3, o efeito será o mesmo, sendo a atuação com níveis lógicos diferentes pois agora a entrada é E e não $\bar{E}$.



a) TTL com saída tri-state

b) simbologia tri-state

Fig. 1.28 - TTL tri-state.

II) Conectando saídas tri-state juntas.

Saídas tri-states podem ser conectadas juntas sem sacrifício da velocidade de chaveamento. Isto é porque, quando habilitada opera como uma totem-pole onde as características de baixa Z e alta velocidade são inerentes. No entanto, quando elas forem conectadas juntas, apenas uma delas deve ser habilitada num certo instante.

Os CIs com saída tri-state se prestam, principalmente, a aplicações onde diversos subsistemas compartilham um conjunto de linhas denominado de barramento ou bus.

Na Fig. 1.29, temos a aplicação da lógica tri-state em um barramento compartilhado e na Fig. 1.30(a) e (b), temos buffer tri-state não inversor sendo usado para conectar sinais a um barramento e condições para transmissão de sinais para o barramento.





Fig. 1.29 - Barramento compartilhado.



a) ligação ao barramento

b) condições de funcionamento

Fig. 1.30 - Buffers tri-state ligados a um barramento.

Várias funções e dispositivos estão disponíveis com saída tri-state, como: decodificadores, multiplexadores, ADC, memórias, microprocessadores, buffers, FFs, etc..

1.4.4 - Versões da família TTL.

Os circuitos básicos da série TTL padrão, formam a parte central de diversas outras séries TTL que apresentam melhor performance e que foram desenvolvidas ao longo dos anos. Estas outras séries, frequentemente denominadas de **subfamílias**, fornecem uma ampla faixa de velocidade e potência.

a) Série 54/74.

É a série que deu origem à família TTL, portanto é considerada como a **TTL Padrão (Standard)**. Em aulas anteriores já estudamos o seu circuito.

I) Subfamílias

A) Séries 54L/74L e 54H/74H.

São versões de baixa potência (**L - low power**) e alta velocidade (**H -high speed**). Ambas possuem o mesmo circuito básico da padrão mas diferentes nos valores dos componentes. Esta série não está mais em produção, pois suas performances foram superadas pelas novas séries.

B) Série 54S/74S.

As séries padrão, **L** e **H**, operam utilizando chaveamento com saturação. Esta operação causa um **atraso de tempo de armazenamento (ts)**, quando os transistores comutam do estado de condução para o estado de corte, o que limita a velocidade de chaveamento do circuito.

A série **S** reduz este tempo de armazenamento não permitindo que o transistor fique no limite da saturação. Isto é feito através de diodos **Schottky** conectados entre base e coletor de cada transistor, tornando este circuito de **altíssima velocidade**, Fig. 1.31.

O diodo Schottky possui uma tensão direta de apenas 0,25V, assim a junção base-coletor se torna polarizada no limite da saturação, o diodo conduz e desviará uma parte da corrente de entrada para fora da base. Isto reduz o

excesso de I_b e diminui o atraso do tempo de armazenamento na ida para o corte.

Os circuitos desta série usam um par Darlington (na saída) para obterem um tempo de subida, na saída, mais curto quando mudando da condução para não condução.

C) Série 54LS/74LS.

É uma série de **baixíssima potência** (low power schottky). Consome menos energia, no entanto, é mais lenta do que a S. Combina transistor schottky mas com resistores mais altos do que a S, o que reduz a potência mas aumenta o tempo de chaveamento.

D) Série 54AS/74AS.

A série **Schottky** avançada (**Advanced Schottky**), é de altíssima velocidade e baixa potência, superando a LS em velocidade. Esta é a série de maior velocidade.




Fig. 1.31 –Transistor Schottky usado na porta NAND da série S -TTL.

E) Série 54ALS/74ALS.

A série **Schottky avançada de baixa potência** (Advanced Low Power Schottky), é a série que possui o mais baixo consumo de potência com uma velocidade média.

F) Série 54F/74F.

A série **Fast**, utiliza uma nova técnica de fabricação de circuitos integrados que reduz as capacitâncias entre os dispositivos internos para alcançar atrasos de propagação reduzidos.

Os valores da Tab. 1.4, são válidos para circuitos integrados de portas NE e servem apenas para comparações entre as versões, sendo estimados a partir das faixas disponíveis nos manuais comerciais de diversos fabricantes.

VERSÃO	ID.	t_{PD}	CONSUMO	FREQ.	OBSERVAÇÕES
Standard	54/74	9ns	10 mW	35 MHz	Comum
Schottky	54S/74S	3ns	20 mW	125 MHz	Altíssima velocidade
Advanced Schottky	54AS/74AS	1,7ns	8 mW	200MHz	Altíssima velocidade e baixo consumo
Low power Schottky	54LS/74LS	9,5ns	2 mW	45MHz	Baixíssimo consumo
Advanced Low power Schottky	54ALS/74ALS	4ns	1,2 mW	70MHz	Altíssima velocidade e baixo consumo
Fast	54F/74F	3ns	6mW	100MHz	Nova tecnologia

Tab. 1.4 - Alguns parâmetros da família TTL.

As letras de código **L, H, S, AS, LS, ALS** e **F** são usadas no meio do número de série 5400 ou 7400 para designar a subfamília. Isso pode ser observado, onde inscrições típicas de CIs de várias subfamílias TTL são listadas. Note que nenhuma letra de código especial é utilizada no meio da lógica de CIs TTL padrão.


1.4.5 - Circuitos integrados TTL.

a) Descrição.


A família TTL possui uma série de circuitos integrados padronizados com configurações de pinagens disponíveis nos manuais dos fabricantes. São circuitos integrados de 14 pinos ou mais, conforme a complexidade do circuito agregado, com encapsulamentos DIP (Dual-In-Line Package), cuja identificação da disposição dos terminais se faz através da vista superior, em sentido anti-horário, a partir do ponto de referência colocado no pino 1, próximo ao chanfro existente no bloco.

b) CI 7400 (Exemplo)

Para exemplificar, a Fig. 1.32 apresenta a pinagem do circuito integrado 7400 (4 NE com 2 entradas), sendo esta válida também para o 5400 e, ainda, para as versões 74L00, 74H00, 74S00, 74AS00, 74LS00, 74ALS00.

**Fig. 1.32 - CI 7400.****c) Características do CI 7406**

O CI apresentado na Fig. 1.33 é um buffer/driver de coletor aberto que contém seis Buffer (isoladores)/Drivers inversores. Denomina-se Buffer/Driver ao circuito que possui a característica de suportar tensões e fornecer ou drenar correntes mais elevadas que os CIs normais da série; estes circuitos são utilizados principalmente em interfaces. Uma saída no estado baixo é capaz de drenar até 40 mA (contra os 16 mA para os CIs normais).

**Fig. 1.33 - CI 7406.**

Obs: Buffer, driver ou buffer/driver - são circuitos que simplesmente colocam os dados de suas entradas em suas saídas sem alterar o nível lógico do sinal. São projetados para ter uma corrente e/ou uma capacidade de tensão na saída maior do que um circuito lógico comum. Usados quando um circuito não possui

capacidade de corrente suficiente para acionar os circuitos ligados na sua saída. Existe com saída totem-pole, coletor aberto, tri-state e pode ser do tipo inversor e não inversor.

Ex: CI 7406 – CI buffer/driver de coletor aberto que pode absorver até 40mA no estado baixo e aceita tensões de saída de até 30V, Fig. 1.34.




Fig. 1.34 - Buffer/Driver coletor aberto acionando carga de alta corrente e alta tensão.

Buffer tri-state é usado quando diversos sinais são conectados em linha (barramentos)

1.5 - FAMÍLIA CMOS.

1.5.1 - Análise dos blocos lógicos principais.

a) Introdução.

Os transistores da tecnologia MOS, são transistores de efeito de campo chamados MOSFETs (Metal Óxido Semicondutor). A maioria dos CIs digitais MOS são constituídos inteiramente de MOSFETs e de nenhum outro componente.

I) Como vantagens em relação ao bipolar, temos:

- A)** simples e barato para fabricar;
- B)** são pequenos e consomem pouca potência;
- C)** ocupam menos espaço, com isso, dominam os CIs bipolares na área de integração em larga escala LSI e VLSI, onde chips complexos de microprocessadores e memórias, são construídos, e
- D)** normalmente não usam resistores integrados (resistores integrados ocupam muita área do chip em CIs bipolares).

II) Como desvantagens, temos:

- A)** sujeito a danos provocados pela eletricidade estática, e

B) são mais lentos

III) Tipos de MOSFETs:

A) depleção - onde o canal já existe e a polarização adequada vai fechá-lo.

B) enriquecimento, indução, crescimento ou intensificação - o canal não existe e será aberto com a polarização adequada.

Os CIs digitais MOS utilizam apenas o MOSFET por enriquecimento e seu funcionamento foi visto em aulas anteriores. Eles se dividem em três categorias:

IV) Categorias:

A) P-MOS – usam apenas MOS por enriquecimento com canal P;

B) N-MOS – usam apenas MOS por enriquecimento com canal N, e

C) CMOS – MOS complementar que usa tanto o canal N como o canal P.


Os dispositivos P-MOS e N-MOS, possuem uma maior densidade de integração que o CMOS. Os N-MOS possuem o dobro da integração e são duas vezes mais rápidos que o P-MOS, pois usam elétrons livres como portadores de corrente. Os dispositivos CMOS possuem maior complexidade e menor densidade de integração da família MOS, no entanto, são muito mais rápidos e possuem menor dissipação de potência.

b) Análise dos blocos lógicos principais.

Os blocos lógicos principais desta família são as portas NOU (NOR, NÃO OU) e NE (NAND, NÃO E), no entanto, todas as funções podem ser encontradas dentro da família. Por isso, estudaremos alguns blocos usando o MOSFET e o CMOS.

I) Porta NOU com CMOS e com N-MOS

A Fig. 1.35 mostra o circuito básico de uma porta NOU (NOR) CMOS e tabela verdade.




A	B	M1	M2	M3	M4	Saída
0	0	conduz	conduz	cortado	cortado	+Vdd
0	1	conduz	cortado	cortado	conduz	0
1	0	cortado	conduz	conduz	cortado	0
1	1	cortado	cortado	conduz	conduz	0

Fig. 1.35 - Porta NOU CMOS.

Quando ambas as entradas estiverem em 0 (potencial de terra), os MOSFET canal P, M1 e M2 estarão conduzindo e os MOSFET canal N, M3 e M4 estarão cortados. Isso fará com que a tensão de saída assumo valor igual a $+V_{DD}$ (nível 1). Quando pelo menos uma das entradas estiver em $+V_{DD}$ (nível 1), teremos o respectivo MOSFET canal N, M3 ou M4 conduzindo, fazendo com que na saída tenhamos uma tensão igual a 0. Transpondo estas situações para a tabela verdade, concluímos que o circuito comporta-se como uma porta NOU.

A Fig. 1.36, mostra o circuito básico de uma porta NOU (NOR) N-MOS e sua tabela verdade.

**Fig. 1.36 - Porta NOR N-MOS.**

A porta NOR N-MOS acima, usa Q2 e Q3 como chaves em paralelo e Q1 como resistor de carga e seu funcionamento, é:

A) A ou B = V_{DD} (+5V) - Q2 ou Q3 conduz e a saída vai para nível lógico 0

B) A e B = 0 (0V) - Q2 e Q3 cortados e saída em nível lógico alto.

II) Porta NE com CMOS e N-MOS.

A Fig. 1.37, mostra o circuito básico de uma porta NE (NAND) CMOS e sua tabela verdade.




Fig. 1.37 - Porta NE-CMOS.

Quando pelo menos uma das entradas estiver em 0, o respectivo MOSFET canal N, M3 ou M4, estará cortado e o respectivo MOSFET canal P, M1 ou M2, estará conduzindo, logo, teremos na saída uma tensão igual a V_{DD} (nível 1). Quando ambas as entradas estiverem em V_{DD} (nível 1), tanto M3 como M4 estarão conduzindo, ficando M1 e M2 cortados, logo, teremos na saída uma tensão igual a 0. Transpondo estas situações para a tabela verdade, concluímos que o circuito comporta-se como uma porta NE.

A Fig. 1.38, mostra uma porta NE (NAND) N-MOS e sua tabela verdade.




Fig. 1.38 - Porta NE N-MOS.


A porta NAND N-MOS acima, usa Q2 e Q3 como chaves em série e Q1 como resistor de carga e seu funcionamento, é:

- A) A ou B = 0 (0V) → Q2 ou Q3 cortado e a saída será nível lógico alto.
- B) A e B = V_{DD} (5V) → Q2 e Q3 conduzem e a saída será nível lógico baixo.

III) Porta INVERSORA com N-MOS e CMOS

Na Fig. 1.39 temos o circuito de uma porta N-MOS INVERSORA e sua tabela verdade.

Q1 é chamado de **MOSFET de carga** e Q2 de **MOSFET de comutação**. Q1 tem sua porta permanentemente ligada a V_{DD} (5V). Como o V_{GS} é positivo ele estará sempre conduzindo, funcionando essencialmente como um resistor de carga com valor R_{ON}. Na construção, Q1 é feito para ter um canal mais estreito que Q2, e portanto a R_{ON} (Q1) >> R_{ON} (Q2). Tipicamente a resistência quando conduzindo R_{ON} (Q1) = 100 KΩ e R_{ON} (Q2) = 1 KΩ, e a resistência quando cortado R_{OFF} (Q2) = 10 GΩ.




A	Q1	Q2	S
0V ("0") +5V ("1")	R _{ON} = 100 KΩ R _{ON} = 100KΩ	R _{OFF} = 10GΩ R _{ON} = 1KΩ	+5V ("1") +0,05V ("0")

Fig. 1.39 - Porta inversora N-MOS.

Na Fig. 1.40, temos o circuito de um Inversor com CMOS e seu funcionamento, é:

- A) Com V_{IN} = +V_{DD} (V_{GS}Q1= 0) → Q1 corta (R_{OFF} = 10GΩ e Q2 conduz (R_{ON} = 1KΩ), saída (V_{OUT}) em nível lógico 0

B) Com $V_{IN} = 0$ ($V_{GSQ1} = -V_{DD}$) $\rightarrow$ Q1 conduz ($R_{ON} = 1K\Omega$) e Q2 corta ($R_{OFF} = 10G\Omega$), saída (V_{OUT}) em nível lógico alto.



A	Q1	Q2	S
+Vdd ("1") 0V ("0")	$R_{OFF} = 10G\Omega$ $R_{ON} = 1K\Omega$	$R_{ON} = 1K\Omega$ $R_{OFF} = 10G\Omega$	0,05V +Vdd

Fig. 1.40 - Porta inversora CMOS.

c) Saída CMOS de dreno aberto.

Saídas CMOS convencionais nunca devem ser ligadas juntas; veja o motivo na Fig. 1.41 onde a saída de dois inversores CMOS são ligados ao mesmo ponto.

O inversor superior está indo para o estado alto, seu P-MOS está conduzindo e sua $R_{ON} = 1K\Omega$. No mesmo instante, o Inversor inferior está indo para o estado baixo, seu N-MOS está conduzindo e sua $R_{ON} = 1K\Omega$. Quando isto acontece, o terminal de saída está com uma tensão de $V_{DD}/2$, que é um valor que está na faixa indeterminada para a maioria das séries CMOS. Além disso, a corrente que flui através dos dois MOS condutores é muito alta e pode danificar os CIs.

Se duas saídas CMOS comuns são ligadas juntas (curto), a tensão de saída será $V_{DD}/2$ quando elas estiverem em níveis diferentes, assim podemos ter três níveis na saída: alto, baixo e $V_{DD}/2$, Fig. 1.42.

Devido ao problema exposto, alguns dispositivos CMOS estão disponíveis com a saída em dreno aberto, que são correspondentes às saídas em coletor aberto das TTLs. O estágio de saída consiste somente de um MOS-N cujo dreno não está conectado, necessitando assim, de um resistor de **pull-up** para produzir a tensão de

nível alto. Do mesmo modo que as saídas em coletor aberto, as saídas em dreno aberto podem implementar a conexão wired-and (E por fio).

Na Fig. 1.43, temos três inversores (74HC05) com saídas em dreno aberto conectados em um arranjo **wired-AND**.




Fig. 1.41 - Saídas CMOS ligadas juntas.






Fig. 1.42 - Níveis de saída



**Fig. 1.43 - CMOS dreno aberto
em ligação wire-AND.**

**Fig. 1.44 - Saídas CMOS tri-state
ligadas a um barramento.**

d) Saída tri-state.

Diversos CIs CMOS possuem saídas tri-state, cuja operação é similar à tri-state TTL. Essas saídas podem ser ligadas a um barramento, desde que apenas uma delas esteja habilitada em cada instante. A Fig. 1.44, mostra três buffers tri-state (74HC125) conectados em um arranjo de barramento.

1.5.2 - Parâmetros da família CMOS.

a) Principais séries.

- I)** A família CMOS possui circuitos integrados disponíveis nas séries comerciais 54C/74C, 4000A e 4000B.
- II)** 54C/74C – semelhante à TTL na pinagem dos circuitos integrados e função dos blocos disponíveis. A série 54C opera na faixa de temperatura de -55°C a +125°C e a série 74C opera na faixa de -40°C a +85°C.
- III)** Os circuitos integrados CMOS são dimensionados para operar na faixa de temperatura de -40°C a +85°C nas séries comuns, e nas variações de uso profissional (militar) na faixa de -55°C a +125°C.

b) Tensões de alimentação e níveis de tensões de entrada e saída.

I) Alimentação (V_{DD})

Quanto à tensão de alimentação, esta família permite uma larga faixa de tensões que garantem um bom funcionamento desde 3V até 15V, ou de 3V a 18V (série 4000B).

II) Níveis de tensões de entrada e saída

Os blocos da família CMOS apresentam estes níveis, especificados nos manuais, com variações em função da versão e tipo de bloco utilizado. No geral, apresentam nas entradas, valores de:

Faixa de nível lógico 0 → V_{IL} de 0 a 30% do V_{DD} ,

$$V_{OL} = 0,05V$$

Faixa de nível lógico 1 → V_{IH} acima de 70% do V_{DD}

$$V_{OH} = V_{DD} - 0,05V$$

Observe que V_{OL} para dispositivos CMOS é muito próximo de 0 e V_{OH} é muito próximo de V_{DD} . A razão disto é que as saídas CMOS não têm que fornecer ou absorver uma quantidade significativa de corrente quando estão acionando entradas CMOS pois sua resistência de entrada é elevada ($10^{12} \Omega$).

c) Fan-Out.

Devido à resistência de entrada extremamente alta, o fan-out deveria ser praticamente ilimitado, porém isto só é verdade para operação DC ou em baixas frequências. Em frequências maiores que 100KHz, as capacitâncias de entrada, em torno de 5 pF de cada porta, causam uma deterioração no tempo de comutação, pois a saída CMOS tem que carregar e descarregar todas as capacitâncias de entrada em paralelo, e isso, aumenta na proporção que aumenta o número da cargas acionadas, Fig. 1.45.

Cada carga CMOS aumenta o t_{pd} do circuito acionador em 3ns. Portanto o fan-out da CMOS depende do atraso de propagação máximo permitido. Para frequências de até 1 MHz o fan-out é igual a 50, maior que a família TTL. Aumento na frequência de operação diminui o fan-out.




Fig. 1.45 - Cada entrada CMOS contribui para a capacitância total de carga da porta acionadora.

d) Tempo de atraso de propagação (t_{pd}).

Uma porta NAND N-MOS possui um t_{pd} de 50 ns. Isto é devido a dois fatores:

I) resistência de saída relativamente alta ($100K\Omega$ no estado alto), e

II) carga capacitiva representada pelas entradas dos circuitos lógicos que estão sendo acionados.

A R_{IN} de um MOS é $10^{12} \Omega$, a R_{OUT} é de $100 K\Omega$ e a capacitância de entrada está entre 2 a 5 pF. Esta combinação, R_{OUT} alta e $C_{(CARGA)}$ alta, faz com que o tempo de comutação aumente para o circuito NMOS. No circuito CMOS, a resistência de saída no estado alto é a R_{ON} do MOS-P que está em torno de $1K\Omega$. Isto permite uma carga rápida do capacitor de carga aumentando a velocidade de comutação, tornando o circuito CMOS mais veloz. Uma porta NAND da série 4000 possui um t_{pd} típico de 50 ns com $V_{DD} = 5V$ e 25 ns com $V_{DD} = 10V$. A R_{ON} do MOS diminui com o aumento de V_{DD} , mas cuidado, pois o aumento de V_{DD} aumenta o consumo.

$$t_{pd(médio)} = (t_{pHL} + t_{pLH})/2$$

e) Imunidade ao ruído.

A margem de imunidade ao ruído ou margem de ruído para a família CMOS é igual a 45% de V_{DD} , sendo muito alta se comparada com a família TTL. Devido a isso, estes blocos são adequados para serem utilizados em circuitos que operam em sistemas em ambientes de alto nível de ruído.

	$V_{NH} = V_{OH(min)} - V_{IH(min)}$	$V_{NL} = V_{IL(max)} - V_{OL(max)}$
40000B	$V_{NH} = 4,95 - 3,5 = 1,45V$	$V_{NL} = 1,5 - 0,05 = 1,45V$
74AC	$V_{NH} = 4,9 - 3,5 = 1,4V$	$V_{NL} = 1,5 - 0,1 = 1,4V$

f) Potência dissipada.

Circuitos lógicos MOS consomem pequenas quantidades de potência devido às resistências relativamente altas que são usadas. No circuito Inversor com N-MOS, já visto, temos:

I) $V_{IN} = 0V \rightarrow R_{ON(Q1)} = 100K\Omega; R_{OFF(Q2)} = 10G\Omega \rightarrow I_D = 5V/(10G\Omega + 100K\Omega) = 0,5nA \rightarrow P_D = 5V \cdot 0,5nA = 2,5nW$.

II) $V_{IN} = +5V \rightarrow R_{ON(Q1)} = 100K\Omega; R_{ON(Q2)} = 1K\Omega \rightarrow I_D = 5V/101K = 50\mu A \rightarrow P_D = 5V \cdot 50\mu A = 0,25mW$.

A potência média $P_{D(MED)}$ pouco maior que 0,1 mW para o Inversor.

No circuito CMOS verificamos que independente do estado da saída, sempre existe uma resistência muito alta entre V_{DD} e terra, pois haverá sempre um MOSFET desligado no caminho da corrente. Uma dissipação de potência DC típica é de 2,5 nW por porta quando $V_{DD} = 5V$, aumentando para 10 nW para um $V_{DD} = 10V$. Por este motivo os dispositivos CMOS são especialmente indicados para LSI, VLSI e circuitos alimentados por baterias.

A dissipação de potência de um CI CMOS é baixa desde que esteja em condições DC, infelizmente ela aumenta com o aumento da frequência de comutação. Observe a Fig. 1.46 onde vemos que os impulsos de corrente (spikes) são drenados da fonte V_{DD} toda a vez que a saída comuta de Baixo para Alto, devido principalmente à corrente necessária para carregar a carga capacitiva.

Cada vez que uma saída CMOS comuta do nível baixo para o nível alto, uma corrente transiente deve ser fornecida para a capacitância de carga. Esta capacitância consiste na combinação de todas as capacitâncias de entrada de quaisquer cargas que estiverem sendo acionadas com a capacitância de saída do dispositivo. Os pulsos estreitos de corrente são fornecidos por V_{DD} e podem ter uma amplitude de 5mA com duração de 20 a 30 ns. À medida que a frequência de comutação aumenta, existirá um maior número de pulsos de corrente, e, portanto, a corrente média drenada de V_{DD} vai aumentar. Mesmo com capacitâncias de carga muito baixas, existe um breve momento da transição de **baixo para alto** ou de **alto para baixo** em que os dois transistores de saída estão parcialmente conduzindo, isto, efetivamente, diminui a resistência entre V_{DD} e terra, causando também um pulso de corrente.

Em frequências mais altas a série CMOS começa a perder algumas de suas vantagens em relação à TTL.




Fig. 1.46 - Spikes de I drenados da fonte V_{DD} .

g) Entradas não usadas.

Do mesmo modo que a TTL, entradas CMOS nunca devem ficar desconectadas, ligue-as conforme o caso, à V_{DD} , à terra ou a alguma outra entrada da mesma porta.

Uma entrada CMOS não conectada é susceptível a ruídos e a eletricidade estática, que podem facilmente polarizar um P-MOS ou um N-MOS para um estado de condução, resultando na alteração de nível lógico, aumento de consumo e superaquecimento.

h) Sensibilidade à eletricidade estática.

A grande resistência de entrada, torna o CMOS especialmente sensível ao acúmulo de cargas estáticas que podem produzir tensões suficientemente grandes para romper a isolamento dielétrica entre a porta e o canal. A maioria dos Cs CMOS usam redes diodos-resistores como proteção contra a eletricidade estática; no entanto, nem sempre eles começam a conduzir com a rapidez necessária para evitar que o CI seja danificado.

I) Cuidados especiais com CI CMOS:

- A)** aterre todos os instrumentos de teste, ferro de soldar e bancada de trabalho;
- B)** use pulseira especial ligada ao ponto de terra; ela contém um resistor de $1M\Omega$ que limita a corrente a um valor não letal no caso de encostar em “ponto vivo”;
- C)** manter o CI envolto em espuma condutora;
- D)** evitar tocar nos pinos do CI;
- E)** colocar estrapes de curtos nos conectores de borda de placas de circuitos impressos, e
- F)** não deixe abertas as entradas não usadas.

1.5.3 - Versões da família CMOS.**a) Série 4000**

Existe a versão 4000A (padrão) e a 4000B (Buffered) – operam com temperaturas entre -55°C e $+125^{\circ}\text{C}$ e tensão de alimentação de 3 a 15V (4000A) e 3 a 18V (4000B).

b) Série 54C/74C.

É pino a pino compatível e funcionalmente equivalente a componentes TTL com a mesma numeração. A versão 54C opera em uma faixa de temperatura entre -55°C e $+125^{\circ}\text{C}$ e a versão 74C opera entre -40°C e $+85^{\circ}\text{C}$ e a alimentação é de 3 a 15V para ambas.

I) Subfamílias**A) Séries 54HC/HCT e 74HC/HCT.**

1) HC (CMOS de alta velocidade) - alimentação de 2 a 6V

2) HCT (CMOS de alta velocidade compatível com TTL) - alimentação de 5V $\pm 10\%$

São séries de maior velocidade e maior capacidade de corrente que a série 74C e comparáveis à 74LS da TTL. Ambas são compatíveis pino a pino e funcionamento equivalente a CIs TTL com a mesma numeração.

HCT projetada para ser eletricamente compatível com TTLs.

HC não é eletricamente compatível com TTLs

B) Séries ACL (Advanced CMOS Logic ou Lógica CMOS Avançada) - 54AC/ACT e 74AC/ACT.

1) AC (Advanced CMOS) - alimentação de 2 a 6V.

2) ACT (Advanced CMOS Technology) – alimentação de 2 a 6V.

São funcionalmente equivalentes à várias séries TTL, mas não são compatíveis pino a pino

AC não é eletricamente compatível com TTLs.

ACT projetada para ser eletricamente compatível com TTLs.

Ambas possuem vantagens em relação à HC, como: maior imunidade ao ruído, menor t_{pd} e maior frequência de clock.

C) Série 54AHC/74AHC (Advanced High-Speed CMOS).

É a mais nova série de dispositivos CMOS e oferece uma migração natural das séries HC para aplicações de mais alta velocidade, baixo consumo e baixa capacidade de acionamento. Esta série é três vezes mais rápida e pode ser usada como substituta direta da série HC.

D) Lógica BiCMOS.

Vários fabricantes de CIs desenvolveram séries que combinam as melhores características da lógica Bipolar e da CMOS. O baixo consumo da CMOS e a alta velocidade dos circuitos bipolares são integrados para produzir uma família lógica de consumo extremamente baixo e de alta velocidade. Esta série é para uso em interface com microprocessadores e em aplicações que envolvam memória, como latches, buffers, drivers e transceptores.

1) Serie 74BCT (BiCMOS Bus-Interface Technology).

Tecnologia de Interface de Barramento – oferece uma redução de 75% no consumo em relação à série 74F (TTL), mantendo a velocidade e as características de acionamento similares. São compatíveis pino a pino com a TTL padrão e operam com níveis lógicos segundo o padrão de 5V.

2) Série 74ABT (Advanced BiCMOS Technology).

Tecnologia BiCMOS Avançada – é a segunda geração dos dispositivos de interface de barramento BiCMOS. Alguns componentes desta série funcionam com 3,3V.

E) Tecnologia de baixa tensão.

Com o aumento da densidade de integração dos componentes, houve uma redução da distância entre os componentes e com isso, trouxe como vantagem, uma redução de t_{pd} , (aumento da velocidade) e como desvantagem, houve também aumento do consumo com conseqüente aumento de temperatura. Com a redução do espaço, o isolamento entre os componentes também se tornou problemático o que levou os fabricantes a reduzirem as tensões de alimentação dos chips. Dispositivos de baixa tensão são atualmente projetados para aplicações que vão desde jogos a estações de trabalho de engenharia. Microprocessadores e memórias são projetados para o uso de 3,3V ou menos.

Existem várias empresas trabalhando no desenvolvimento da tecnologia de baixa tensão, no entanto, vamos falar aqui somente da nova linha de dispositivos lógicos, da Texas Instruments, que operam com tensões de 3,3V ou menos.

1) Série 74LVC (Low Voltage CMOS).

CMOS de baixa tensão – contém portas SSI e funções MSI das famílias de 5V, bem como interface de barramento (buffers, latches, drivers, etc.). Pode lidar com níveis lógicos de 5V em suas entradas e fazer a conversão para sistemas de 3,3V.

2) Série 74ALVC (Advanced Low Voltage CMOS).

CMOS avançada de baixa tensão – oferece a melhor performance e são destinados a aplicações de interface de barramento que usam apenas lógica de 3,3V.

3) Série 74LV (Low Voltage).

Série de baixa tensão – oferece tecnologia CMOS em muitas portas SSI e funções MSI comuns, juntamente com alguns buffers, latches e FF mais populares. Só opera com outros dispositivos de 3,3V.

4) Série 74LVT (Low Voltage BiCMOS Technology)

Tecnologia BiCMOS de baixa tensão – contém dispositivos BiCMOS que foram projetados para aplicações de interface de barramento de 8 e 16 bits. Do mesmo modo que a LVC, as entradas podem lidar com níveis lógicos de 5V e servir como conversor de 5V para 3,3V. Uma vez que os níveis de saída $V_{OH(min)}$ e $V_{OL(max)}$ são equivalentes a níveis TTL, eles são eletricamente compatíveis.

II) Compatibilidade:

- A)** compatível pino a pino – suas pinagens são as mesmas, ex: 1 é terra, 2 é saída do primeiro inversor,.. etc.
- B)** funcionamento equivalente – funções lógicas que executam são as mesmas.
- C)** eletricamente compatível – podem ser ligados diretamente um ao outro sem necessidade de se tomarem precauções especiais.

1.5.4 - Circuitos integrados CMOS.

a) Descrição.

Da mesma forma que na TTL, a família CMOS colocou no mercado uma série de circuitos integrados padronizados com configurações de pinagens disponíveis nos manuais dos fabricantes.

A série CMOS 4000 tem uma ampla variedade de funções de circuitos. Ela foi melhorada e a maioria dos CIs nesta família agora tem buffer na saída e é designada por série 4000B. Algumas das funções dos circuitos disponíveis na série 4000 são portas lógicas, flip-flops, registradores, somadores, contadores, multiplexadores/demultiplexadores, multivibradores e mais uma infinidade de circuitos.

b) CI CD4024BE.

Um CI típico da série 4000 é esboçado na Fig. 1.47(a); o fabricante é a RCA e o pino 1 está localizado imediatamente após o entalhe no sentido anti-horário. Neste CI, temos:

- I)** número de identificação (CD4024BE) é decodificado na Fig. 1.47 (b).
- II)** o prefixo CD é o código RCA para os digitais CMOS.
- III)** o sufixo E é o código RCA para um encapsulamento plástico em linha dupla (Dual-In-Line).

IV) o genérico 4024B é o número fundamental. O 40 identifica este como parte da série 4000 dos CIs CMOS.

V) o 24 identifica a função do CI como um contador binário de 7 estágios.

VI) o B significa série B ou CMOS com buffer.





Fig. 1.47 (a) e (b) - CI CD4024BE.

c) CI MM74C192 N.

A série de CIs CMOS digitais 74C00 tem características de funções e pinagens compatíveis com a série padrão industrial TTL 7400. Isto auxilia os projetistas já familiarizados com a série 7400. A família 74C00 tem as mesmas características da série 4000. Uma série de CIs 74C00 típica é mostrada na Fig. 1.48. O logotipo indica que o fabricante é a National Semiconductor. O pino 1 é localizado por um ponto, faixa de cor ou entalhe. O CI tem números de identificação tanto da série 4000 como das 74C00. O número da identificação da série 74C00 é MM74C192N. O prefixo MM é o código do fabricante para o MOS monolítico. O sufixo N é o código da National Semiconductor para um CI DIP plástico. 74C192 é o número de identificação genérico. O 74C indica que ele faz parte da série de CIs CMOS 74C00. O 192 define a função do CI, que é um contador de décadas síncrono crescente/decrescente de 4 bits. Esse CI pode também substituir outro na família da série 4000. O CD40192BCD é o número de identificação da série 4000.




Fig. 1.48 - CI CMOS típico 74C192.

d) Prefixo de alguns fabricante.

- I) Texas: SN (pequena e média escala) e TMS – para integrados em larga escala.
- II) Fairchild – F; Motorola – MC; Phillips - FJ; Siemens - FL; Signetics - N, e
- III) National – DN e MM; ITT - MIC; RCA - CA e CD.

1.5.5 – Interfaceamento.

a) Introdução.

Quando você conecta a saída de um CI à entrada de outro CI de uma família lógica diferente, ou de uma série diferente em uma mesma família, deve haver a preocupação com os parâmetros de tensão e corrente dos dois dispositivos. Assim, ao interligarmos um circuito **acionador** e uma **carga** em que as características elétricas de ambos são diferentes, necessitamos de um circuito intermediário chamado, **circuito de interface**


Circuito de interface - é aquele que está conectado entre o **acionador** e uma **carga** e sua função é **receber o sinal de saída do acionador e condicioná-lo de modo a torná-lo compatível com os requisitos da carga**.

Analisaremos os casos de TTL acionando CMOS e CMOS acionando TTL.

b) TTL acionando CMOS com $V_{DD} = 5V$.

Se uma saída TTL alimenta somente carga CMOS, a corrente fornecida pelo circuito TTL será praticamente 0, devido à alta impedância na entrada CMOS, portanto, dispositivos TTL não possuem nenhum problema para satisfazer os requisitos de correntes da entrada CMOS.


A saída TTL em nível 0 (V_{OL} entre 0 e 0,4 V) é suficiente para ser encarada pelo circuito CMOS como nível 0 (V_{IL}), que fica entre 0 e 1,5V, conforme a Fig. 1.49.



b) TTL

Fig. 1.49 - Níveis lógicos nas entradas e saídas de circuitos CMOS e TTL.

Pela mesma razão, quando a saída TTL assume nível 1 não deveríamos ter qualquer tipo de problema, contudo, no pior caso $V_{OH(min)} = 2,4V$ que o circuito CMOS não encara como nível 1, pois necessita, pelo menos, $V_{IH(min)} = 3,5V$. A solução é colocarmos um resistor em torno de $1K\Omega$, conforme Fig. 1.50, ligada entre a saída da porta TTL e a alimentação, para elevar a tensão de saída TTL em nível 1.

**Fig. 1.50 - Interface de TTL para CMOS usando resistor de pull-up.**

Este resistor, chamado de **resistor de pull-up** (elevador de tensão), garante uma corrente de dreno (para uma saída TTL em 0) da ordem de 5 mA ($5V/1K\Omega$) que é inferior à corrente $I_{OL(max)} = 16$ mA.

Para nível 1 na saída TTL, os transistores da saída cortam, elevando a saída para 5V, por causa do resistor externo. Esta solução também vale quando a porta TTL comanda, além de portas CMOS, outras portas TTL.

O único problema no uso do resistor externo reside na **diminuição da velocidade de comutação** do circuito CMOS devido ao **aumento da capacitância de carga**, agora através do resistor. Se quisermos melhorar a velocidade, podemos diminuir o resistor externo a um mínimo igual a $V_{CC}/I_{OL(max)}$, que no caso é igual a 310Ω ($5V/16$ mA).

Este **pull-up** não é necessário se o dispositivo CMOS for 74HCT ou 74ACT porque estas séries foram projetadas para aceitar saídas TTL diretamente. Veja Tab. 1.5.

c) TTL acionando CMOS com $V_{DD} > 5V$.

Se o CI CMOS estiver operando com V_{DD} maior do que 5V, a situação torna-se mais difícil. Na Fig. 1.51, temos uma **TTL alimentando uma CMOS onde o $V_{DD} = 10V$** , e necessitará de um $V_{IH(min)} = 7V$ (70% V_{DD}).

As saídas de componentes normais TTL, não podem operar com mais de 5V e portanto, não é possível o uso de resistor de pull-up para 10V. Neste caso, a alternativa é vista na mesma figura, onde um buffer coletor aberto 7407 é usado como interface entre a saída totem-pole TTL e o CMOS com $V_{DD} > 5V$. O 7407 é um buffer não inversor similar ao 7406 e cuja tensão de saída pode chegar a 30V. Uma outra solução é usar um circuito conversor de níveis de tensão, como o CI 40104, projetado para receber uma entrada de baixa tensão e convertê-la em tensão mais alta para a entrada CMOS.




Fig. 1.51 - Uso de buffer para interfacear TTL com CMOS de tensão mais alta.

d) CMOS acionando TTL com $V_{DD} = 5V$.

Na Fig. 1.52, temos o circuito equivalente de uma saída CMOS nos estado lógicos alto e baixo.





Fig. 1.52 - Circuito equivalente de uma saída CMOS.**I) Saída no estado lógico alto.**

Pela Tab. 1.5, verificamos que as saídas CMOS podem facilmente fornecer tensão suficiente (V_{OH}) para satisfazer os requisitos de uma entrada TTL no estado lógico alto (V_{IH}). A mesma saída pode também fornecer corrente mais que suficiente para satisfazer os requisitos de corrente de entrada (I_{IH}). Logo nenhum cuidado especial é necessário para o estado lógico alto de saída.

II) Saída no estado lógico baixo.

A Tab. 1.5, mostra que as TTLs possuem uma corrente de entrada relativamente alta no estado baixo (I_{IL}), que pode ir de $100\mu A$ a $2mA$. Cuidados especiais devem ser tomados pois, nem todas as saídas CMOS podem acionar entradas TTL no estado baixo, assim buffers podem ser usados entre uma saída CMOS e uma entrada TTL para aumentar o nível de corrente de saída da CMOS, Fig. 1.53. Isto, não é necessário se estivermos usando as séries HC e HCT que podem absorver até $4mA$ e, portanto, podem acionar uma carga TTL de qualquer série.

**Fig. 1.53 – Buffer interfaceando CMOS de baixa capacidade de corrente.****e) CMOS acionando TTL com $V_{DD} > 5V$.**

Neste caso, podemos usar uma interface que funciona como um conversor de níveis, convertendo a entrada de alta tensão (exemplo $15V$) para baixa tensão ($5V$). Isto é visto na Fig. 1.54, onde um buffer 4050B é usado como conversor de nível entre uma CMOS com $V_{DD} = 15V$ e outra TTL com $V_{CC} = 5V$.




Fig. 1.54 - Interface conversora de níveis.

PARÂMETROS	4000B	74HC/HCT	74AC/ACT	74AHC/AHCT	74	74LS	74AS	74ALS	74F
I _{IH(max)}	1μA	1μA	1μA	1μA	40μA	20μA	20μA	20μA	20μA
I _{II(max)}	1μA	1μA	1μA	1μA	1,6mA	0,4mA	2mA	100μA	0,6mA
I _{OH(max)}	0,4mA	4mA	24mA	8mA	0,4mA	0,4mA	2mA	400μA	1,0mA
I _{OL(max)}	0,4mA	4mA	24mA	8mA	16mA	8mA	20mA	8Ma	20mA
V _{IH(min)}	3,5	3,5/2,0	3,5/2,0	3,85/2,0	2,0	2,0	2,0	2,0	2,0
V _{IL(max)}	1,5	1,0/0,8	1,5/0,8	1,65/0,8	0,8	0,8	0,8	0,8	0,8
V _{OH(min)}	4,95	4,9/4,9	4,9/4,9	4,4/3,15	2,4	2,7	2,7	2,7	2,5
V _{OL(max)}	0,05	0,1/0,1	0,1/0,1	0,44/0,1	0,4	0,5	0,5	0,4	0,5

Tab. 1.5 - Correntes e tensões nos diferentes níveis lógicos das família CMOS e TTL com alimentação de 5V.

CAPÍTULO 2

CIRCUITOS MULTIPLEX, DEMULTIPLEX E MEMÓRIAS.

2.1 – DEFINIÇÕES.

2.1.1 - Multiplex (Mux).

O circuitos multiplex são utilizados nos casos em que necessitamos enviar um certo número de informações, contidas em vários canais, a um só canal de saída; a isto chamamos de **Multiplexação**.

O equipamento Multiplex possui internamente um **circuito combinacional dedicado**, chamado de **Multiplexador**, que tem a finalidade de **selecionar**, através **das variáveis de seleção**, uma de suas entradas (canais) que passará para a saída. É um circuito lógico que aceita diversos dados digitais de entrada e seleciona um deles, em um certo instante, para a saída. O roteamento do sinal de entrada desejado para a saída é controlado pelas entradas de seleção. Assim, as entradas de seleção tem como finalidade escolher qual das informações de entrada, ou qual dos canais de informação deve ser ligado à saída.

Na Fig. 2.1, temos o diagrama funcional de um multiplexador simulado por uma chave rotativa e na Fig. 2.2, temos o bloco de um multiplex, onde A e B são as variáveis de seleção.




Fig. 2.1 - Diagrama funcional de um Mux.




Fig. 2.2 - Bloco de um Mux.

O multiplexador atua como uma chave digital controlada, de várias posições, onde o código digital aplicado nas entradas de seleção controla qual entrada de dados será chaveada para a saída.

O número de entradas está relacionado com o número de variáveis de seleção, por:

$$n = 2^m$$

onde: **n** = número de canais de entrada

m = número de variáveis de seleção

a) O Mux possui inúmeras aplicações nos sistemas digitais, como:

- I)** seleção de informações digitais para um determinado circuito (roteamento de um mostrador para dois contadores);
- II)** conversão de informações paralelas em seriais;
- III)** implementação de expressões booleanas, e
- IV)** seqüenciamento de operações (acionar um sistema em vários passos)

2.1.2 - Demultiplex (Demux).

Um equipamento **Demultiplex** possui internamente um **circuito combinacional dedicado** chamado de **Demultiplexador**, que tem a finalidade de **selecionar**, através **das variáveis de seleção**, qual das saídas deve receber a informação presente em sua única entrada.

O demultiplex é, portanto, um bloco que efetua a função inversa do multiplex, ou seja, a de enviar informações contidas em um canal a vários canais de saída. Na Fig. 2.3, temos o diagrama funcional de um Demux e na Fig. 2.4, seu bloco lógico.




Fig. 2.3 – Diagrama funcional de um Demux.




Fig. 2.4 - Bloco de um Demux

O número de saídas está relacionado com o número de variáveis de seleção, por:

$$n = 2^m$$

onde: **n** = número de canais de saída

m = número de variáveis de seleção

a) O Demux possui inúmeras aplicações nos sistemas digitais, como:

- I)** seleção de circuitos que devem receber uma determinada informação digital;
- II)** conversão de informações serial em paralela;
- III)** recepção e demultiplexação de informações de forma compatível com o sistema de multiplexação, e
- IV)** sistema de segurança (mux/demux) - monitoração de inúmeras portas ou janelas.

2.1.3 – Memórias.

a) Introdução.

A memória humana tem certas nuances interessantes... Existem coisas que aprendemos e nunca mais esquecemos e outras que desaparecem da memória como se nunca tivéssemos aprendido. Por isso, a humanidade criou formas para guardar suas emoções, fatos históricos etc. A escrita foi, com certeza, a maior invenção da humanidade para que uma memória eterna fosse possível. Os instrumentos para isto foram se aperfeiçoando com os séculos, desde a pedra, passando pelo papiro até chegar ao papel. Também foram inventados mecanismos para registrar a linguagem falada como o disco de vinil, o gravador magnético e o disco laser, etc.

Porém, neste último século, a humanidade com seu conhecimento científico e tecnológico acumulado desde o seu passado mais remoto, conseguiu meios para que tanto a linguagem escrita quanto a falada pudessem ser memorizadas para sempre num único instrumento: **o computador**.

O computador, com a ajuda de alguns periféricos, pode ler, escrever, ouvir e falar. É claro que ele não tem a imaginação do homem, mas pode ser muito útil para guardar principalmente aquelas informações desgastantes para a memória humana ou terríveis pelo espaço que ocupam, como por exemplo, o número de documentos de todos os militares de uma OM.

As memórias, como circuitos eletrônicos, são blocos que armazenam informações codificadas digitalmente.

Dividem-se basicamente em Memórias de Escrita e Leitura (RAM) e Memórias Apenas de Leitura (ROM). Possuem aplicações em sistemas digitais, principalmente na área de informática.

2.2 - GERAÇÃO DE PRODUTOS CANÔNICOS.

2.2.1 - Conceitos básicos.

Como sabemos com **n** variáveis booleanas podemos fazer **2ⁿ** combinações. Por exemplo, com 2 variáveis podemos formar $2^2 = 4$ possibilidades, sendo estas:

Caso 0) $\bar{A} \cdot \bar{B} \rightarrow A = 0 \quad \text{e} \quad B = 0$

Caso 1) $\bar{A} \cdot B \rightarrow A = 0 \quad \text{e} \quad B = 1$

Caso 2) $A \cdot \bar{B} \rightarrow A = 1 \quad \text{e} \quad B = 0$

Caso 3) $A \cdot B \rightarrow A = 1 \quad \text{e} \quad B = 1$

Vamos considerar a expressão referente ao caso 0: $P_0 = \bar{A} \cdot \bar{B}$. Este produto será igual a 1 somente quando $A = B = 0$.

No caso 1, temos: $P_1 = \bar{A} \cdot B$, que será igual a 1 somente quando $A = 0$ e $B = 1$.

No caso 2, temos: $P_2 = A \cdot \bar{B}$, que será igual a 1 somente quando $A = 1$ e $B = 0$.

No caso 3, temos: $P_3 = A \cdot B$, que será igual a 1 somente quando $A = 1$ e $B = 1$.

Estes quatro produtos possíveis com duas variáveis são denominados **produtos canônicos**. Então, com n variáveis, temos 2^n produtos canônicos.

2.2.2 - Geradores de produtos canônicos.

a) Circuito básico.

Podemos esquematizar circuitos para gerar produtos canônicos. Um primeiro e mais simples de ser entendido é o constituído por portas E e inversores. A Fig. 2.5 mostra um exemplo para 2 variáveis de entrada.

Seguindo o mesmo esquema básico, a Fig. 2.6 mostra um exemplo para 3 variáveis.

Analogamente, se quisermos gerar os produtos canônicos com n variáveis, necessitamos, então, de 2^n portas E de n entradas cada.




Fig. 2.5 - Produtos canônicos com 2 variáveis.




Fig. 2.6 - Produtos canônicos com 3 variáveis.

b) Matriz de simples encadeamento.

Um segundo processo de geração de produtos canônicos é o conhecido como **Matriz de Simples Encadeamento**, que utiliza somente portas E de 2 entradas. O circuito no caso de 2 variáveis, é idêntico ao já visto, utilizando quatro portas E de 2 entradas. Para 3 variáveis, temos o circuito mostrado na Fig. 2.7.




Fig. 2.7 - MSE para 3 variáveis.

Notamos que este circuito foi desenvolvido a partir do circuito de 2 variáveis, visto no item anterior. Se quisermos montar um gerador de produtos canônicos de 4 variáveis, basta colocarmos 2 portas E com entradas $\bar{D}$ e D, respectivamente, em cada saída do circuito de 3 variáveis e assim, sucessivamente, para maior número de variáveis. Para n variáveis, temos N portas de 2 entradas, onde:

$$N = 2^{n+1} - 4$$

b) Matriz de duplo encadeamento.

O terceiro processo, que é o mais utilizado por apresentar uma rápida resposta com um menor número de portas E, é conhecido como **Matriz de Duplo Encadeamento**. Este tipo de matriz é muito importante pelo fato de ser utilizado em circuitos multiplex e na estrutura de algumas memórias.

Vamos construir uma matriz de duplo encadeamento para a geração de produtos canônicos de 4 variáveis, Fig. 2.8.




Fig. 2.8 - MDE para 4 variáveis.

Para entendermos o funcionamento desta matriz, vamos utilizar, por exemplo, a entrada $5_{10} = (0101_2)$. Neste caso $P_5 (\overline{A}BCD)$ estará em nível 1 e todas as demais saídas estarão em nível 0. Analisando os demais casos, veremos que cada um apresentará uma saída 1 para uma entrada específica.

2.3 – MULTIPLEX.

2.3.1 - Circuito lógico básico de um Mux de 2 canais.


Um Mux de dois canais ou entradas ($n = 2$), precisa de apenas uma variável de seleção ($m = 1$), pois:

$$n = 2^m \text{ e } 2^1 = 2$$

Da Tab. 2.1 retiramos a equação e montamos o circuito lógico básico que efetua a função de um multiplex de 2 canais, visto na Fig. 2.9.

A	S
0	I ₀
1	I ₁

$S = I_0 \cdot \overline{A} + I_1 \cdot A$



Tab. 2.1 - Tabela Verdade.

Fig. 2.9 – Circuito de um Mux de 2 canais.

No caso do multiplex básico para 2 informações de entrada I_0 e I_1 , temos uma variável de Seleção (A). Quando $A = 0$, teremos na saída, a mesma informação que a entrada I_0 . Se $I_0 = 0$, $S = 0$, e se $I_0 = 1$, $S = 1$. Neste caso, a informação I_1 será bloqueada pela porta “E” referente a I_1 , pois a outra entrada desta estará ligada em A que valerá 0. Quando $A = 1$, I_0 será bloqueado e, analogamente, a informação I_1 aparecerá na saída.

2.3.2 - Projeto do circuito de um multiplex.

Para projetarmos um Mux, devemos relacionar, principalmente, as possibilidades que as entradas de seleção irão assumir, de acordo com a informação de entrada que deve ser conectada à saída. Para isso, montamos uma tabela verdade onde serão colocadas todas as possibilidades de seleção e as respectivas informações que devem aparecer na saída.

Para mostrarmos passo a passo a elaboração de um multiplex, vamos iniciar, efetuando um projeto de um multiplex de 4 canais ou entrada de informações.

Para que possamos conectar aleatoriamente 4 entradas à saída, necessitamos de 2 variáveis de seleção. Com isso, podemos montar a tabela verdade. Montando a Tab. 2.2, relacionamos os valores assumidos pela saída para cada possibilidade das variáveis de seleção, obtendo, a partir disso, o respectivo produto canônico. O produto canônico será interligado através de uma porta OU para que se possa transformar várias entradas em uma única saída. Em função das expressões lógicas, esquematizamos o circuito da Fig. 2.10.

Variáveis de seleção		Saída
A	B	S
0	0	I_0
0	1	I_1
1	0	I_2
1	1	I_3

Variáveis de seleção	Situação na saída
Caso 00 ($P_0 = \overline{A} \cdot \overline{B}$)	$S = I_0$
Caso 01 ($P_1 = \overline{A} \cdot B$)	$S = I_1$
Caso 10 ($P_2 = A \cdot \overline{B}$)	$S = I_2$
Caso 11 ($P_3 = A \cdot B$)	$S = I_3$
$S = I_0\overline{A}\overline{B} + I_1\overline{A}B + I_2A\overline{B} + I_3AB$	

Tab. 2.2 - Tabela verdade para um Mux de 4 canais.




Fig. 2.10 - Circuito de um Mux de 4 canais




Fig. 2.11 - Bloco de um Mux de 4 de canais

Para entender o funcionamento do circuito, dê valores às variáveis A e B e verifique qual canal de entrada se ligará com a saída.

2.3.3 - Ampliando a capacidade de um sistema Mux.

Podemos, a partir de circuitos multiplex de baixa capacidade, formar outros para um maior números de informações de entrada. Na Fig. 2.12, temos um Mux de 4 canais de informações, a partir de outros de apenas 2 canais e sua tabela verdade.




Fig. 2.12 – MUX de 4 canais.

00	$(\bar{A} . \bar{B}) \rightarrow S = I0$
01	$(\bar{A} . B) \rightarrow S = I1$
10	$(A . \bar{B}) \rightarrow S = I2$
11	$(A . B) \rightarrow S = I3$

Tabela 2.3

Na Fig. 2.13 temos um Mux de 16 canais formado por Mux de 8 canais.

a) Funcionamento.

Neste circuito, enquanto a variável A estiver em nível lógico 0 o Mux 3 só comutará a saída S0 do Mux 1. Quando a variável A assumir nível lógico 1, comutará a saída

S1 do Mux 2. O Mux 3 por possuir as entradas de seleção curto-circuitadas, apresentará somente os endereços 000 ($A = 0$) ou 111 ($A = 1$).





Fig. 2.13 - Mux de 16 canais com 3 de 8 canais.

2.3.4 - Mux como circuito combinacional.

Multiplexadores podem ser usados para implementar funções lógicas diretamente a partir da tabela verdade, sem necessidade de simplificação. Neste caso, as entradas de seleção são utilizadas como variáveis lógicas, e cada entrada de dados é conectada permanentemente em alto ou baixo, conforme for a necessidade para satisfazer a tabela verdade. Na Fig. 2.14 (a), (b), (c), (d) e (e), temos blocos lógicos multiplexadores funcionando como circuitos combinacionais.



a) Mux 2 como inversor

b) Mux 4 como porta "OU".





Fig. 2.14 – Circuitos combinacionais com Mux.

2.3.5 - Seletores de dados/Multiplexadores.

Um seletor de dados é a versão eletrônica da chave rotativa unidirecional (sentido único).

A Fig. 2.15 mostra à esquerda uma chave rotativa de um pólo e oito posições, e a direita, um seletor de dados eletrônico. O dado da entrada 2 (nível 1 lógico) está sendo transferido através dos contatos da chave rotativa, similamente, o dado de entrada 2 (nível lógico 1) está sendo transferido através do circuito do seletor de dados. A posição do dado é selecionada mecanicamente através do giro do rotor da chave rotativa. A posição do dado é selecionado, no seletor de dados eletrônico, colocando-se o número binário adequado nas entradas de seleção de dados (ABC). O seletor de dados permite que os dados fluam somente da entrada para a saída, enquanto a chave rotativa permite que os dados fluam em ambos os sentidos. Um seletor de dados eletrônico pode ser imaginado como sendo similar a uma chave rotativa unidirecional.





Fig. 2.15 - Comparação de uma chave rotativa com um seletor de dados.

2.3.6 - Seletor de dados comercial e tabela verdade.

a) CI multiplexador 74150.

Um seletor de dados comercial é mostrado na forma de diagrama de blocos na Fig. 2.16 (a). Este CI TTL é identificado pelo fabricante como um seletor de dados/multiplexador de 16 entradas 74150. Observe as 16 entradas de dados na parte superior esquerda. O 74150 tem uma única saída invertida designado por $\overline{W}$. Quatro entradas de seleção de dados (DCBA) são identificadas na parte inferior esquerda da Fig. 2.16(a). Um nível **baixo** na entrada **strobe** (habilitar) habilitará o seletor de dados, além de poder ser imaginado como a chave principal de liga /desliga.

Considere a tabela verdade do seletor de dados 74150 da Fig. 2.16(b). A linha 1 mostra a entrada **strobe** em nível **alto**, que inibe toda a unidade (saída em nível alto – H). A linha 2 mostra todas as entradas do seletor de dados em nível **baixo**, bem como a entrada strobe em nível **baixo**. Isso permite que a informação na entrada de dados 0 seja transferida para a saída $\overline{W}$. Esta aparecerá na forma invertida, como simbolizado pela $\overline{E0}$ na coluna de saída da tabela da verdade. À medida que a contagem binária cresce (0001, 0010, 0011, e assim por diante), descendo na tabela verdade, cada dado de entrada, por sua vez, é conectado à saída $\overline{W}$ do seletor de dados.



Entradas					Saída
D	C	B	A	Strobe	W
X	X	X	X	H	H
L	L	L	L	L	E0
L	L	L	H	L	E1
L	L	H	L	L	E2
L	L	H	H	L	E3
L	H	L	L	L	E4
L	H	L	H	L	E5
L	H	H	L	L	E6
L	H	H	H	L	E7
H	L	L	L	L	E8
H	L	L	H	L	E9
H	L	H	L	L	E10
H	L	H	H	L	E11
H	H	L	L	L	E12
H	H	L	H	L	E13
H	H	H	L	L	E14
H	H	H	H	L	E15


a) bloco lógico

b) tabela verdade (saídas barradas)

Fig. 2.16 - CI 74150.

b) CI multiplexador 74157.

É um CI multiplexador que contém quatro multiplexadores de duas entradas para uma saída, Fig. 2.17. Com $\overline{E}$ (habilitação) = 0 e S (seleção) = 0 as saídas Z seguem o conjunto de entradas I_0 e com $\overline{E}$ = 0 e S = 1 as saídas Z seguem o conjunto de entradas I_1 . Isto é visto através da Tab. 2.4.



$\overline{E}$	S	Za	Zb	Zc	Zd
H	X	L	L	L	L
L	L	I0a	I0b	I0c	I0d
L	H	I1a	I1b	I1c	I1d

Fig. 2.17 - Bloco lógico

Tab. 2.4 - Tabela verdade

A Fig. 2.18, mostra uma unidade multiplexadora interna.




Fig. 2.18 - Configuração interna de um Mux do 74157.

2.4 – DEMULTIPLEX.

2.4.1 - Circuito lógico básico de um Demux de 2 canais.

O circuito lógico básico de um demultiplex de 2 canais está esquematizado na Fig. 2.19.

Variável de seleção	Canais de informação	
A	I0	I1
0	E	0
1	0	E

Tab. 2.5 – Tabela verdade




Fig. 2.19 – Demux de 2 canais

Funcionamento do circuito, em função do valor assumido pela variável A:

A = 0: → I₀ irá assumir o valor da entrada de informação (E), e I₁ estará em 0.

A = 1: → I₁ irá assumir o valor da entrada de informação (E), e I₀ estará em 0.

2.4.2 - Projeto do circuito de um Demultiplex.

Para projetarmos um demultiplex devemos relacionar, primeiramente, as possibilidades que as variáveis de seleção irão assumir (endereços), com o canal de saída de informação que deve ser conectado à entrada. Para isso, montamos uma tabela verdade onde são consideradas todas as possibilidades de seleção e os respectivos canais de informação.

Como exemplo, vamos elaborar um demultiplex de 4 canais. Para que possamos conectar aleatoriamente uma entrada a 4 canais de saída, precisamos, como já visto, de 2 variáveis de seleção. Com isso, podemos montar a Tab. 2.6.

00 ($\bar{A} \cdot \bar{B}$): teremos o valor de E no canal de saída I_0 ($I_0 = 00E$).

01 ($\bar{A} \cdot B$): teremos o valor de E no canal de saída I_1 ($I_1 = 01E$).

10 ($A \cdot \bar{B}$): teremos o valor de E no canal de saída I_2 ($I_2 = 10E$).

11 ($A \cdot B$): teremos o valor de E no canal de saída I_3 ($I_3 = 11E$).

O circuito para executar esta função é visto na Fig. 2.20.

Variáveis		Canais de saída			
A	B	I0	I1	I2	I3
0	0	E	0	0	0
0	1	0	E	0	0
1	0	0	0	E	0
1	1	0	0	0	E

Tab. 2.6 – Tabela verdade.




Fig. 2.20- Circuito do Demux.

2.4.3 - Ampliando a capacidade de um Demux.

Como nos circuitos Mux, podemos montar a partir de demultiplexadores de menor capacidade, outros de maior capacidade. Na Fig. 2.21, temos um Demux de 4 canais a partir de outros de apenas 2 canais e na Fig. 2.22 temos um de 16 canais a partir de blocos de 8 canais.




Fig. 2.21 - Demux de 4 canais.




Fig. 2.22 - Demux de 16 canais.

2.4.4 - Seletores de dados/ Demultiplexadores.

A idéia de operação de um demultiplexador (demux) foi visto na Fig. 2.3. O demux tem operação inversa à do mux. A chave rotativa de um pólo e várias posições mostra a idéia fundamental. Note que o demux tem uma única entrada e um determinado número de saídas. Os dados na entrada podem ser distribuídos para uma das saídas através do cursor mecânico na chave rotativa.


O demultiplexador é também chamado **decodificador** e, algumas vezes, **distribuidor de dados**. No real, o demultiplexador eletrônico permite que os dados fluam apenas da entrada para a saída, enquanto a chave rotativa permite que os dados fluam em ambas as direções.

2.4.5 - Demultiplexador comercial 74LS154.

O Demultiplexador comercial, mostrado na Fig. 2.23, é um CI TTL descrito pelo fabricante como um **Decodificador/Demultiplexador de 4 para 16 linhas**. É o CI 74LS154 de 16 saídas (de 0 a 15) com 4 entradas de seleção de dados (de D a A). As saídas são todas pinos ativos em nível **baixo**. O 74LS154 tem duas entradas de dados

$\overline{G1}$ e $\overline{G2}$) que são submetidas juntas a uma operação NOR para gerar uma entrada de dados única. As duas entradas de dados são ambas ativas em nível baixo.

Uma tabela verdade (ou tabela de funções) para o CI Decodificador/Demultiplexador 74LS154 é reproduzido na Fig. 2.23 (b). Note que ambas as entradas de dados ($\overline{G1}$ e $\overline{G2}$) tem que estar em **nível baixo** antes que uma das 16 saídas seja ativada. As entradas de seleção de dados podem ser imaginadas como entrada de endereço por causa do uso do Demux como um decodificador de memória. Por exemplo, ele pode ser usado para selecionar ou endereçar pastilhas RAM de 1 para 16.



a) símbolo.

b) tabela de funções.

Fig. 2.23 - CI 74LS154.

2.5 - MUX E DEMUX UTILIZADOS NA TRANSMISSÃO DE DADOS.

2.5.1 - Códigos alfanuméricos.

a) Introdução.

Além de dados numéricos, um computador deve ser capaz de manipular informações não numéricas, isto é, reconhecer códigos que representam letras, sinais de pontuação e outros caracteres especiais. Estes códigos são os **Códigos Alfanuméricos**.

Um código alfanumérico completo deve incluir as 26 letras maiúsculas e minúsculas, 10 dígitos numéricos, 7 sinais de pontuação e entre 20 a 40 outros caracteres, tais como: +, /, #, %, etc.

O código alfanumérico representa, portanto, todos os caracteres e funções encontradas em um teclado.

b) Código alfanumérico ASCII.

Zero e um binários foram usados para representar vários números até este ponto. Os bits também podem ser codificados para representar letras do alfabeto, números e sinais de pontuação. Um código alfanumérico mais amplamente usado é o **American Standard Code for Information Interchanger (ASCII** - pronunciado “ask-ii” - que significa, em português, **Código Padrão Americano para Troca de Informação**). É um código de 7 bits, e portanto tem $2^7 = 128$ codificações possíveis. É mostrado na Fig. 2.24, onde podemos observar que a letra A é representada por 1000001_2 (65_{10}) enquanto B é igual a 1000010_2 (66_{10}) do código ASCII.

O código ASCII é usado para transferências de informações entre um computador e dispositivos de entrada e saída, como vídeo, impressora, teclado, etc..

c) Código alfanumérico EBCDIC.

Um outro código amplamente usado é o **EBCDIC (Extended Binary-Coded Decimal Interchange Code)**. Parte do código EBCDIC é mostrado na Fig. 2.24. É um código de 8 bits ($2^8 = 256$ codificações possíveis), portanto, possui mais variações e caracteres do que o código ASCII. É usado em muitos sistemas de computadores de grande porte

Caracteres	ASCII	EBCDIC	Caracteres	ASCII	EBCDIC
Espaço	010 0000	0100 0000	A	100 0001	1100 0001
!	010 0001	0101 1010	B	100 0010	1100 0010
“	010 0010	0111 1111	C	100 0011	1100 0011
#	010 0011	0111 1011	D	100 0100	1100 0100
\$	010 0100	0101 1011	E	100 0101	1100 0101
%	010 0101	0110 1100	F	100 0110	1100 0110
&	010 0110	0101 0000	G	100 0111	1100 0111
,	010 0111	0111 1101	H	100 1000	1100 1000
(	010 1000	0100 1101	I	100 1001	1100 1001
)	010 1001	0101 1101	J	100 1010	1101 1000
*	010 1010	0101 1100	K	100 1011	1101 0010
+	010 1011	0100 1110	L	100 1100	1101 0011
,	010 1100	0110 1011	M	100 1101	1101 0100
-	010 1101	0110 0000	N	100 1110	1101 0101
-	010 1110	0100 1011	O	100 1111	1101 0110
/	010 1111	0110 0001	P	101 0000	1101 0111
0	011 0000	1111 0000	Q	101 0001	1101 1000
1	011 0001	1111 0001	R	101 0010	1101 1001
2	011 0010	1111 0010	S	101 0011	1110 0010
3	011 0011	1111 0011	T	101 0100	1110 0011
4	011 0100	1111 0100	U	101 0101	1110 0100
5	011 0101	1111 0101	V	101 0110	1110 0101
6	011 0110	1111 0110	W	101 0111	1110 0110
7	011 0111	1111 0111	X	101 1000	1110 0111
8	011 1000	1111 1000	Y	101 1001	1110 1000
9	011 1001	1111 1001	Z	101 1010	1110 1001

Fig. 2.24 - Códigos alfanuméricos.

2.5.2 - Gerador de paridade.

a) Introdução.

A maioria dos equipamentos digitais modernos são projetados para serem relativamente livres de erros. Entretanto, devemos compreender que sistemas digitais frequentemente transmitem milhões de bits por segundo, e assim mesmo uma taxa de ocorrência de erros muito baixa pode produzir um erro ocasional que fatalmente compromete as informações. Por esta razão, muitos sistemas digitais empregam algum método para detecção e em alguns casos, correção de erros. Um modo mais simples de detecção de erros é o **método da paridade**.

b) Bit de paridade.

Um bit de paridade é um bit extra que é anexado ao grupo de bits do código que está sendo transferido de um lugar para outro. O bit de paridade é 0 (zero) ou 1 (um), dependendo do número de “1s” contido no grupo. Dois métodos diferentes são usados:

I) Paridade par

- A)** Se o número de bits “1s” da informação for ímpar, acrescenta-se um bit de paridade igual a 1, ficando a informação com um número par de bits iguais a 1. Ex: (C) 1000011 com paridade fica **11000011**.
- B)** Se o número de bits “1s” da informação for par, acrescenta-se um bit de paridade igual a 0 continuando a informação com um número par de bits iguais a 1. Ex: (A) 1000001 com paridade fica **01000001**.

II) Paridade ímpar

- A)** Se o número de bits “1s” da informação for par, acrescenta-se um bit de paridade igual a 1 ficando a informação com um número ímpar de bits iguais a 1. Ex: (A) 1000001 com paridade fica **11000001**.
- B)** Se o número de bits “1s” da informação for ímpar, acrescenta-se um bit de paridade igual a 0 continuando a informação com um número ímpar de bits iguais a 1. Ex: (C) 1000011 com paridade fica **01000011**.

O bit de paridade é usado para detectar qualquer erro de apenas um bit que ocorra durante a transmissão de uma informação de um lugar para outro, porém não determina qual dos bits é o errado ou seja, não detecta erro de posição.

Quando a informação transmitida for recebida pelo receptor, um circuito adequado irá conferir se a informação foi recebida corretamente, ou seja, se a informação e o bit de paridade recebidos estão de acordo com a informação transmitida. Este sistema deve indicar se a informação foi recebida corretamente. Caso contrário, deve indicar ao receptor a rejeição da mesma, pois a informação recebida não é verdadeira.

c) Tabela verdade para uma informação de 4 bits paridade ímpar, Tab. 2.7.

Podemos, agora, estabelecida a função do gerador de paridade, levantar sua tabela verdade. Vamos supor que a informação a ser transmitida contenha 4 bits:

I3	I2	I1	I0	P
0	0	0	0	1
0	0	0	1	0
0	0	1	0	0
0	0	1	1	1
0	1	0	0	0
0	1	0	1	1
0	1	1	0	1
0	1	1	1	0
1	0	0	0	0
1	0	0	1	1
1	0	1	0	1
1	0	1	1	0
1	1	0	0	1
1	1	0	1	0
1	1	1	0	0
1	1	1	1	1

I3/I2	00	01	11	10
00	1		1	
01		1		1
11	1		1	
10		1		1

$$S = I0 \oplus I1 \oplus I2 \oplus I3$$

Tab. 2.7 - Tabela e equação de um gerador de paridade ímpar.

A Fig. 2.25 mostra o circuito de um gerador de paridade ímpar gerado a partir da equação acima.




Fig. 2.25 – Gerador de paridade ímpar.

A Fig. 2.26 mostra o circuito completo de um gerador e verificador de paridade. A informação recebida corretamente, possuirá:

- I)** par de bits iguais a 1 e bit de paridade igual a 1, ou
- II)** ímpar de bits iguais a 1 e bit de paridade igual a 0

O circuito verificador de paridade deve apresentar saída 0, quando a informação recebida for correta, caso contrário deve apresentar saída igual a 1.




Fig. 2.26 - Gerador e verificador de paridade.

2.5.3 - Transmissão de dados.

a) Introdução.

Os circuitos multiplex e demultiplex são muito utilizados em transmissão de dados. Para isso, basta que tenhamos um bloco no transmissor e um outro no receptor executando a função inversa. Para que haja uma perfeita recepção, é necessário também que as variáveis de seleção estejam sincronizadas, ou seja, tanto na recepção quanto na transmissão, as variáveis de controle devem enviar o mesmo endereço. Basicamente, temos dois processos de transmissão: Paralelo e a Serial.

b) Transmissão de dados em paralelo.

A transmissão de dados em paralelo **é mais rápida** e é típica dentro de sistemas microprocessados onde grupos inteiros de bits (chamados palavras ou words) são transferidos ao mesmo tempo.

Um sistema em paralelo é usado quando a velocidade é importante, pois transmite byte a byte. Suas características, são:

- I)** O custo elevado dos muitos registradores de retenções (latches) e dos condutores para muitos bits de dados;
- II)** Espalhamento temporal dos bits transmitidos, o que faz com que os bits não cheguem ao destino ao mesmo tempo. Isto é agravado com o aumento no comprimento do cabo;
- III)** Usa sinais de strobe para informar que todos os bits estão disponíveis;
- IV)** Problemas de reflexão são resolvidos com o uso de terminações, e

V) Interferência entre sinais adjacentes são resolvidos com blindagens e pares diferenciais, o que aumenta a espessura do cabo, tornando-o caro e de difícil instalação.

Vamos, para analisar os processos, exemplificar a transmissão de dados de dois bits. A configuração do circuito neste tipo de transmissão é vista na Fig. 2.27.

A entrada de informação, **E**, irá receber a informação de modo série, como visto no gráfico da Fig. 2.28.




Fig. 2.27 - Tx paralela.

Fig. 2.28 - Espaço entre bits.

Este gráfico indica o espaço de tempo de duração do 1° e do 2° bits. Sabemos também, que os bits da informação podem assumir valores 1 ou 0.

A variável de seleção A1 do demultiplex irá, durante o tempo de existência do 1° bit, enviar o endereço de S0, logo este aparecerá na saída S0. Simultaneamente, a variável de seleção A2 do multiplex deverá enviar o mesmo endereço, fazendo com que a informação ligada em I0, apareça na saída S. Durante a existência do 2° bit, a variável de seleção A1 do demultiplex deve enviar o endereço S1, logo, este aparecerá na saída S1. Simultaneamente, a variável de seleção A2 do multiplex deve enviar o mesmo endereço, fazendo com que a informação ligada em I1 apareça na saída S. Assim teremos na saída S a mesma informação aplicada à entrada E. Este processo apresenta também um caráter didático para mostrar como o sincronismo entre as variáveis de endereço do transmissor e do receptor é importante, pois sem ele, a informação colhida na saída não seria verdadeira.

c) Transmissão de dados em série.

É o tipo de transmissão mais usado em longas distâncias. Suas características, são:

I) mais lenta pois transmite bit a bit;

II) mais barata; e

III) possibilidade de usar taxas de transmissão mais elevadas.

A configuração do circuito é vista na Fig. 2.29.




Fig. 2.29 - Tx em série.

Neste caso, a entrada da informação é feita por 2 fios (2 bits de informação) e é transmitida através de um único fio. Na recepção, teremos a conversão para saída de 2 fios, como na entrada.

Para fins de análise, a Fig. 2.30 ilustra a entrada de informações e de seleção.




Fig. 2.30 - Entrada de informações e seleção.

A variável de seleção A1, do multiplex irá, durante o intervalo de tempo de 0 a t1, enviar o endereço de I₀ (0), logo, o nível relativo ao 1º bit aparecerá na saída S (Fig. 2.29), e conseqüentemente na linha de transmissão e na entrada E do bloco demultiplex de recepção. Simultaneamente, a variável de seleção A2 do demultiplex deverá enviar o mesmo endereço, ou seja, o de S₀, fazendo com que durante esse intervalo de tempo (0 a t1), a informação contida em S apareça S₀. Durante o intervalo de tempo de t1 a t2, a variável de controle A1, deverá enviar o endereço de I₁ (1), fazendo assim com que o

nível relativo ao 2º bit apareça na saída S. Simultaneamente, a variável A2, deverá enviar o mesmo endereço, fazendo com que, durante esse intervalo de tempo, S apareça em S₁.

A Fig. 2.31 mostra como a informação se comporta nos vários pontos do sistema.




Fig. 2.31 - Comportamento da informação.

Notamos, neste caso, a importância do sincronismo das variáveis de controle do transmissor e do receptor. Notamos também, que nas saídas S1 e S0, o 1º e o 2º bits não aparecem simultaneamente. Podemos, então, para recolher a informação, armazená-la em flip-flops e, assim, logo após o instante t1, temos nas saídas destes a mesma informação contidas nos canais I0 e I1. Após o término da transmissão de uma informação, o sistema pode transmitir uma outra e, assim, transmitir várias, uma seguida à outra. O processo apresenta a vantagem de transmitir a informação de modo série. Este fato é muito importante quando temos uma grande distância entre o transmissor e o receptor, pois a linha de transmissão poderá ser simplesmente um par de fios, linha telefônica ou, ainda, um sistema mais complexo utilizando fibras ópticas. Na Fig. 2.32 temos um sistema de transmissão de dados, utilizando multiplex e demultiplex de 8 canais de informação, ambos com endereçamento seqüencial.




Fig. 2.32 - Sistema completo de transmissão de dados.

2.6 – MEMÓRIAS.

2.6.1 – Introdução.

Quando um sinal de entrada é aplicado na maioria dos dispositivos ou circuitos, a saída de algum modo muda em resposta à entrada, e quando o sinal de entrada é removido a saída retorna ao seu estado original. Estes circuitos não exibem a propriedade de **memória**, já que suas saídas voltam ao normal.

Nos circuitos digitais, certos tipos de dispositivos e circuitos têm memória. Quando uma entrada é aplicada em tal circuito, a saída mudará seu estado, mas permanecerá neste novo estado mesmo após a entrada ter sido removida. Esta propriedade de reter sua resposta a uma entrada momentânea é chamada **memória**.

Dispositivos e circuitos de memória têm um importante papel em sistemas digitais, porque eles fornecem meios para armazenar números binários tanto temporária quanto permanente, com capacidade de alterar a informação armazenada a qualquer momento.

Os vários elementos de memórias incluem os **tipos magnéticos** e aqueles que utilizam **circuitos eletrônicos de retenção** como, **latches e flip-flops**.

Na Fig. 2.33, temos o bloco básico de uma memória.




Fig. 2.33 - Bloco básico de uma memória.

2.6.2 - Classificação das memórias.

As memórias são blocos que armazenam informações codificadas digitalmente. Dividem-se basicamente em dois grupos: as memórias de escrita e leitura (RAM) e as memórias apenas de leitura (ROM). Tem sua grande aplicação em sistemas digitais, utilizados principalmente na área de informática.

As memórias se classificam de acordo com suas características, em:

a) Quanto ao acesso – podem ser **seqüencial ou aleatório**

I) Seqüencial – fita magnética

II) Aleatório – disco rígido, memórias semicondutoras, etc.

b) Quanto à volatilidade – **volátil e não volátil**

I) Volátil – perde os dados quando da falta de energia, ex: RAM.

II) Não volátil – mantém os dados mesmo na falta de energia, ex: ROM.

c) Quanto ao tipo de armazenamento – classificam-se em **estáticas e dinâmicas**.

I) Estáticas - são aquelas que uma vez inserido o dado numa dada localidade, este lá permanece.

II) Dinâmicas - são aquelas em que necessitamos inserir as informações de tempos em tempos, pois de acordo com as características de seus elementos internos, perdem essas informações após um determinado tempo, mesmo com a energia presente. Esta operação é chamado de **refresh**.

d) Quanto a capacidade – maior ou menor quantidade de informações que ela pode armazenar. Ex: 2Kb, 2048 bits, 2KB, 2048 bytes, 4MB, .. etc. Para medida de capacidade, temos o **bit**.

bit = 0 ou 1

1 byte = 8 bits.

1 Kb = 1.024 bits = 1.024 posições de 1 bit cada.

1KB = 1.024 bytes = 1.024 posições de 8 bits = 8.192 bits.

1Mb = 1.024 Kb = 1.048.576 posições de 1 bit.

1MB = 1024 KB = 1.048.576 bytes.

GB, Gb, TB, Tb, PB, Pb ... etc.

e) Tempo de acesso – é o intervalo de tempo decorrente entre a aplicação do endereço e a apresentação dos dados nas linhas de saída, portanto, uma medida de velocidade. Com isto, uma memória pode ser mais lenta ou mais rápida que outra.

f) taxa de transferência (MB/s) – $[f \text{ (MHz)} \cdot \text{tamanho do barramento (bits)}]/8$ – é um cálculo teórico.

2.6.3 - Sistema simplificado de um microcomputador.

a) Introdução.

O que é um computador?

Em termos simples, **um computador é um sistema de hardware que realiza operações aritméticas, manipula dados e toma decisões.**

Na maioria das vezes, os seres humanos podem fazer o que os computadores fazem, mas os computadores podem fazê-lo com uma velocidade e exatidão muito maiores. Um computador é mais rápido e mais exato do que pessoas, mas, diferentemente da maioria delas, deve ser dado a ele um conjunto completo de **instruções** que descreva exatamente o que fazer a cada passo de sua operação. Este conjunto de instruções, chamado **programa**, é preparado por uma ou mais pessoas, **programador**, para cada tarefa que o computador deva fazer. Os programas são colocados na memória na forma binária, tendo cada instrução um código único. O computador toma estes códigos de instruções da memória um por vez e realiza a operação associada ao código.


Devido ao tamanho físico de seus componentes e sem perder o poder de processamento, os computadores de hoje são muito conhecidos como **microcomputadores**.

A Fig. 2.34 mostra um **Sistema Básico de um Computador** e sua organização, onde podemos observar:

b) CPU (Unidade Central de Processamento).

Em um microcomputador, a CPU é implementada em um único chip chamado **microprocessador**. O microprocessador contém todos os circuitos das Unidades de Controle e Temporização (UCT) e da Unidade Lógica de Aritmética, (ULA). A CPU é considerada o coração do microcomputador e realiza várias funções, incluindo:

- I) Fornecimento de sinais de temporização e controle;
- II) Busca de instruções e dados na memória;
- III) Transferência de dados com a memória e dispositivos de E/S;
- IV) Decodificação de instruções;
- V) Realização de operações lógicas e aritméticas indicadas pelas instruções, e
- VI) Respostas aos sinais de controle gerados pela E/S, tais como **Reset (RST)** e **Interrupt (INTO)**.



putador.

c) ULA (Unidade Lógica e Aritmética).

É a área do microprocessador na qual as operações lógicas e aritméticas são realizadas. É composta por várias subunidades, como: Acumulador, Registradores, Circuitos Lógicos, .. etc. Nesta unidade observamos:

- I) Tipo de operação a ser realizada é determinado pelos sinais de controle (1);
- II) Dados a serem operados podem vir da memória (2) ou da unidade de entrada (3), e
- III) O resultado das operações podem ser transferidos tanto para a memória (4) como para a saída (5).

d) Unidade de Controle e Temporização (UCT).

- I) Área do microprocessador considerada como o maestro e que é responsável por manter cada um dos membros da orquestra em sincronismo;
- II) Comanda a operação de todas as unidades fornecendo sinais de controle e temporização apropriados e necessários para executar cada instrução em um programa;
- III) Busca uma instrução da memória enviando um endereço (7) e um comando de leitura (6) para a memória, e
- IV) A palavra de instrução armazenada na posição de memória é então transferida para a UCT (11), decodificada pelos circuitos lógicos e determina qual controle será disparado.

e) Unidade de Memória, pode:

- I) armazenar grupos de instruções (programas) que o computador vai executar;
- II) armazenar resultados intermediários ou finais das operações aritméticas (4);
- III) sua operação é controlada pela UC (6), que pode ser escrita ou leitura;
- IV) determinada posição de memória é acessada pela UCT que fornece o código de endereço apropriado (7);
- V) informações vindas da ULA (4) ou da unidade de entrada (8), podem ser escritas na memória sob controle da UCT, e
- VI) informações podem ser lidas da memória para a ULA (2) ou para a unidade de saída (9).

f) Unidade de Entrada.

- I) Consiste em todos os dispositivos utilizados para obter informações e dados externos e colocá-los na unidade de memória (8) ou na ULA (3).
- II) A UCT determina para onde a informação de entrada é enviada (10);
- III) É usada para colocar programas e dados na unidade de memória antes de iniciar o processamento ou dados na ULA durante a execução de um programa, e
- IV) Como dispositivos de entrada (periféricos), temos: teclado, modems, unidade de disco, conversores A/D, etc

g) Unidade de saída.

- I) Consiste em dispositivos utilizados para transferir dados e informações do computador para o “mundo exterior”;
- II) Os dispositivos de saída são acionados sob o comando da UCT (12) e podem receber dados da memória (9) e da ULA (5) em dispositivos, e
- III) Como dispositivos comuns de saída (periféricos), temos: displays, impressoras, unidade de fita ou disco, monitores, conversores D/A, etc

Na Fig. 2.35 temos o bloco básico de um microcomputador real onde podemos observar a unidade de memórias que contém memórias do tipo ROM e RAM, e os barramentos de endereços, controle e dados.




Fig 2.35 - Unidades de um computador real.

Reset (RST) – em nível 1, leva a CPU para um estado inicial.

ALE (Adress Latch Enable) – habilitador do latch de endereço.

PSEN (Program Store Enable) – habilitador da memória de programa.

INT0 – usado para dispositivo de E/S para chamar a atenção da CPU quando ela está executando outras tarefas.

2.6.4 - Tipos de memórias.

De um modo geral, todas as memórias são do tipo RAM ou ROM, no entanto, em função da quantidade de informação armazenada e de sua finalidade, outras denominações podem ser encontradas. Assim temos:

a) memória de escrita e leitura (RAM).

Recebe e envia dados durante todo o tempo em que estiver ligada. Pode também armazenar o sistema operacional (SO).

b) memória somente de leitura (ROM).

É um tipo de memória que, normalmente, armazena programas residentes conhecidos como **firmware**.

Ex: BIOS de um computador.

c) memória principal (também conhecida como **memória de trabalho**).

Armazena dados e instruções que a CPU está acessando no momento.

d) memória de massa (também conhecida como **memória auxiliar**).

Armazena grande quantidade de informações externamente à memória principal. É mais lenta que a principal e sempre **não volátil**.

Ex: HD, CDs, DVDs, etc.

e) memória cache.

Porção de memória estática (SRAM) usada para armazenar dados da memória DRAM, aumentando assim, a velocidade de processamento.

f) memória FIFO (First-In, First-Out) - primeiro a entrar, primeiro a sair.

Os dados que são escritos na área de armazenamento da RAM são lidos na mesma ordem em que foram escritos. A operação da FIFO é controlada por **registradores apontadores** especiais que guardam onde os dados devem ser escritos e de onde eles devem ser lidos.

Uma FIFO é muito útil como um **buffer de transferência de dados** entre sistemas que transferem dados a taxas bastante diferentes, como: computador e impressora, teclado e computador, etc.

2.6.5 - Configuração básica de uma memória.

Como visto na Fig. 2.35, um microcomputador possui três barramentos que conduzem todas as informações e sinais necessários à operação do sistema. Estes barramentos conectam o microprocessador (CPU) a cada um dos elementos de memória e de entrada e saída (E/S) de modo que dados e informações possam ser trocados entre CPU e qualquer um destes elementos. Esses três barramentos, são:

a) Barramento de endereços (address bus - A).

É unidirecional pois a informação flui apenas da CPU para a memória ou para os dispositivos de E/S. Com 16 linhas de endereços temos $2^{16} = 65.536$ endereços diferentes. O endereço fornece a posição de memória onde um dado pode ser lido ou escrito;

b) Barramento de dados (data bus - D).

É um barramento bidirecional pois os dados podem ir ou vir da CPU, dependendo da informação de controle que pode ser uma leitura (R) ou uma escrita (W) em memória.

Obs: O tamanho interno do barramento de dados, classifica o processador. Ex: CPU de 8 bits, 16 bits, 32, bits, etc.

c) Barramento de controle (control bus).

É formado por sinais que controlam o funcionamento da memória ou dispositivos de E/S.

Ex: habilitação (CE), leitura (R), escrita (W), programação (PGM), dispositivo de E/S deseja se comunicar com a CPU (INTO), .. etc.

A memória contém diversas posições, cada uma das quais indicada por um **endereço (address)**. Se a memória possui **n** linhas de endereços, conterá 2^n posições nas quais um certo número de bits são armazenados.

Para que o conteúdo de uma determinada posição seja **lido**, a memória é **habilitada (enable)**, o endereço desejado é colocado nas **linhas de endereços** e posteriormente o conteúdo da posição aparece na **saída**.

Na operação de **escrita (write)**, a memória é **habilitada**, o endereço desejado é colocado nas **linhas de endereços**, a informação a ser armazenada é colocada nas **linhas de entrada** e em seguida aplica-se um pulso na linha de **controle de escrita**, o que faz com que a informação seja **armazenada** na memória.

2.6.6 - Arquitetura interna de uma memória.

A arquitetura interna da memória é formada geralmente por uma **matriz, decodificadores** e um **bloco de controle** como mostrado na Fig. 2.36.

As **linhas de endereço** são direcionadas a dois decodificadores (linha e coluna). O cruzamento linha e coluna seleciona uma **posição de memória**, sendo que o número de posições é dado por 2^n , onde **n** representa o número de linhas de endereço. Cada posição contém uma ou várias **células de memória**, onde cada célula é responsável pelo armazenamento da informação de um bit.

Os decodificadores fazem, portanto, a seleção da posição de memória que se deseja acessar e o bloco de controle determina a operação que deve ser realizada nesta posição como, por exemplo, a leitura da informação.




Fig. 2.36 - Arquitetura Interna da Memória de 16 x 2.

Para representar a **capacidade** de uma memória utiliza-se a expressão genérica **p x b**, onde **p** representa o **número de posições de memória** e **b** o **número de bits de dados**. Uma memória 16 x 2 tem 16 posições com dois bits de dados em cada posição, perfazendo um total de 32 células de memória ou 32 bits.

Uma memória de 16K x 2 tem $16 \times 1024 = 16.384$ posições de 2 bits cada posição perfazendo um total de 32.768 células de memória ou bits.

Para compreender melhor seu funcionamento, Fig. 2.36, coloca-se um valor qualquer no barramento de endereços, por exemplo $A_3A_2A_1A_0 = 1011_2$. Neste exemplo, o decodificador de linha contém o endereço $A_1A_0 = 11_2$ (ativando a saída X3) e o decodificador de coluna endereço $A_3A_2 = 10_2$ (ativando a saída Y2) selecionando assim a posição escurecida.

Neste caso, os bits de dados D_1 e D_0 correspondentes, ficam disponíveis para leitura ou escrita de uma informação, dependendo dos níveis lógicos dos bits de controle, $\overline{CE}$ e $\overline{R/W}$, como mostra a Tab. 2.8.

$\overline{\text{CE}}$	$\overline{\text{R/W}}$	Status da Memória
0	0	Habilitação de escrita
0	1	Habilitação de leitura
1	x	Memória desabilitada

Tab. 2.8 - Tabela de status da memória de 16 x 2.

$\overline{\text{CE}}$ = chip enable (habilitação de chip) $\overline{\text{R}}$ = read (leitura)
 $\overline{\text{CS}}$ = chip select (seleção de chip) $\overline{\text{W}}$ = write (escrita)

Nota-se que, enquanto o sinal $\overline{\text{CE}}$ está ativado (nível lógico 0), a memória está habilitada para uma operação de escrita ($\overline{\text{R/W}} = 0$) ou leitura ($\overline{\text{R/W}} = 1$), caso contrário ($\overline{\text{CE}} = 1$) a memória está desabilitada independente do nível lógico do sinal $\overline{\text{R/W}}$ ($\overline{\text{R/W}}$ = irrelevante e, portanto, as operações de escrita e leitura não podem ser executadas).

Das características das memórias, duas devem ser analisadas para melhor uso em um determinado sistema:

- a) **Capacidade** – quantidade de bits que é capaz de armazenar; e
- b) **Tempo de Acesso** – é uma medida de velocidade da memória e é o tempo decorrido entre a aplicação dos sinais de entrada e o aparecimento dos dados na saída.

2.6.7 - Memórias RAM (Random Access Memory - Memória de Acesso Aleatório).

a) Introdução.

A melhor denominação para esta memória é **Memória de Escrita e de Leitura**, pois de um modo geral, as memórias são de acesso aleatório.

É do tipo volátil e permite tanto a escrita como a leitura em suas células.

É usada em computadores para armazenamento temporário de programas e dados. Sua maior vantagem é poder ser escrita e lida rapidamente com a mesma facilidade e, como desvantagem, é o fato de ser volátil.

Algumas RAMs CMOS consomem tão pouca potência quando em repouso (leitura ou escrita não são realizadas, $\overline{\text{CE}}$ ou $\overline{\text{CS}} = 1$) que elas podem ser alimentadas por pequenas baterias sempre que a alimentação principal for interrompida.

Existem dois tipos de RAM: **Estática e Dinâmica**.

Na Fig. 2.37 temos a arquitetura simplificada de uma RAM que armazena 64 palavras de 4 bits cada (64×4). As palavras possuem endereços que vão de 0 a 63_{10} e para selecionar uma das 64 posições para escrita ou leitura, um endereço binário é

fornecido ao circuito decodificador que necessitará de 6 entradas ($64 = 2^6$). Os buffers de entrada e saída são tri-state e estão habilitados com $E = 1$.
Ex: $A_5A_4A_3A_2A_1A_0 = 111110_2 = 62_{10}$ – a saída do decodificador 62 irá para ALTO, selecionando o registrador 62 para leitura ou escrita.




Fig. 2.37 - Organização interna de uma RAM de 64 x 4.

OPERAÇÃO DE LEITURA OU ESCRITA					
Decodificador	CS	R/W	Buffer de entrada	Buffer de saída	Operação
Selec. Registrador	0	1	inibido (R/W =1)	habilitado	leitura
Selec. Registrador	0	0	habilitado	inibido (R/W = 0)	escrita

Tab. 2.9 - Tabela do funcionamento da RAM da Fig 2.37.

b) Memória RAM estática (SRAM).

São memórias de uso restrito em um micro.

Os dados armazenados nestas memórias não se alteram sozinhas com o tempo, são acessadas rapidamente (não precisam de refresh) e seus circuitos de controle são relativamente simples. Suas células são formadas basicamente por circuitos digitais chamados **flip-flop** e, portanto, a informação do bit nas células mantém seu valor inalterado até o próximo ciclo de escrita (desde que sua alimentação seja mantida). Por causa do preço e do tamanho não é possível que uma RAM seja totalmente substituída por SRAM nos computadores.

Estão disponíveis nas tecnologias Bipolar, MOS (NMOS) e BiCMOS sendo mais usadas a NMOS e CMOS. É muito usada como **memória “cache”** nos computadores.

Seu uso ocorre em áreas onde apenas pequenas quantidades são necessárias ou quando a velocidade é requisitada, como: equipamentos controlados por microprocessadores, osciloscópios com memória digital, analisadores lógicos, ..etc.

I) Características:

- A)** São caras;
- B)** Difícil integração, ocupam muito espaço (menor densidade);
- C)** Alto consumo (tipo bipolar);
- D)** Rápidas (não precisam do refresh);
- E)** Menor capacidade;
- F)** Projetos de sistemas mais fáceis, e
- G)** Fontes maiores e, portanto, mais caras.

Na Tab. 2.10, temos a comparação entre as células Bipolar e NMOS e na Fig. 2.38, temos células típicas de RAM estática bipolar e NMOS.

Bipolar:	NMOS:
São mais rápidas	Maior densidade
Mais complexo (transistor e resistor)	Menor consumo
Usa resistor físico	Usa NMOS como resistor

Tab. 2.10 - Comparação entre as células bipolar e NMOS.




Fig. 2.38 - Células bipolar e NMOS de uma RAM estática.

Obs: A célula CMOS é semelhante a uma NMOS mas usa MOS-P no lugar de Q₃ e Q₄, reduzindo o consumo mas aumentando a complexidade do chip.

Na Fig. 2.39, temos o bloco de uma SRAM de 16K x 8 e sua tabela de status.




Fig. 2.39 - Bloco funcional de uma RAM estática 16K x 8.

A0 a A13 - linhas de endereços (Address), **D0 a D7** - linhas de dados (Data).
CE - habilitação de memória (Chip Enable), **WE** - habilitação de escrita (Write Enable) e **OE** - habilitação de leitura (Output Enable).
A fim de selecionar 16K posições (16384 posições), esta memória tem 14 linhas de endereço ($2^{14} = 16.384$). Como cada posição de memória tem 8 bits de dados, sua capacidade é 16Kbytes (16KB) ou 128 Kbits (16Kb).
Para que a memória esteja **habilitada**, **CE** deve estar ativado (nível lógico 0), ficando pronta para uma operação de leitura (**OE** = 0) ou escrita (**WE** = 0).

A memória é **desabilitada** (linhas de dados em tri-state) quando $\overline{OE}$ e $\overline{WE}$ em nível lógico 1 ou $\overline{CE}$ em nível lógico 1.

II) Tipos de RAM estática (SRAM).

A) SRAM síncrona

B) SRAM assíncrona – bastante usadas nos computadores mais antigos, por serem lentas.

III) Tipos de RAM estática usados como memória “cache” em micros.

A) Asynchronous SRAM – é o tipo tradicional usada a partir do processador 386. Com barramento local (FSB) acima de 33 MHz necessita de estado de espera. Tempo de acesso típico de 20 a 12 ns.

B) Synchronous Burst SRAM – com barramento local (FSB) até 66 MHz não precisa de estado de espera. Tempo de acesso típico de 12 a 8,5 ns.

C) Pipelined Burst SRAM – transfere dados em um número de ciclos menor que o usado pela SRAM assíncrona e, por isso oferece maior desempenho. Trabalha com barramento local (FSB) de até 133 MHz sem precisar de estado de espera. Tempo de acesso típico de 8 a 4,5 ns.

Obs: Barramento local (FSB – Frontal Side Bus) - é o principal barramento e normalmente liga a CPU à memória e **Estado de espera (wait state)** – tempos adicionais para compatibilizar a velocidade do processador com a da memória.

c) Memória RAM dinâmica (DRAM).

São fabricadas usando a tecnologia MOS e se destacam por sua alta capacidade, baixo consumo e velocidade moderada; em microcomputadores, são as memórias de uso normal.

A diferença básica entre a RAM estática e a dinâmica está no tipo de célula que as compõe, enquanto que na RAM estática a célula de memória é formada por um flip-flop, na dinâmica ela é formada por **capacitores MOS**. Como existe uma tendência para a fuga de cargas após um período de tempo, as DRAMs necessitam de uma recarga periódica de suas células, isto é chamado de **refresh**. Durante o refresh, a memória não pode ser acessada e como consequência, há uma redução da velocidade destas memórias. Algumas DRAMs possuem circuitos de controle de refresh incorporados e, portanto, não necessitam de hardware externo extra; entretanto, existe a necessidade de que se obedeça à temporização especial das entradas do chip. As entradas de endereços de uma DRAM necessitam de um tratamento mais complexo do que as da SRAM.

I) Características:

- A) Baratas;
- B) Fácil integração (muitos capacitores em pouco espaço, portanto, maior densidade);
- C) Baixo consumo;
- D) Lentas, pois necessitam do refresh;
- E) Capacidade maior de armazenamento;
- F) Entradas de endereço são mais complexas;
- G) Projeto de sistemas mais difícil, e
- H) Fontes menores e, portanto, mais baratas.

A arquitetura interna de uma DRAM de 16K x 1, pode ser visualizada como uma matriz de células, conforme Fig. 2.40. Neste caso, as 16.384 células estão organizadas em uma matriz de 128 x 128. Cada célula ocupa uma posição correspondente a uma única linha e a uma única coluna na matriz. Quatorze entradas de endereços são necessárias para selecionar uma das células ($2^{14} = 16.384$); os bits de endereço mais baixos, A0 a A6, selecionam a linha, e os bits de endereço mais altos, A7 a A13, selecionam a coluna.




Fig. 2.40 - Organização das células de uma DRAM de 16K x 1

Este tipo de arquitetura somente é usado em memórias de pequenas capacidades, pois à medida que a capacidade aumenta, um maior número de pinos de endereços se torna necessário. De modo a reduzir o número de pinos em DRAMs de alta capacidade, os fabricantes utilizam a técnica de **multiplexação de endereços**, em que cada pino de

entrada de endereço pode acomodar dois bits de endereço diferentes. Isto reduz o tamanho do encapsulamento dos CIs e maximiza a quantidade de chips de memória que pode ser colocado em uma placa.

Em um computador típico, as entradas de endereços para as memórias vêm da CPU. Este arranjo funciona para uma ROM ou RAM estática, mas deve ser modificado para DRAMs que usam a multiplexação de endereços. A CPU envia o endereço completo para a memória, no entanto se a DRAM usar o endereçamento em duas etapas, é necessário que na entrada dos registradores exista um **Multiplexador de endereços**. Na Fig. 2.41, verifique que é necessário apenas 11 entradas de endereços pois as 22 linhas de endereços que vêm da CPU, devem ser aplicadas em um multiplexador que irá transmitir 11 bits de endereço de cada vez para as entradas de endereço da memória. A entrada de seleção do multiplexador, **MUX**, controla se as linhas de endereço A0 a A10 ou as linhas de endereço A11 a A21 estarão presentes nas entradas da DRAM. A temporização do sinal MUX deve estar sincronizada com os sinais CAS e RAS, que são responsáveis por colocar os endereços nos registradores da DRAM.




Fig. 2.41 - Multiplexador de endereços entre a CPU e uma DRAM.

A Fig. 2.42 mostra a organização interna das células em uma DRAM TMS44100 de 4M x 1 da Texas Instruments. Funcionalmente, é uma matriz de células organizadas em 2.048 linhas por 2.048 colunas, onde um único decodificador, que pode ser visto como

de 11 para 2.048, é usado para selecionar linha ou coluna. Como as linhas de endereço estão multiplexadas, as 22 linhas de endereço não são apresentadas simultaneamente pois observe que só existem 11 linhas que vão para o registrador do endereço de linha e para o registrador do endereço de coluna. Cada um dos registradores armazena metade dos 22 bits de endereço, sendo a metade superior para linha e a metade inferior para coluna. Os 22 bits de endereço são apresentados em duas etapas através dos **sinais de controle RAS e CAS**.

II) Endereçamento em duas etapas.

A) Endereçamento de linha - através da habilitação do pino $\overline{\text{RAS}}$ (Row Address Strobe). A_{11} a A_{21} e $\overline{\text{RAS}}$ baixo, carrega os dados nos registradores de linha e habilita também seu decodificador.

B) Endereçamento de coluna - através da habilitação do pino $\overline{\text{CAS}}$ (Column Address Strobe). A_0 a A_{10} e $\overline{\text{CAS}}$ baixo, carrega os dados nos registradores de coluna e habilita também seu decodificador.

Na realidade, $\overline{\text{RAS}}$ funciona como o clock do registrador de endereço de linha e $\overline{\text{CAS}}$ como o clock do registrador de endereço de coluna.




Fig. 2.42 - Arquitetura simplificada da DRAM TMS44100 de 4M x 1.

A Fig. 2.43, mostra o bloco de uma DRAM de 16K x 1, portanto, sua capacidade é de 16.384 bits onde cada posição endereça uma única célula de memória.

As células desta memória são organizadas em uma matriz de 128 linhas por 128 colunas ($128 \times 128 = 16.384$), significando que os decodificadores de linha e coluna têm 7 variáveis de seleção cada um ($2^7 = 128$) num total de 14 linhas de endereços. Porém, o diagrama apresentado, possui apenas 7 linhas de endereço (A_0 a A_6), sendo o endereçamento realizado em duas etapas através da habilitação do pino **RAS** (Row Address Strobe - endereçamento de linha) e através da habilitação do pino **CAS** (Column Address Strobe - endereçamento de coluna).

Apesar da necessidade de endereçamento em duas etapas e de um circuito de controle externo para o refresh, a DRAM tem a vantagem de possuir células mais simples que as da SRAM, possibilitando maior capacidade e menor consumo.




Fig. 2.43 - Diagrama funcional de uma RAM Dinâmica 16K x 1.

III) Tipos de RAM dinâmica (DRAM).

- A) FPM (Fast Page Mode – modo de página rápida)** – neste tipo de memória, uma página consiste no conjunto de dados contidos numa mesma linha, assim, acelera acessos a posições de memória contíguas, armazenadas em endereços sucessivos. A maioria dos acessos é assim efetuado. Estas memórias possuem uma única matriz de capacitores.
- B) EDO DRAM (Extended Data Out – saída de dados estendida)** - começa mais cedo a fazer o próximo acesso, mas manterá o dado lido presente na saída Data Out por um tempo mais longo. É cerca de 20% mais rápida que a FPM. Estas memórias possuem uma única matriz de capacitores

C) BEDO (Burst EDO - EDO de rajada) – igual à EDO mas contém um contador de endereços integrado que aumenta o desempenho na leitura de dados consecutivos. No acesso seqüencial, permite que os dados sejam entregues em uma rajada de um, dois, quatro ou oito posições de memórias. No acesso não seqüencial, é igual à EDO.

D) SDRAM-SDR (Synchronous Dynamic RAM-Single data rate – DRAM síncrona com taxa de transferencia simples) – ao contrário de todas as outras memórias, ela é sincronizada pelo clock da placa-mãe, daí seu nome. É mais rápida que a EDO. Assim como a BEDO, também possui um contador interno que faz com que o controlador de memória não precise requisitar novos dados, caso sejam consecutivos. Possui ainda, internamente duas matrizes de capacitores, com isso, dois dados podem ser lidos ou armazenados em endereços diferentes paralelamente.

São sincronizadas pelo clock do barramento e são classificadas de acordo com a frequência de operação máxima com que conseguem trabalhar. Possuem uma marcação da frequência, medida em nanossegundos, assim no momento temos:

A) -15 (usadas em placa com barramento de até 66 Mhz).

B) -12 (usadas em placas com barramento de até 83Mhz).

C) -10 (usados em placas com barramento de até 100 MHz).

D) - 8 (usadas em placas com barramento de até 125 MHz).

E) -7 (usadas em placas com barramento de até 133 MHz).

Obs: o acesso à SDRAM é feito através de comandos, sendo uma memória mais “**inteligente**” que as demais.

E) DDR SDRAM ou SDRAM-II (Double Data Rate SDRAM – SDRAM com taxa de transferência dobrada) - é um avanço sobre a SDRAM, pois consegue entregar dados tanto na ativação quanto na desativação do clock, conseguindo assim o dobro do desempenho da SDRAM-SDR e daí seu nome (taxa de transferência dobrada). Se sua frequência de trabalho real for de 133 MHz, simulará 266 MHz em DDR.

F) VRAM (Vídeo RAM) – as memória comuns só podem ser acessadas por um único dispositivo por vez. Assim, para apresentar as informações que estão na memória de vídeo na tela do monitor, o controlador de vídeo precisa esperar o processador acabar de atualizá-la. Para evitar que isto aconteça, a VRAM possui duas portas, permitindo que o processador consiga acessar a memória de

vídeo ao mesmo tempo em que o controlador de vídeo também a acessa. É cerca de 40% mais rápida que a DRAM.

G) RDRAM – (Rambus DRAM) mais do que um tipo de memória, a tecnologia Rambus é praticamente uma nova arquitetura que exige mudanças significativas na estrutura do barramento de dados (16 bits) e na maneira como o clock do sistema funciona. É cerca de 10 vezes mais rápida que a DRAM e de 3 a 5 vezes mais rápida que a VRAM.

De início em 200 MHz, porém já temos memórias operando em 300 MHz (PC600) e 400 MHz (PC800), 600 e 800 MHz. Estas memórias trabalham também no modo DDR, porém são caras e as empresas interessadas em produzi-las devem pagar licença de fabricação para a Rambus, dona da patente. Pesquisas continuam no sentido de reduzir seu preço.

Obs1: por não trabalharem sincronizadas com o clock da placa-mãe a FPM e EDO (são assíncronas) poderiam trabalhar com qualquer velocidade de barramento desde que os **estados de espera** fossem setados corretamente; já as SDRAMs trabalham sincronizadas com os ciclos da placa-mãe sem precisar de estado de espera. Por isto, existe a PC66, PC100, etc.

Obs2: a fim de reduzir o espaço ocupado e aumentar a capacidade de memória de um sistema, os computadores pessoais usam muitos chips de memórias DRAM montados em um circuito impresso chamado de **módulo**.

2.6.8 - Memórias ROM (Read Only Memory)

As Memórias Somente de Leitura são projetadas para armazenar dados que não mudam com frequência, pois durante uma operação normal, novos dados não podem ser escritos na ROM. As ROMs se dividem em:

a) ROM programada por máscara.

É a ROM propriamente dita; é uma memória **não volátil e apenas de leitura**.

Apresenta como característica principal, permitir somente a leitura dos dados nela gravados previamente pelo fabricante. Uma vez gravados, tais informações tornam-se permanentes, não havendo possibilidade de alteração.

Um negativo fotográfico chamado máscara é usado para especificar as conexões elétricas do chip, sendo uma máscara para cada conjunto de informações. Como as máscaras são caras, a ROM só é viável economicamente quando uma grande quantidade com programação idêntica é necessária.

Este tipo de memória é utilizada no armazenamento de programas e/ou informações fixas para sistemas produzidos em série, como códigos geradores de caracteres usados em terminais de vídeo, tabelas de funções matemáticas, ... etc.

Na Fig. 2.44, temos ROM máscara com transistores MOSFET, onde:

- as conexões, L, ligadas representam nível lógico 1 e abertas, nível lógico 0.
- $A0 = 0$, habilita a linha 0 e temos Vdd em D3 e D1. $A0 = 1$, habilita a linha 1 e Vdd em D1 e D0.
- $\overline{EN}$ em nível baixo (0) habilita a memória e $\overline{EN}$ em alto (1) desabilita todas as saídas em nível 0.
- A linha 0 constitui um registrador de 4 bits onde Q0 e Q2 têm suas fontes conectadas na linha de saída da coluna enquanto Q1 e Q3 não têm. Observe também a linha 1.
- a conexão de cada terminal fonte é controlada durante a produção por uma máscara fotográfica baseada nos dados fornecidos pelo cliente.




Fig. 2.44 – ROM máscara.

A Fig. 2.45 mostra o diagrama funcional da ROM TMS47256/TMS47C256 fabricada com tecnologia NMOS e CMOS. A versão NMOS possui um tempo de acesso de 200 ns e consumo, em standby, de 82,5 mW; já a CMOS é de 100 ns e apenas 2,8 mW.




Fig. 2.45 – Diagrama funcional de uma ROM 32K x 8

b) Memória PROM (Programmable Read Only Memory).

Como uma ROM programável por máscara é muito cara e viável em grande quantidade, foram desenvolvidas as PROMs com conexões fusível que são programadas pelo usuário.

É uma memória não volátil e apenas de leitura, porém programável pelo próprio usuário de modo definitivo. O princípio básico da programação ou armazenamento de dados em uma PROM, é o de **destruir (queimar)**, através de nível de tensão conveniente especificado pelo fabricante (V_{pp} de 10 a 30 V), as pequenas **ligações semicondutoras (conexões fusíveis)** existentes internamente nas localidades onde se quer armazenar a palavra de dados, conforme endereçamento feito. O roteiro para tanto é fornecido pelo fabricante nos manuais, sendo que, na prática, existem disponíveis sistemas apropriados (programador de PROM), para realizá-lo conforme o tipo de pastilha, com maior eficiência e rapidez. Devemos realçar que após a programação, o processo é irreversível, não sendo possível nenhuma alteração e a PROM se transforma em uma ROM.

A estrutura da PROM é similar à da ROM. A Fig. 2.46, mostra uma **conexão fusível** que serão abertas ou mantidas fechadas de acordo com a programação a ser efetuada.




Fig. 2.46 – Duas células de uma PROM-MOS

A PROM CMOS TMS27PC256 é de 32K x 8, consumo de 1,4 mW em standby e tempos de acesso de 100 a 200 ns.

c) - Memória EPROM (Erasable Programmable Read Only Memory).

É uma memória que pode ser **programada, apagada e reprogramada pelo usuário**. Após a programação, a EPROM é uma memória **não volátil e quando em uso, só aceita leitura em suas células**.

Foram projetadas originalmente para pesquisa e desenvolvimento de aplicações, em que a necessidade de alterar o programa armazenado diversas vezes é bastante comum. Mesmo bastante usadas, possuem algumas desvantagens que foram superadas pela EEPROM e Flash

Sua programação é feita eletricamente através da aplicação de níveis de tensão (de 10 a 25 V), em entradas apropriadas por um intervalo de tempo em torno de 50ms para cada posição (endereço). O circuito de programação é separado do circuito de uso da memória.

As células de armazenamento desta memória, são transistores MOS cuja porta não possui conexão elétrica (a porta está em **flutuação**). No estado normal, cada transistor não está conduzindo e cada célula está armazenando nível lógico 1. Um transistor pode ser colocado no estado de condução pela aplicação de um pulso de programação de alta tensão que injeta elétrons com alta energia na região de porta em flutuação. Os elétrons são mantidos presos nessa região tão logo o pulso é retirado, pois não existe um caminho de descarga. Isto mantém o transistor em

estado permanente de condução e a célula agora está armazenando um nível lógico 0.

Uma vez programada, ela pode ser apagada através da exposição de suas células semicondutoras à **luz ultravioleta (UV)** através de uma janela existente no encapsulamento da memória. A luz ultravioleta produz uma corrente de porta em flutuação para o substrato de silício, que remove as cargas armazenadas e o transistor passa à não condução (estado lógico 1). O tempo de exposição varia em torno de 15 a 20 minutos de acordo com a intensidade da luz e todas as células são apagadas ao mesmo tempo.

I) Características:

A) Tempo de acesso, cerca de 120 ns;

B) Alta densidade;

C) Baixo custo por bit;

D) Precisam ser retiradas do circuito/sistema para serem apagadas e reprogramadas e o tempo para isso é cerca de 20 minutos;

E) São programadas eletricamente;

F) O apagamento é por luz UV e não é seletivo

Obs: a EPROM 2732 (mais antiga) precisa de 50 ms para escrever um byte já a 27C512 precisa de somente 100 μ s.

A Fig. 2.47 mostra o diagrama funcional de uma EPROM de 8K x 8.




Fig. 2.47 - Diagrama funcional de uma EPROM 8K x 8.

A fim de compreender seu funcionamento, é necessário analisar a tabela funcional mostrada na Fig. 2.48.

VPP	PGM	CE	OE	Status da memória
VCC	1	0	0	Habilitação de leitura
VCC	x	1	x	Memória desabilitada *
**	0	0	x	Programação da memória
**	1	0	0	Verificação da programação
* linha de dados em tri-state - ** tensão especificado pelo fabricante				

Fig. 2.48 - Tabela funcional de uma EPROM.

Para que a memória seja habilitada, $\overline{CE}$ tem que estar ativado (nível lógico 0) e, neste caso, a memória está pronta para habilitação de leitura, programação ou verificação.

Para habilitação de leitura VPP tem que estar em Vcc (sem resistor de pull-up), PGM desativado (nível lógico 1) e OE ativado (nível lógico 0).

Na programação, VPP tem que estar ativado. Neste caso, VPP assume valores de tensão superiores a 5 volts (este nível de tensão é especificado pelo fabricante) e, toda vez que $\overline{PGM}$ estiver ativado (nível lógico 0), a posição de memória dada pelas linhas de endereço assume os valores provenientes das linhas de dados. Para que a programação seja realizada sem problemas, a memória tem que estar previamente apagada (todos os bits em nível lógico 1).

Para verificar a programação VPP e OE têm que estar ativados e PGM desativado.

d) - Memória EEPROM (Electrically Erasable Programmable Read Only Memory)

É uma memória apenas de leitura programável e apagável eletricamente).

Assim como a EPROM, esta memória mantém a mesma estrutura de porta em flutuação, mas com a adição de uma fina camada de óxido acima do dreno do MOS da célula de memória. Esta modificação produz sua principal característica que é poder ser apagada eletricamente.

Com uma tensão de cerca de 21V aplicado entre a porta e o dreno, uma carga é induzida na porta em flutuação, onde permanecerá mesmo que a alimentação seja retirada. A aplicação reversa da mesma tensão na porta em flutuação, remove as cargas, apagando a célula. Uma vez que o mecanismo de transporte de cargas necessita de correntes muito baixas, o apagamento e a programação podem ser feitos no próprio circuito e sem necessidade de um programador especial.

I) Característica da EEPROM:

- A)** Programação, apagamento e reprogramação podem ser feitos, eletricamente, no próprio circuito em que a memória está sendo utilizada;
- B)** Podem-se selecionar as posições, byte a byte, que se deseja apagar/gravar;
- C)** O tempo de apagamento de uma posição ou de toda a memória é da ordem de milissegundos;
- D)** escrita em um endereço é da ordem 5 ms, e
- E)** baixa densidade e alto custo, pois a complexidade da célula e a colocação dos circuitos de suporte no chip colocam as EEPROMs com uma densidade menor que as EPROMs. Por isso, apesar da superioridade funcional, suas desvantagens em termo de densidade e custo têm evitado que elas substituam as EPROMs em aplicações onde a densidade e o custo são fatores importantes.

Na Fig. 2.49, temos o bloco da EEPROM 2864 e seu modo de operação.




Fig. 2.49 - Bloco da EEPROM 2864 de 8K x 8.

e) - Memória FLASH

Esta memória surgiu da necessidade de uma memória que juntasse as melhores características de EPROM e da EEPROM. O desafio era fabricar uma memória não volátil, apagável eletricamente como a EEPROM, mas com densidade e custo semelhante aos da EPROM, ainda mantendo a alta velocidade de acesso de ambas. Assim surgiu a memória Flash que é assim chamada por possuir um tempo muito curto de apagamento e escrita.

Estruturalmente, uma célula de memória Flash é semelhante à célula com um único transistor da EPROM (a EEPROM usa célula mais complexa com dois transistores), sendo apenas ligeiramente maior. Ela possui uma fina camada de óxido na porta que permite além do apagamento elétrico, uma maior densidade.

I) Características:

- A)** Rapidez no apagamento (ms).
- B)** Pode fazer apagamento no próprio circuito por setor (512 bytes) ou toda de uma vez (bloco).
- C)** Tempo típico de escrita de 10 μ s por byte (50 ms na EPROM, 5 ms e 100 μ s na EEPROM)
- D)** menor custo e maior densidade do que a EEPROM

Na Fig. 2.50 temos o símbolo lógico de uma Flash CMOS.




Fig. 2.50 - Memória Flash CMOS 28F256A da Intel.

II) Estas memórias estão sendo bastante usadas em:

- A)** PCs, Laptops e Notebooks;
- B)** Celulares;
- C)** Secretária eletrônica;
- D)** Gravadores de áudio digital;
- E)** Câmeras digitais de vídeo;
- F)** Máquinas fotográficas digitais (flash card);

G) PDAs;

H) Cartão de crédito, e

I) Substituição de HDs de capacidade limitada (Memory Key da IBM, chave da HP, Pen Drive da Metron, ...etc.

Em muitos sistemas que usam esta memória em forma de cartão onde pode ser removido, ela é conhecido como **Flash Card**.

f) - Uso para as memórias ROMs:

I) Firmware – armazenamento de dados ou programas que devem esta disponíveis no processo de inicialização de sistemas microprocessados;

II) Programa de bootstrap – guarda instruções que inicializam o hardware do sistema

III) Tabelas de dados que não variam – por exemplo, tabelas trigonométricas;

V) Conversores de códigos – ex: binário puro para BCD 7 seguimentos;

VI) Gerador de funções – produzem formas de ondas do tipo senoidal, triangular ou quadrada, e

VII) Memória auxiliar – módulo de memórias Flash como alternativa aos discos magnéticos de menor capacidade, em computadores alimentados por baterias. Estas memórias não são voláteis, são rápidas, são confiáveis, são pequenas e consomem pouca potência.

ENDEREÇOS								
Decimal	Hexa	(2 ⁿ - 1)	Decimal	Hexa	(2 ⁿ - 1)	Decimal	Hexa	(2 ⁿ - 1)
0	00000	0	127	0007F	7	16383	03FFF	14
1	00001	1	255	000FF	8	32767	07FFF	15
3	00011	2	511	001FF	9	65535	0FFFF	16
7	00111	3	1023	003FF	10	131071	1FFFF	17
15	0000F	4	2047	007FF	11	262143	3FFFF	18
31	0001F	5	4095	00FFF	12	524287	7FFFF	19
63	0003F	6	8191	01FFF	13	1,048.575	FFFFF	20

Tab. 2.11 - Endereços de memórias e número de linhas necessárias para acessar 1MB.

CAPÍTULO 3

CONVERSORES DIGITAIS-ANALÓGICOS E ANALÓGICOS-DIGITAIS

3.1 - CONVERSORES DIGITAIS-ANALÓGICOS (D/A)

3.1.1 - Introdução

Vamos, nesta unidade, tratar dos Conversores Digitais-Analógicos (D/A) e Analógicos-Digitais (A/D).

Para iniciarmos este estudo, vamos, primeiramente, estudar o significado dos termos analógico e digital.

3.1.2 - Variação analógica

Um sinal analógico é aquele que varia continuamente. Todas as grandezas físicas (velocidade, pressão, temperatura, corrente elétrica, tensão, resistência,...etc) variam de forma analógica, isto é, para se atingir um valor desejado de uma grandeza qualquer, é necessário que esta passe por todos os valores intermediários de forma contínua.

Qualquer variação existente pode ser observada através de um gráfico, onde se relacionam a grandeza que varia, o tempo ou outra referência física. O gráfico da Fig. 3.1 mostra, a título de exemplo, uma variação contínua ou analógica genérica




Fig. 3.1 - Variação analógica.

Em resumo, uma variável analógica pode assumir todos os valores dentro de sua faixa de atuação. Na Fig. 3.2, temos um dispositivo de variação analógica (potenciômetro) e sua curva representativa.




Fig. 3.2 - Variação analógica de um dispositivo.

3.1.3 - Variação digital

Entende-se por digital, toda variação discreta, ou seja, a passagem de um valor a outro se dá por saltos. Como exemplo, observar na Fig. 3.3, o gráfico de uma variável digital.




Fig. 3.3 - Gráfico de uma variável digital.

Uma conclusão imediata que podemos tirar, comparando a variação analógica com a digital, é que na primeira, entre um valor e outro, existem infinitos valores; já na segunda, possuímos um número finito de valores; no exemplo, na variação digital entre X e Y temos apenas três valores X, Y e Z.




Fig. 3.4 - Variação digital com chave seletora.

Em vários casos da eletrônica digital, necessitamos converter sinais analógicos em digitais e vice-versa. Para estas aplicações, utilizamos os conversores A/D e conversores D/A.

Estes circuitos são muito utilizados em instrumentação digital, transmissão de informações de forma digital e em outros sistemas que, da mesma forma, relacionam variações analógicas com variações digitais.

Quando um sistema digital, como um computador, é usado para controlar ou monitorar um processo físico, devemos lidar com as diferenças entre a natureza digital dos computadores e a natureza analógica das variáveis do processo.

Na Fig. 3.5, temos conversores do tipo analógico-digital (ADC) e digital-analógico (DAC), sendo usados para interfacear um computador com a mundo analógico, de modo que o computador possa monitorar e controlar uma variável física. Esta função se torna cada vez mais importante à medida que microcomputadores de baixo custo têm sido utilizados em áreas de controle de processos em que antes o controle computacional não era justificável.




Fig. 3.5 - Uso para conversores ADC e DAC

a) Função de cada bloco:

I) Transdutor – normalmente a variável física não é uma quantidade elétrica. Um transdutor é um dispositivo que converte uma variável física em uma variável elétrica. Como exemplo, temos: termistores, fotocélulas, medidor de fluxo, transdutores de pressão, tacômetros, .etc. Como exemplo, temos controle da temperatura da água em um tanque que é abastecido por água fria e água quente.

II) ADC – converte a entrada analógica em uma saída digital (bits que representam o valor da entrada analógica).

III) Computador – armazena e processa o valor digital de acordo com as instruções de um programa que está executando.

IV) DAC – converte o sinal digital para uma tensão ou corrente analógica proporcional.

V) Atuador – é um dispositivo ou circuito que serve como atuador para controlar a variável física e muitas das vezes, é um circuito de alta potência.

3.1.4 - Conversor Digital-Analógico básico

a) Definição

Este circuito é utilizado quando necessitamos converter uma variação digital em analógica. A informação digitalizada normalmente é feita no código BCD 8421 e é, a partir deste, que se faz a conversão para a saída analógica. Na saída analógica,

teremos esta mesma informação em nível de tensão correspondente ao valor binário injetado na entrada. A Fig. 3.6 mostra a estrutura geral de um Conversor Digital/Analógico (D/A).




Fig. 3.6 - Bloco de um Conversor D/A.

b) Circuito de um conversor digital-analógico básico

O circuito apresentado pela Fig. 3.7 é o mais simples que efetua a conversão D/A. Trata-se de um circuito que utiliza como componentes apenas resistores (rede de resistores).




Fig. 3.7 - Conversor D/A básico.

Para entendermos o funcionamento do circuito, devemos lembrar que o nível 0 de tensão corresponde a 0V, ou seja, equivale a ligarmos o ponto ao terra; e nível 1 de tensão a uma tensão predeterminada, geralmente igual a V_{cc} . Outra consideração que devemos observar é que R' , que é o resistor no qual iremos ter a tensão de saída, terá que ser muito menor que R para que não influa no circuito.

I) Se tivermos nível 1 em A e 0 nas demais entradas (1000_2), a tensão de saída será:

$$V_s = (V_{cc} \cdot R') / (R + R') \text{ como } R' \ll R \rightarrow V_s = (V_{cc} \cdot R') / R$$

II) Se tivermos nível 1 em B e 0 nas demais entradas (0100_2), a tensão de saída será:

$$V_s = (V_{cc} \cdot R') / 2R$$

Podemos observar que neste último caso, o valor da tensão V_s será a metade do caso anterior.

III) Continuando, se tivermos nível 1 na entrada C e 0 nas demais entradas (0010₂), a tensão de saída será:

$$V_s = (V_{cc} \cdot R') / 4R$$

IV) Por último, se tivermos nível 1 na entrada D e 0 nas demais entradas (0001₂), a tensão de saída será:

$$V_s = (V_{cc} \cdot R') / 8R$$

Se considerarmos esta última saída igual a 1mV, teremos que as anteriores serão proporcionalmente 2, 4 e 8mV. A Tab. 3.1 mostra a conversão de todos os casos do código BCD8421

ENTRADA DIGITAL				SAÍDA ANALÓGICA
A	B	C	D	V (mV)
0	0	0	0	0
0	0	0	1	1
0	0	1	0	2
0	0	1	1	3
0	1	0	0	4
0	1	0	1	5
0	1	1	0	6
0	1	1	1	7
1	0	0	0	8
1	0	0	1	9

Tab. 3.1 - Conversão do BCD para analógico.

$$V_s(t) = (V_{cc} \cdot R')/R + (V_{cc} \cdot R')/2R + (V_{cc} \cdot R')/4R + (V_{cc} \cdot R')/8R$$

$$V_s(t) = R' (V_{cc}/R + V_{cc}/2R + V_{cc}/4R + V_{cc}/8R)$$

Considere a Tab. 3.1 para um conversor D/A, se cada uma das entradas estiver em nível BAIXO, a tensão de saída analógica será 0mV, como definido na linha 1 da tabela. A linha 2 mostra apenas a entrada D sendo ativada por um nível ALTO. Com

a entrada em 0001, a saída analógica é 1mV. A linha 3 mostra apenas a entrada C sendo ativada em 0010, isso produz uma saída de 2mV. A linha 5 mostra apenas a entrada B sendo ativada em 0100, isso produz saída de 4mV. A linha 9 apenas a entrada A sendo ativada 1000, isso produz uma saída de 8mV no conversor D/A. Note que as entradas (A, B, C, D) tem pesos, de forma que um nível ALTO na entrada A, gera uma saída de 8mV, enquanto um nível ALTO na entrada D produz uma tensão de apenas 1mV. O peso relativo de cada entrada é dado com 8 para a entrada A, 4 para a entrada B, 2 para a entrada C e 1 para a entrada D.

Se considerarmos na entrada os casos superiores a 9_{10} , pertencentes ao código BCD 8421, obteremos, da mesma forma, os níveis correspondentes de sinais analógicos.

Exemplo 1: As entradas A, B e D estão ativas em nível ALTO, enquanto a entrada C está em nível BAIXO. Essa entrada binária 1101, produzirá uma saída analógica no conversor D/A de 13mV. Isto é : $A=8$, $B=4$ e $D=1$. $\rightarrow 8 + 4 + 1 = 13$

O circuito básico, apesar de apresentar um funcionamento correto, possui uma característica desvantajosa que é a de apresentar um baixo valor de tensão de saída. Para resolvermos este problema, utilizaremos um circuito mais sofisticado, fazendo uma amplificação do sinal de saída utilizando um amplificador operacional.

Exemplo 2: Se considerarmos a entrada binária do circuito da Fig. 3.8 (A, B, C e D) e comparando o resultado obtido com a Tab. 3.1, verificamos que são idênticos .




Fig. 3.8 - Circuito para o exemplo 2.

Neste caso temos: A = 0V, B = 5V, C = 0V e D = 5V

Calculo de V_s .

$$V_s = 8(5/10000 + 5/40000) = 5\text{mV}$$

No circuito da Fig. 3.7, se tivermos nível 1 em D e nível 0 nas demais entradas, V_s será igual a 1,8 mV. Considere as tensões de saída (V_{out} em mV) no conversor D/A para cada combinação de entrada mostrada na Fig. 3.9. Quais as saídas para as combinações a, c, e, g, i e l?




Fig. 3.9 - Trem de pulsos na entrada do conversor D/A

Resposta: Entrada do conversor D/A	Saída em mV
a) 0100	7,2
c) 0110	10,8
e) 1000	14,4
g) 0000	0,0
i) 1010	18,0
l) 1110	25,2

3.1.5 - Amplificador operacional somador

a) Introdução

Para resolver o problema do baixo valor de tensão de saída do conversor D/A básico, utilizaremos um Amplificador Operacional para aumentar a tensão do sinal de saída. Antes de iniciarmos o estudo do circuito conversor que utiliza o Amplificador Operacional, vamos fazer algumas considerações básicas sobre este último.

b) Características principais do Amplificador Operacional:

- I)** Alta impedância de entrada.
- II)** Baixa impedância de saída.
- III)** Tensão de saída igual a 0 quando as entradas 1 e 2 tiverem a mesma tensão.

A simbologia utilizada para este bloco é visto na Fig. 3.10.




Fig. 3.10 - Bloco de um Operacional.

Na Fig. 3.11, temos o circuito de um amplificador operacional inversor onde o ganho é:

$$G = -V_s/V_e = -R_o/R_1$$

$$V_s = -G \cdot V_e$$




Fig. 3.11 - Operacional inversor.

c) Circuito de um Amplificador operacional somador.

O Amplificador Operacional pode ser usado para construir um conversor D/A.

A montagem de um somador de tensões, utilizando o Amp Op é vista na Fig 3.12.




Fig. 3.12 - Amplificador operacional somador.

3.1.6 - Conversor D/A com amplificador operacional

Após essa breve apresentação do amplificador operacional, podemos mostrar o circuito de um conversor D/A com a utilização do mesmo. Este circuito nada mais é que uma aplicação do circuito somador ponderado de tensões, Fig. 3.13.




Fig. 3.13 – Conversor D/A com Operacional

A tensão V_s é dada por:

$$V_s = - R_o/R (V_A/1 + V_B/2 + V_C/4 + V_D/8)$$

As tensões V_A , V_B , V_C e V_D poderão assumir apenas dois valores: nível 1 de tensão e nível 0 de tensão, logo, podemos escrever:

$$V_s = - [(V \cdot R_o)/R \cdot (A/1 + B/2 + C/4 + D/8)]$$

Onde: V é a tensão de nível 1, e A , B , C e D são os bits do código BCD 8421.

Como se pode observar na expressão, a saída analógica V_s será proporcional à entrada digital, que é efetuada através do código BCD 8421.

Para mostrarmos o funcionamento do circuito, vamos elaborar alguns exemplos numéricos de conversão. Usaremos neste caso, $V_{cc} = 16V$, $R_o = R = 5K$, para que na saída tenhamos um valor numericamente proporcional à entrada. Adotaremos, também, como nível 1 uma tensão igual a 8V.

O circuito, com os valores, é visto na Fig. 3.14.




Fig. 3.14 - Circuito básico.

Exemplo 1: Neste caso, temos: A = 0V (0), B = 0V (0), C = 8V (1) e D = 8V (1).




Fig. 3.15 - Circuito para o exemplo 1.

Exemplo 2: Neste caso, temos: A = 0V(0), B = 8V(1), C = 8V(1) e D = 8V(1).




Fig. 3.16 - Circuito para o exemplo 2.

Podemos notar que, com a utilização do Amplificador Operacional, elevamos o nível de tensão de saída de mV (milivolts) para V (Volts).

O quadro de conversões é visto na Tab. 3.2.

Entrada Digital				Saída analógica
A	B	C	D	V (V)
0	0	0	0	0
0	0	0	1	1
0	0	1	0	2
0	0	1	1	3
0	1	0	0	4
0	1	0	1	5
0	1	1	0	6
0	1	1	1	7
1	0	0	0	8
1	0	0	1	9

Tab. 3.2 - Conversor de BCD para analógico, com operacional.

Faça o quadro de conversões D/A do circuito da Fig. 3.17 para as seguintes entradas:

a) 0010

b) 0100

c) 1001

d) 1111

a) - 2,4V

b) - 4,8V

c) - 10,8V

d) - 18,0V

Fig. 3.17 - Conversor D/A.

3.1.7 - Conversor D/A com chave seletora digital

Podemos construir um circuito conversor digital-analógico com chave seletora digital na entrada. Esse circuito é praticamente análogo ao anterior, somente com a diferença de possuir em sua entrada a mencionada chave. Esta chave seletora nada mais é que um conjunto de portas AND, que possuem um terminal de entrada permanente ligado em nível 1, e o outro ligado à entrada propriamente dita. A finalidade desta chave é a de

isolar a impedância de saída do circuito que será ligado à entrada, fornecendo, portanto, um nível de tensão de entrada digital bem definido.

Seu circuito básico é visto na Fig. 3.18




Fig. 3.18 - Conversor D/A com chave seletora digital.

A tensão de saída terá a mesma expressão que a do circuito anterior:

$$V_s = - [(V \cdot R_o/R) (A + B/2 + C/4 + D/8)]$$

Analisando cada porta, veremos que sua saída apresentará nível 1 quando a entrada for 1, e 0 quando a entrada for 0, sendo um nível fixo e bem definido de tensão. Os exemplos de conversão serão análogos aos do circuito anterior, visto que a configuração básica da montagem não foi alterada.

3.1.8 - Conversor D/A utilizando rede R-2R

O circuito que estudaremos a seguir, fará a conversão D/A, com a vantagem de utilizar somente resistores como componentes. O processo de conversão será explicado juntamente com o funcionamento do circuito.

O conversor D/A utilizando rede R-2R é visto na Fig. 3.19.





Fig. 3.19 - Conversor D/A com rede R-2R.

a) Determinando o valor de Vs:

I) $A = 1$ e as outras entradas em 0, Fig. 3.20 (a). Efetuando as associações dos resistores, encontramos o circuito simplificado da Fig. 3.20 (b).

II)



a) circuito completo


b) circuito simplificado

Fig. 3.20 - Determinando V_s quando $A = 1$.

Através do divisor de tensão obtido, temos:

$$V_s = (V_{cc} \cdot R) / (2R + R) = V_{cc}/3$$

II) $B = 1$ as outras entradas em 0. O circuito simplificado é visto na Fig. 3.21.



Calculando a tensão de saída, temos:

$$V_s = [(V_{cc} \cdot R) / (2R + R)] / 2$$

$$V_s = V_{cc}/6$$

Fig. 3.21 - Determinando V_s quando $B = 1$.

III) $C = 1$ e as outras entradas em 0. O circuito simplificado (esquerda de C) é visto na Fig. 3.22 (a) onde calculamos $V's$ e o circuito final é visto na Fig. 3.22 (b), onde calculamos V_s .




Fig. 3.22 (a) e (b) - Determinando V_s quando $C = 1$.

IV) $D = 1$ e as outras entradas em 0. O circuito simplificado inicial é visto na Fig. 3.23 (a), onde calculamos $V's$ e na Fig. 3.23 (b), onde calculamos V_s .




Fig. 3.23 (a) e (b) - Determinando V_s quando $D = 1$.

A tensão de saída, quando possuímos somente a entrada do bit mais significativo, é igual a $V_{cc}/3$ e para o bit menos significativo, a saída será $1/8$ desse nível ($V_{cc}/24$). Nos casos onde temos nível 1 em mais de uma entrada, na saída aparecerá a soma ponderada das tensões e para o caso em que todas as entradas assumam nível lógico 1, temos:

$$V_s = V_{cc}/3 + V_{cc}/6 + V_{cc}/12 + V_{cc}/24$$

3.1.9 - Conversor D/A com rede R-2R utilizando amplificador operacional

O Amplificador Operacional é utilizado neste circuito com duas finalidades. A primeira é a de oferecer uma tensão de saída com fator de proporcionalidade qualquer, independentemente da tensão fixada para nível 1, bastando para isso, modificarmos o ganho através da relação de resistências. A outra finalidade é o melhor acoplamento do conversor com outros circuitos, pois o Amp-Op isola a impedância da rede R-2R com a carga. O circuito básico é visto na Fig. 3.24.




Fig. 3.24 - Conversor D/A com rede R-2R e Operacional.

Lembrando que o ponto X pode ser considerado como sendo um ponto de terra (terra virtual), podemos concluir que V_s será:

$$V_1 = V_{cc}/3 + V_{cc}/6 + V_{cc}/12 + V_{cc}/24$$

$$\text{Ganho do operacional (G)} = -R_o/2R$$

$$V_s = -V_1 \cdot G = -V_1 (R_o/2R)$$

O V_1 é calculado como na aula anterior e o ganho do Amp-Op pode ser ajustado ao valor necessário no projeto.

3.1.10 - Conversão de um código qualquer para analógico

Uma maneira simples de convertermos uma informação codificada num código qualquer em uma informação analógica, é a de efetuarmos, primeiramente, a conversão deste código para o código BCD 8421 e, em seguida, efetuarmos a conversão D/A, utilizando um dos processos vistos nos itens precedentes.

A Fig. 3.25 apresenta a estrutura geral deste processo.




Fig. 3.25 - Bloco de um conversor de um código qualquer para analógico.

3.2 - CONVERSORES ANALÓGICOS-DIGITAIS (A/D).

3.2.1 - Introdução

Vimos, a conversão D/A, mas também existe a necessidade de efetuarmos a conversão inversa, ou seja, a conversão A/D. Vamos estudar a seguir, o circuito que efetua esta conversão.

O processo de conversão A/D, consiste basicamente, em entrarmos com a informação de forma analógica e recolhermos na saída essa mesma informação de forma digital.

3.2.2 - Diagrama de blocos simplificado de um Conversor A/D

Considere o diagrama de blocos simplificado de um conversor A/D reproduzido na Fig. 3.26 (a). Esse é o conversor A/D ADC0804 compatível com microprocessadores. As linhas de controle do conversor determinam que o mesmo, primeiro amostra e digitalize a tensão analógica de entrada. Em segundo lugar, as linhas de controle determinam que ele gere uma saída binária de 8 bits. Esta saída será proporcional à tensão analógica de entrada. Se a tensão de entrada for 5V, a saída binária será 11111111 e se entrada for 0V, a saída binária seria lida como 00000000.




Fig. 3.26 - CI conversor A/D de 8 bits ADC0804.


3.2.3 - Diagrama de pinagem do CI conversor A/D ADC0804

Um diagrama de pinagem do conversor A/D ADC0804 é mostrado na Fig 3.26(b). O CI ADC0804 é um conversor A/D de 8 bits de aproximações sucessivas (existe o conversor de A/D de rampa digital), CMOS, que é projetado para operar com um microprocessador

8080

σεμ ιντερφρχε εξτρα. Ο τεμπο δε χονπερσ©ο Γ μενορ δο θυε 100□σ ε τοδασ ασ ε ντραδασ ε σαΐ δασ σ©ο χομπατΐ πεις χομ ΤΤΛ. Ελε οπερα εμ υμα φοντε δε αλιμ ενταΐ ©ο δε 5ς ε ποδε σερ υτιλιζαδο εμ τοδα φαιζα δε 0 α 5ς δε εντραδα αναλ Γγ ιχα εντρε οσ πινοσ 6 ε 7. Ο ΧΙ ΑΛΧ0804 τεμ υμ γεραδορ δε σιναλ δε ρελ Γγιο να παστιληα, θυε νεχεσσιτα απενασ δε υμ ρεσιστορ ε υμ χαπαχιτορ εξτερνο (περ

α Φιγ. 3.27). Α τενσ©ο δε εντραδα αναλ (γίχα εστ) δεσενπολπιδα εντρε ο χυρσο ρ ε ο τερρα δο ποτενχι |μετρο δε 10κ□. A resolução do conversor A/D é $1/255 (2^8 - 1)$ de toda a escala de tensão analógica (5V neste exemplo). Para cada aumento de 0,0196V ($1/255 \times 5V = 19,6 \text{ mV}$), a saída binária é incrementada de 1. Portanto, se a entrada analógica é igual a 0,1V, a saída binária será de 00000101 ($0,1V/0,0196V = 5$ e o decimal 5 é igual a 00000101 em binário).



A transição H para L do pulso de relógio na entrada WR do CI ADC0804, mostrada na Fig. 3.27, inicia o processo de conversão; a saída binária aparece aproximadamente 100μs depois nos indicadores à direita. Esse conversor A/D pode fazer mais de 5000 conversões por segundo. As saídas tem buffers de três estados, de tal forma que elas podem ser conectadas diretamente ao barramento de dados de um sistema microprocessador. O conversor A/D tem uma saída de interrupção $\overline{\text{INTR}}$, ver pino 5, Fig. 3.26 (b) que sinaliza ao microprocessador do sistema quando a conversão A/D termina.

3.2.4 - Algumas de suas características mais importantes, são:

- duas entradas analógicas, $V_{in}(+)$ e $V_{in}(-)$, para permitir entradas diferenciais. A entrada analógica real é: $V_{in} = V_{in}(+) - V_{in}(-)$. Em aplicações comuns (não diferenciais), a entrada analógica é aplicada em $V_{in}(+)$ e $V_{in}(-)$ é conectado no terra analógico (AGND). Em operação normal, o conversor usa $V_{cc} = 5V$ como sua tensão de referencia e a entrada analógica pode variar de 0 a 5V de fundo de escala.
- converte a tensão analógica de entrada em uma saída digital de oito bits. A saída tem um buffer tri-state, de modo que pode ser facilmente conectada a um barramento.

- c) possui um gerador de clock interno que produz um $f = 1/(1,1RC)$. Pode também usar um clock externo através da entrada CLK IN.
- d) com uma $f = 606 \text{ KHz}$ o tempo de conversão é de aproximadamente $100 \mu\text{s}$.
- e) possui conexões de terra separadas para tensão analógica (AGND) e tensão digital (DGND), que devido às rápidas mudanças de estado, é mais ruidosa.
- f) $\overline{\text{CS}} = 1$, as saídas estarão em tri-state e nenhuma conversão pode ser realizada.
- g) $\overline{\text{RD}} = 0$, habilita os buffers de saída para uma leitura (cuidado com $\overline{\text{CS}} = 1$).
- h) $\overline{\text{WR}} = \text{baixo}$, habilita para o início de uma nova conversão (cuidado com $\overline{\text{CS}} = 1$).
- i) INTR, é um sinal de saída que fica em **alto** no início da conversão e depois em **baixo** para sinalizar o fim da conversão. Em situação típica ele é enviado para a entrada de interrupção do microprocessador para obter sua atenção e informá-lo de que o dado do conversor está pronto para ser lido.
- j) $V_{\text{ref}}/2$, entrada opcional que pode ser usada para reduzir a tensão de referência interna e portanto mudar a faixa analógica de entrada que o conversor pode tratar. Quando desconectada, ela assume $2,5\text{V}$ ($V_{\text{cc}}/2$), já que V_{cc} está sendo usado como tensão de referência, veja Tab. 3.3.

$V_{\text{ref}}/2$	Faixa analógica de entrada (V)	Resolução (mV)
Em aberto	0 – 5	19,6
2,25V	0 – 4,5	17,6
2,0	0 – 4	15,7
1,5	0 – 3	11,8

Tab. 3.3 – Resolução para alguns valores de referência.

- k) CLK OUT, um resistor é usado nesse pino para o uso do clock interno.
- l) CLK IN, entrada de clock externo ou para conexão de um capacitor quando se usa clock interno.

3.2.5 – Calcule:

No circuito da Fig. 3.27, se modificarmos a entrada de toda a escala de tensão analógica para $7,6\text{V}$, calcule as saídas digital (em binário), para as entradas de tensões analógicas de $0,9\text{V}$, $1,5\text{V}$ e $2,1\text{V}$.

a) Resolvendo:

$$\text{I) Resolução} = (1/255) \cdot 7,6\text{V} = 0,0298$$

Para $0,9/0,0298 = 30,2 \rightarrow 00011110_2$

$1,5/0,0298 = 50,3 \rightarrow 00110010_2$

$2,1/0,0298 = 70,4 \rightarrow 01000110_2$

Obs: somente convertemos a parte inteira.

3.3 - GERADORES DE FORMAS DE ONDAS DIGITAIS

3.3.1 - Introdução

Os geradores de formas de ondas digitais são dispositivos que estão sendo muito difundidos ultimamente. Trata-se da aplicação de alguns dos circuitos, vistos até aqui, tais como, Contadores e Conversores D/A.

Uma primeira apresentação em blocos é visto na Fig. 3.28.




Fig. 3.28 - Bloco de um gerador de rampa digital.

3.3.2 - Gerador de rampa digital

Vamos iniciar com um dos mais simples geradores digitais que é o de Rampa.

Utilizamos, neste caso, como contador gerador de estados um contador de **0** a **n**.

O circuito é visto na Fig. 3.29.




Fig. 3.29 - Circuito de um gerador de rampa digital.

Fazendo **n** igual a 9, teremos um contador de década, sendo a respectiva forma de onda de saída, vista na Fig. 3.30.




Fig. 3.30 - Forma de onda de um contador de década.


Podemos notar que esta forma de onda também é uma aproximação de um sinal do tipo dente de serra. Se quisermos uma definição melhor, basta colocarmos um contador de **0** a **n**, e sendo **n** um número maior, isso fará com que tenhamos um maior número de degraus.

Este circuito permite também um controle do valor da amplitude da tensão de saída, bastando para isso alterarmos o ganho do amplificador ($g = R_o/2R$). Assim sendo, se aumentarmos R_o , aumentaremos o valor do ganho e, conseqüentemente, o valor da amplitude do sinal e, se diminuirmos R_o , diminuiremos esta amplitude.

3.3.3 - Gerador de forma de onda triangular

O processo de obtenção deste é análogo ao anterior, bastando, então, projetarmos um contador que faça inicialmente a contagem crescente e, em seguida, a contagem decrescente.

Para efetuarmos este projeto, vamos utilizar o contador crescente/decrescente, cuja esquematização em bloco é vista na Fig. 3.31.

**Fig. 3.31 - Bloco de um contador crescente/decrescente.**

Conforme já visto neste circuito, se a entrada de controle **X** for igual a 1, o contador fará a contagem crescente de 0 a 15_{10} e se **X** for igual a 0, fará a contagem decrescente de 15_{10} a 0.

Para conseguirmos que o contador conte crescente até atingir o estado 15 e, na seqüência, volte decrescentemente até o estado 0, é necessário acrescentar o circuito de controle visto na Fig. 3.32.




Fig. 3.32 - Contador crescente/decrecente.

Quando o contador estiver no estado 0, o ponto Y, que em todos os outros casos é igual a 1, estará em 0, e as entradas J e K do flip-flop de controle serão 0 e 1 respectivamente, impondo o estado seguinte igual a 0 na saída Q. Estando X em 1, o contador fará a contagem crescente, e durante a passagem de todos os outros estados, as entradas J e K permanecerão em 0, o que manterá a entrada X no contador em 1, continuando a contagem crescente. O contador, ao atingir o estado 15 fará com que as entradas J e K do flip-flop de controle sejam 1 e 0 respectivamente, forçando, assim, o estado seguinte de saída Q para 1. Em consequência disso, X será, até chegar o estado 0, igual a 0 e o contador irá continuar a contagem decrescente. Ao chegar o estado 0, recomeçará como já explicado, a contagem crescente. Assim, teremos este contador executando a contagem crescente, após a decrescente e assim sucessivamente.

O circuito gerador de tensão triangular é visto na Fig. 3.33.




Fig. 3.33 - Gerador de tensão triangular.

O controle de amplitude dessa tensão é feito através do aumento ou diminuição do ganho do amplificador.

A Fig. 3.34 mostra a forma de onda analógica obtida na saída do circuito.




Fig. 3.34 - Forma de onda analógica na saída de um conversor D/A.

ANEXO A
BIBLIOGRAFIA

6) REFERÊNCIAS BIBLIOGRÁFICAS

- a) AZEVEDO JR, J. Batista. TTL/C-MOS Teoria e Aplicação em Circuitos Digitais. São Paulo, ÉRICA, 1984, v. 1. e 2;
- b) LOURENÇO, Carlos e CRUZ, Eduardo César Alves e FERREIRA, Sabrina Rondero e JÚNIOR, Salomão Choueri. Circuitos Digitais. Erica, São Paulo, 2ª ed. 1997.
- c) IDOETA, Ivan. CAPUANO, Francisco. Elementos da Eletrônica Digital. São Paulo, ÉRICA, 1998, 27ª ed.; e
- d) TOCCI E WIDMER. Sistemas Digitais – Princípios e Aplicações. Livros Técnicos e Científicos Editora. Rio de Janeiro, 7ª ed. 2000.