



# 电气工程与电子系

# ELEC373 - 数字系统设计作业 3

# MIPS 处理器

模块	ELEC373
课程名称	作业 3
部件重量	作业 3 = 20
学期	2
高等教育水平	6
实验室地点	电子电气大楼 PC 实验室 301、304(按时间安排) - 星期二 1-4
工作	个人
预定时间	21 小时(每周 3 小时 - 星期二下午 1 时至 4 时)
建议自学	10 小时,包括撰写报告
你花了多少时间?	请通过 https://bit.ly/EEECARES 匿名告诉我们
评估方法	单独、正式的文字处理报告(方框图和 ASM 可以手绘并扫
	描到报告中)
提交格式	通过 Canvas 在线
提交截止日期	作业 3: 第 2 学期第 8 周星期日 <sup>th</sup> 2024 年 3 月 24 日
迟交	适用大学标准罚款
重考机会	未能通过该模块和作业 3 的学生将在暑期接受其他作业。
标记政策	独立评分和审核
匿名标记	是
反馈意见	通过 CANVAS 在线提交评论

# **学习成果**LO1: 使用 ASM 设计方法设计数字系统的能力 LO2: 使用 Verilog 硬件描述语言实现数字系统的能力 LO3: 了解 MIPS 处理器的内部运行。

# 评分标准

部门	可用标	指示性特征		
נ ואם	记	适中/及格 (40%)	非常好/优秀	
介绍和结构	20%	<ul> <li>包含封面信息、目录、带有 适当标题的章节。</li> <li>语言通俗易懂;标点、 语法和拼写准确。</li> <li>公式清晰、编号正确、表述正确。</li> <li>格式恰当的参考文献列表。</li> </ul>	<ul> <li>适当使用技术、数学和学术术语和惯例。</li> <li>以一致的格式进行文字处理。</li> <li>页码编号、图和表格标题。</li> <li>所有路段都有明确的路标。</li> <li>正确的交叉引用(图、表、方程式)和引文。</li> </ul>	
导言、方法和设计	40%	<ul> <li>问题背景介绍清楚。</li> <li>自顶向下设计方法的证据</li> <li>介绍概念设计选择。</li> <li>每个模块的设计都遵循逻辑顺序。</li> <li>ASM 与每个区块的设计相对应。</li> <li>软件注释清晰</li> </ul>	<ul> <li>使用了适当范围的参考资料。</li> <li>设计决定有理有据,并给出替代方案。</li> <li>完整显示计算结果,对任何决定进行说明和解释。</li> <li>使用了正确的 ASM 语法。</li> <li>结构良好的 Verilog 代码</li> </ul>	
成果	30%	<ul> <li>每个区块的模拟结果都有详细注释。</li> <li>介绍了整个系统的模拟和实验结果。</li> <li>每项任务的结果都附有评注。</li> <li>展示结果的屏幕截图。</li> </ul>	<ul><li>测试表明,异步输入不会造成任何问题。</li><li>明确说明如何正确操作</li></ul>	
讨论	10%	<ul><li>讨论哪些措施有效,哪些措施 什么没有。</li><li>对设计的批判性评估优 缺点</li></ul>	• 讨论如何对系统进行全面测试。	

## ELEC373 Verilog 作业 3 (2023-2024) MIPS

# 作业大纲

## 处理器合成

作业 3 分成两部分,A 部分和 B 部分。A 部分的目的是让你熟悉合成的 MIPS 单循环处理器,并编写简单的程序来控制处理器。B 部分要求你扩展处理器,使其能够执行额外的指令。

#### **MIPS System**

MIPS 单循环实现的 Verilog 代码可在 CANVAS 上获取。下载名为 MIPS\_System 的 ZIP 文件 并解压到合适的位置。合成的 MIPS 处理器从 0x00000000 位置开始执行程序。在对 FPGA 编程时,程序将通过内存初始化文件加载到 FPGA 中。在本设计中,该文件名为 "insts data.mif"。如果使用 Quartus 软件检查该文件,就会发现其中包含的数据如下:

0x3C020000, 0x24420055, 0x3C03FFFF, 0x24632008, 0xAC620000, 0x08000005

如果将其反汇编,你会发现第一条指令对应于: lui \$2, 0x0000

使用 CANVAS 提供的 MIPS 指令编码,拆解其他指令以了解程序的功能。

#### 内存地图

如果研究 " $Addr_Decoder.v$  "文件,你会发现 GPIO (通用输入/输出) 模块是从  $0xFFFF_2000$  位置映射的。如果查看 "GPIO.v "文件,就会发现 DE2 电路板上 LED 和开关的各个位置。

# 计划执行

编译并下载设计,你会看到它打开了一些红色 LED 灯。

## SignalTap 逻辑分析仪

应配置 SignalTap 逻辑分析仪,以便在 MIPS CPU 运行时看到合成 MIPS 内核中相应信号的变化。

#### 作业 3 A 部分 - 40

- 1. 修改 MIPS 汇编语言程序,以便在 DE2 板 7 段显示器上显示 ID 的最低 8 位数字。
- 2. 拍摄 SignalTap 逻辑分析仪的屏幕截图,显示您的程序正在执行修改后的程序,以证明您的程序运行正常。确保可以读取指令和程序计数器。
- 3. 报告中应包括汇编语言代码和 SignalTap 逻辑分析仪的屏幕转储。同时附上一张显示 您的 ID 的 7 段显示器的照片。

#### 组装

您可能会发现手工汇编既容易出错又费力。在 CANVAS 上,你可以找到一个用 JAVA 编写的 MIPS 汇编程序(MARS 4.1),它可以帮助你汇编代码。要让它汇编从 0x0000000 位置开始的代码,请选择 "设置-> 内存配置-> 压缩,文本在地址 0",这将确保任何跳转都有正确的内存位置编码。

# 作业 3 B 部分 - 60

MIPS\_System 中介绍的 MIPS 设计只实现了数量有限的 MIPS 指令。R 型指令 ADD、ADDU、SUB、SUBU、AND、OR 和 SLT 已经实现。你的任务是修改 MIPS 设计,使其能够实现表 1 所示的额外指令,同时确保现有指令正常工作。完成后

在修改设计后,您需要编写程序来证明硬件正确执行了指令。您的结果应包括 SignalTap 逻辑分析仪的打印输出,显示您的程序正在运行。在打印输出上加注释,以解释发生了什么。您应在 CANVAS 上提交设计和汇编语言程序的电子副本。书面报告应解释您对 Verilog 代码做了哪些修改,并包括您开发的 Verilog 代码。没有必要包括您未修改模块的 Verilog 代码。您还应包含修改代码的 ASM/ASMD 图表。在关于指令 3 的报告中,您应包含一个框图,显示您添加的额外数据通道。

# 提交截止日期

电子副本: th 2024年3月24日星期日@11:59pm

表 1 执行说明

身份证	名称	说明 1	指令 2	指示 3
201563687	Al Meraikhi, Turki	也不	和	磅
201579371	阿尔泽亚拉,萨乌德	或者	和	lbu
201503123	多米尼克-格雷戈尔-鲍兹	也不	和	lh
201676076	Cai, Xinghu	或者	xori	lhu
201556978	斯蒂芬-卡德威尔	也不	xori	磅
201676131	Chen, SHI	或者	xori	lbu
201341221	德斯蒙德,康-帕特里克	也不	xori	lh
201676280	冯一鸣	或者	和	lhu
201676288	傅永川	也不	和	磅
201556875	加德纳,约书亚	或者	和	lbu
201511440		也不	xori	lh
200956435	格洛弗,亚伦-菲利普	或者	xori	lhu
201676340	Guan, Jiale	也不	xori	磅
201676397	何正阳	或者	xori	lbu
201676470	黄子健	也不	和	lh
201676486	贾玉明	或者	和	lhu
201676496	Jiang, Jiakun	也不	和	磅
201676499	Jiang, Qingyuan	或者	xori	lbu
201676555	林宝堂	也不	xori	lh
201676564	李伯航	或者	xori	lhu
201676567	李德润	也不	xori	磅
201600584		或者	和	lbu
201676658	梁,陈	也不	和	lh
201676684		或者	和	lhu
201676686	林文浩	也不	xori	磅
201676707	Liu, Ke	或者	xori	lbu
201676808	马旭恒	也不	xori	lh
201676815	毛浩林	或者	和	lhu
201551565	弗朗西斯-麦库	也不	和	磅
201654980	Mohamad Zaid, Asyraaf Asyraaf	或者	和	lbu
201536424	潘嘉琛	也不	xori	lh
201676865	彭玉坤	或者	xori	lhu
201676889	Qiu, Chufan	也不	xori	磅
201676892	Qiu, Minhao	或者	和	lbu
201676902	拉贝托科塔尼、托阿维纳	也不	和	lh
201563996	里德,布兰登-斯图尔特	或者	和	lhu

201676945	沈依晓	也不	xori	磅
201472463	史密斯,威尔	或者	xori	lbu
201676987	苏子涵	也不	xori	lh
201522294	孙斌	或者	和	lhu
201677013	孙志佳	也不	和	磅
201677015	Tan, Lige	或者	和	lbu
201677106	王思恒	也不	xori	lh
201677116	王欣怡	或者	xori	lhu
201677124	王锡瑞	也不	xori	磅
201677148	王彦昌	或者	和	lbu
201600972	王一航	也不	和	lh
201384487	Wu, Zijia	或者	和	lhu
201677291	Xu, Xiufa	也不	xori	磅
201677298	徐彦凯	或者	xori	lbu
201677359	杨,杨毅	也不	xori	lh
201677430	曾志杰	或者	和	lhu
201677437	Zhang, Baicheng	也不	和	磅
201677450	张浩然	或者	和	lbu
201677461	张劲松	也不	xori	lh
201677467	Zhang, Keying	或者	xori	lhu
201677471	张明宇	也不	和	磅
201677575	郑大卫	或者	和	lbu
201677619	Zhu, Changwei	也不	和	lh
201639455	Zhu, Zhiyuan	或者	xori	lhu
		也不	xori	磅